JPS60154369A - Output circuit of time code data - Google Patents
Output circuit of time code dataInfo
- Publication number
- JPS60154369A JPS60154369A JP59011210A JP1121084A JPS60154369A JP S60154369 A JPS60154369 A JP S60154369A JP 59011210 A JP59011210 A JP 59011210A JP 1121084 A JP1121084 A JP 1121084A JP S60154369 A JPS60154369 A JP S60154369A
- Authority
- JP
- Japan
- Prior art keywords
- time code
- data
- circuit
- output
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/102—Programmed access in sequence to addressed parts of tracks of operating record carriers
- G11B27/107—Programmed access in sequence to addressed parts of tracks of operating record carriers of operating tapes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/32—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier
- G11B27/322—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on separate auxiliary tracks of the same or an auxiliary record carrier used signal is digitally coded
- G11B27/323—Time code signal, e.g. on a cue track as SMPTE- or EBU-time code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばビデオテープの編集等に利用されるタ
イムコードデータを読み取って出力するためのタイムコ
ードデータ出力回路に関し、特に、テープ上に記録され
たタイムコード信号の読み取りエラー発生時にも有効な
タイムコードデータを出力可能としたものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a time code data output circuit for reading and outputting time code data used, for example, in videotape editing, and in particular, to a time code data output circuit for reading and outputting time code data used for editing video tapes, etc. This makes it possible to output valid time code data even when an error occurs in reading a recorded time code signal.
ビデオテープレコーダにより記録された画像を編集する
場合に、テープ上にアドレス信号となるタイムコード信
号を予め記録しておき、このタイムコード信号を読み取
りながら編集を行なうことが従来より知られている。こ
のタイムコードとしては、ビデオテープのテープ走行方
向に沿って記―される長手方向タイムコード（いわゆる
ＬＴＣ）と、ビデオトラック上の垂直同期区間に記録さ
れる垂直区間タイムコード（いわゆるＶＩＴＣ）とがあ
り、いずれも、時、分、秒、フレームを指示する一種の
アドレス情報を含んでいる。2. Description of the Related Art When editing images recorded by a video tape recorder, it has been known that a time code signal serving as an address signal is recorded on the tape in advance, and editing is performed while reading this time code signal. This time code includes a longitudinal time code (so-called LTC), which is recorded along the tape running direction of the videotape, and a vertical time code (so-called VITC), which is recorded in the vertical synchronization section on the video track. Both include a type of address information indicating hours, minutes, seconds, and frames.
上記ＬＴＣ信号の変調方式としては、データの各ビット
の境界で必ず反転し、「１」のときのみビットの中間位
置でも反転するような、いわゆるパイフェーズ・マーク
方式が採られており、信号の反転間隔は、ビット周期を
Ｔとするとき、０，５ＴあるいはＩＴのいずれかとなる
。したがって、信号中にクロック信号成分を含んでおり
、一般的にはジッタに強い変調方式であるといえる。し
かしながら、ビデオテープ編集時には、早送り、巻戻シ
、スローモーション再生、クイックモーション再生等の
ようにテープ走行速度の変化範囲か極めて広く、特に、
テープ速度切換時やテープ速度が低速の場合等（乙上記
ＬＴＣ読み取りが正常に行なえなくなることがある。The modulation method for the above LTC signal uses the so-called pi-phase mark method, which always inverts at the boundary of each bit of data, and also inverts at the middle position of the bit only when it is "1". The inversion interval is either 0, 5T or IT, where T is the bit period. Therefore, it contains a clock signal component in the signal, and can generally be said to be a modulation method that is resistant to jitter. However, when editing a videotape, the range of changes in tape running speed is extremely wide, such as fast forwarding, rewinding, slow motion playback, quick motion playback, etc.
When switching the tape speed or when the tape speed is low (B), the LTC reading described above may not be performed properly.
ところで、テープ走行速度を低速に切り換える時に、こ
の切り換え直前のＬＴＣデークに連続するよう（乙 コ
ントロールパルスに応じて算出されるフィールド数を加
算してゆくことによりタイムコード補間データを得るこ
とも考えられているがこの方法では、上記切り換え直前
のＬＴＣデータが正しくないときや、高速走行中にエラ
ーが発生した場合に、正常なＬＴＣテータが得られない
という欠点がある。なお、上記コントロールパルスは、
ビデオテープの走行方向に沿って記録形成されたコント
ロールトラックを再生して得られるパルスである。By the way, when switching the tape running speed to a low speed, it is also possible to obtain time code interpolated data by adding up the number of fields calculated according to the control pulse so that it is continuous with the LTC data immediately before this switching (B). However, this method has the disadvantage that normal LTC data cannot be obtained when the LTC data immediately before the switching is incorrect or when an error occurs during high-speed driving.The above control pulse is
These pulses are obtained by reproducing a control track recorded along the running direction of a videotape.
以上のように、正常なタイムコードデータが得られない
場合には、ビデオテープ編集の自動化が阻害され、また
編集精度の低下や編集ミスの多発 ｉ化を招き、好まし
くない。As described above, when normal time code data cannot be obtained, automation of videotape editing is hindered, and editing accuracy is lowered and editing errors occur frequently, which is undesirable.
本発明は、上述の点に鑑み、いかなるテープ走行速度に
おいても、タイムコードデータの読み取りエラーが発生
した場合のデータ補間が有効に行なえ、脱落部分のない
タイムコードデータを得ることができ、編集精度の向上
および編集ミスの低減を図るとともに、編集の完全自動
化にも大きく貢献し得るようなタイムコードデータ出力
回路の提供を目的とする。In view of the above points, the present invention enables effective data interpolation when a time code data reading error occurs at any tape running speed, obtains time code data without missing parts, and improves editing accuracy. The purpose of the present invention is to provide a time code data output circuit that can greatly contribute to the complete automation of editing, as well as improve the time code data and reduce editing errors.
すなわち、本発明に係るタイムコードデータ出力回路の
特徴は、ビデオテープ等の磁気テープに記録されたタイ
ムコード信号を再生して得られるタイムコード再生信号
よりタイムコードテークを読み取るタイムコード読取手
段と、このタイムコード読取手段の読み取りエラーを検
出するエラー検出手段と、上記タイムコード読取手段か
らの出力データが供給され上記エラー検出手段からの出
力により制御されるゲート手段と、このゲート手段から
の出力データを記憶しこの記憶内容がタイムコードデー
タとして出力される記憶手段と、この記憶手段の記憶内
容および例えば上記磁気テープの走行に応じた補間用の
タイムコードデータを上記記憶手段に供給するタイムコ
ード補間手段とを具備し、上記タイムコード読取手段に
読み取りエラーが無い場合には、上記エラー検出手段か
らの出力により上記ゲート回路を信号通過状態として、
上記タイムコード読取手段からの出力データを上記記憶
手段に供給して記憶させ、この記憶内容をタイムコード
データとして出力し、上記タイムコード読取手段に読み
取りエラーが発生した場合には、上記エラー検出手段か
らの出力により上記ゲート回路を信号遮断状態として、
上記タイムコード補間手段からの出力データを上記記憶
手段に供給して記憶させ、この記憶内容をタイムコード
データとして出力することである。したがって、読み取
りエラー発生時にも抜けのない連続したタイムコードデ
ータを得ることができ、編集作業の能率向上に大きく貢
献し得る。That is, the characteristics of the time code data output circuit according to the present invention include: a time code reading means for reading a time code take from a time code reproduction signal obtained by reproducing a time code signal recorded on a magnetic tape such as a video tape; error detection means for detecting a reading error of the time code reading means; gate means to which output data from the time code reading means is supplied and controlled by the output from the error detection means; and output data from the gate means. a storage means for storing the stored contents and outputting the stored contents as time code data; and a time code interpolator for supplying the stored contents of the storage means and, for example, time code data for interpolation according to the running of the magnetic tape to the storage means. and when there is no reading error in the time code reading means, the gate circuit is set in a signal passing state by the output from the error detection means,
The output data from the time code reading means is supplied to and stored in the storage means, the stored contents are outputted as time code data, and when a reading error occurs in the time code reading means, the error detection means The above gate circuit is set to a signal cut-off state by the output from
The output data from the time code interpolation means is supplied to and stored in the storage means, and the stored contents are outputted as time code data. Therefore, continuous time code data without omissions can be obtained even when a reading error occurs, which can greatly contribute to improving the efficiency of editing work.
以下、本発明に係るタイムコードデータ出力回路の好ま
しい実施例について、図面を参照しなから説明する。Preferred embodiments of the time code data output circuit according to the present invention will be described below with reference to the drawings.
第１図において、入力端子１には、例えば、ビデオテー
プの走行方向に沿って記録された長手方向タイムコード
信号（いわゆるＬＴＣ信号）を再生して得らイするタイ
ムコード再生信号が供給されている。このタイムコード
再生信号は、タイムコード読取回路２に送られて、タイ
ムコードデータの読み取りが行なわれる。エラー検出回
路３は、タイムコード読取回路２における読み取りエラ
ーを検出し、このエラー検出信号に応じてゲート回路４
をオン、オフ制御する。ゲート回路４は、タイムコード
読取回路２と記憶回路（いわゆるメモリ）５との間に設
けられており、通常時（上記読み取りエラーが無い場合
）にはタイムコード読取回路２からのタイムコード読み
取りデータを記憶回路５に送って記憶させ、上記読み取
りエラー発生時にはタイムコード読取回路２からの出力
データが記憶回路５に送られることを阻止する。記憶回
路５の記憶内容は、タイムコードデータとして出力端子
６より取り出される。In FIG. 1, an input terminal 1 is supplied with a time code reproduction signal obtained by reproducing a longitudinal time code signal (so-called LTC signal) recorded along the running direction of a videotape, for example. There is. This time code reproduction signal is sent to the time code reading circuit 2, where time code data is read. The error detection circuit 3 detects a reading error in the time code reading circuit 2, and in response to this error detection signal, the gate circuit 4
control on and off. The gate circuit 4 is provided between the time code reading circuit 2 and the storage circuit (so-called memory) 5, and normally (when there is no reading error mentioned above) reads the time code data from the time code reading circuit 2. is sent to the storage circuit 5 to be stored therein, and when the reading error occurs, the output data from the time code reading circuit 2 is prevented from being sent to the storage circuit 5. The stored contents of the storage circuit 5 are taken out from the output terminal 6 as time code data.
次に、タイムコード補間回路１０は、記憶回路５の記憶
内容および他の情報に応じて、補間用のタイムコードデ
ータ夕を出力するものであり、本実施例においては、上
記他の情報として上記ビデオテープの走行量を利用して
いる。このテープ走行量は、いわゆるテープカウンタあ
るいはテープタイマと同様に、テープ走行駆動用のキャ
プスタンやピンチローラ、またはリール駆動軸等の回転
を検出するこＬによりめることができ、例えば、１フレ
一ム分のテープ走行に対して８個のパルスを出力するよ
うな回転検出パルス発生器を用い、このパルス発生器か
らの回転検出パルスを８進カウンタ（あるいはし８分周
器）に供給することによって１フレ一ム周期のテープカ
ウンタパルスを得、このテープカウンタパルスをタイム
コード補間回路１０の入力端子１１を介してカウンタ回
路１２に送っている。このカウンタ回路１２はアラ ｉ
プ／ダウン・カウントが可能であり、このアップ／ダウ
ン切換制御端子には、入力端子１３からのＦＷＤ／ＲＥ
Ｖ切換信号、すなわちテープ走行方向が順方向か逆方向
かに応じて切り換わる信号が供給されている。また、カ
ウンタ回路１２はプリセット可能であり、このプリセッ
ト端子には、記憶回路５の記憶内容が修正回路１４を介
して供給されている。修正回路１４には入力端子１３か
らの上記Ｆ’ＷＤ／Ｒ，ＥＶ切換信号が供給されており
、ＦＷＤ時（順方向走行時）には記憶回路５の記憶内容
に１（フレーム）を減算した値をカウンタ回路１２のプ
リセット入力端子に送り、ＲＥＶ（逆方向走行時）には
記憶回路５の記憶内容をそのまま（変更せずに）カウン
タ回路１２のプリセット入力端子に送る。また修正回路
１４には、エラー検出回路３からのエラー検出信号が供
給されており、エラーが無いときのみカウンタ回路１２
をプリセット動作は行なわない。カウンタ回路←考から
のカウント出力は、書き込み回路１５を介して記憶回路
５に送っている。上記エラー発生時には、書き込み回路
１５からの出力がタイムコード補間データとなり、これ
を記憶回路５に記憶させる（書き込む）とともに、出力
端子６を介してタイムコードデータとして出力する。な
お、エラーが無いときには、書き込み回路１５からの出
力を記憶回路５に記憶させても、記憶させなくとも、い
ずれでもよい。Next, the time code interpolation circuit 10 outputs time code data for interpolation according to the storage contents of the storage circuit 5 and other information, and in this embodiment, the above-mentioned other information is output. The running distance of the videotape is used. This tape running amount can be determined by detecting the rotation of the capstan, pinch roller, or reel drive shaft for driving the tape running, similar to a so-called tape counter or tape timer. A rotation detection pulse generator is used that outputs 8 pulses for 1 mm of tape running, and the rotation detection pulses from this pulse generator are supplied to an octal counter (or an 8-frequency divider). As a result, a tape counter pulse with a period of one frame is obtained, and this tape counter pulse is sent to the counter circuit 12 via the input terminal 11 of the time code interpolation circuit 10. This counter circuit 12 is
This up/down switching control terminal has FWD/RE input from input terminal 13.
A V switching signal, that is, a signal that switches depending on whether the tape running direction is forward or reverse is supplied. Further, the counter circuit 12 can be preset, and the stored contents of the memory circuit 5 are supplied to this preset terminal via a correction circuit 14. The correction circuit 14 is supplied with the F'WD/R and EV switching signals from the input terminal 13, and during FWD (when traveling in the forward direction), 1 (frame) is subtracted from the memory contents of the memory circuit 5. The value is sent to the preset input terminal of the counter circuit 12, and at REV (when traveling in the reverse direction), the stored contents of the memory circuit 5 are sent as they are (without modification) to the preset input terminal of the counter circuit 12. Further, the error detection signal from the error detection circuit 3 is supplied to the correction circuit 14, and only when there is no error, the counter circuit 12
No preset operation is performed. The count output from the counter circuit is sent to the memory circuit 5 via the write circuit 15. When the above error occurs, the output from the write circuit 15 becomes time code interpolation data, which is stored (written) in the storage circuit 5 and output as time code data via the output terminal 6. Note that when there is no error, the output from the write circuit 15 may or may not be stored in the storage circuit 5.
以上のような構成を有するタイムコードデータ出力回路
において、いわゆるＦＷＤモードのように上記ビデオテ
ープが順方向に走行する（！：きのエラー発生時のデー
タ補間動作について、第２図を参照しながら説明する。In the time code data output circuit having the above configuration, the video tape runs in the forward direction as in the so-called FWD mode. explain.
先ず、第２図Ａは、ビデオテープ上に記録されたビデオ
信号に対応する実質的なフレームアドレスを示し、時刻
ｔ２以前が第５番目のフレーム、時刻ｔ２〜ｔ６が第６
番目のフレーム、・・・となっている。First, FIG. 2A shows substantial frame addresses corresponding to a video signal recorded on a videotape, with the fifth frame before time t2 and the sixth frame between times t2 and t6.
The second frame is...
第２図Ｂは、記憶回路５に記憶され、タイムコードデー
タとして出力端子６より取り出されるフレームアドレス
データを示す。第２図Ｃは、タイムコード読取回路２に
おけるタイムコードデータの読み取り動作を示すもので
あり、図中ローレベル期間（例えば時刻ｔ２〜ｔ５間）
は読み取り動作実行中の状態を示し、ハイレベルとなっ
たときに読み取りが完了して読み取ったデータを出力す
る。ての第２図ＣのＸ印は、上記読み取り動作中にエラ
ーが発生してエラーデータとなったことを示している。FIG. 2B shows frame address data stored in the storage circuit 5 and taken out from the output terminal 6 as time code data. FIG. 2C shows the time code data reading operation in the time code reading circuit 2, and the figure shows a low level period (for example, between times t2 and t5).
indicates that a read operation is being executed, and when it becomes high level, the read is completed and the read data is output. The X mark in FIG. 2C indicates that an error occurred during the reading operation, resulting in error data.
次に、第２図りは、読取回路２からのデータ出力タイミ
ングパルスを示し、このとき出力されるデータは、読み
取ったタイムコードデータに１を加算したものとなって
いる。第２図Ｅは、タイムコード補間回路１０のカウン
タ回路１２から書き込み回路１５を介して出力されるデ
ータを、第２図Ｆは入力端子１１へのテープカウンタパ
ルス信号を、また第２図Ｇはコントロールパルスを、そ
れぞれ示している。Next, the second diagram shows the data output timing pulse from the reading circuit 2, and the data output at this time is the result of adding 1 to the read time code data. 2E shows the data output from the counter circuit 12 of the time code interpolation circuit 10 via the write circuit 15, FIG. 2F shows the tape counter pulse signal to the input terminal 11, and FIG. Control pulses are shown respectively.
ここで、第２図Ｇのコントロールパル“スは、前述した
テープ走行量検出のための回転検出パルス（１フレーム
につき８個の割合のパルス）を８進カウンタやし８分周
器に供給してｌフレームにつき１個の割合の第２図Ｆに
示すようなテープカウンタパルスを得る際の基準として
用いられる。す”なわち、第２図Ｇのコントロールパル
スの出力タイミング（例えば時刻１．）は、フレーム切
換タイミング（例えば時刻１２）に対して一定位相（例
えばｌ／２フィールド分）を保っているから、このコン
トロールパルスにより上記８進カウンタ等を所定値にプ
リセットし、この８進カウンタ等からの出力である第２
図Ｆのテープカウンタパルスがフレーム切換タイミング
（例えば時刻１６）直後の最も近いタイミング（例えば
時刻１７）で出力されるようにしている。この場合の時
刻１６〜１２間の最大値は１ ／ｇフレーム分となる。Here, the control pulse in FIG. 2G supplies the rotation detection pulse (8 pulses per frame) for detecting the amount of tape travel described above to the octal counter and 8 frequency divider. This is used as a reference when obtaining tape counter pulses as shown in FIG. 2F at a rate of one per frame. That is, the output timing of the control pulse in FIG. 2G (for example, time 1.) maintains a constant phase (for example, 1/2 field) with respect to the frame switching timing (for example, time 12), so this control pulse presets the octal counter, etc. to a predetermined value, and the octal counter, etc. The second which is the output from
The tape counter pulse in FIG. F is output at the closest timing (eg, time 17) immediately after the frame switching timing (eg, time 16). In this case, the maximum value between times 16 and 12 is 1/g frame.
このような第２図の時刻ｔｌ以前においては、タイムコ
ード読取回路２におけるタイムコード読み取りが正常に
行なわれ、この時刻１．でタイムコードデータのフレー
ムデータ「５」が得られる。次に、時刻ｔ２のフに一ム
切換タイミングにて、上記データ「５」を１だけ加算し
たフレームデータ「６」がタイムコード読取回路２より
出力され、ゲート回路４を介して記憶回路５に送られる
ことにより、記憶回路５の記憶内容および出力端子６か
らのタイムコードデータのフレームデータは第２図Ｂに
示すように「６」となる。また、この記憶内容のフレー
ムデータ「６」は、修正回路１４によって１だけ減算さ
れて「５」となり、このデータ「５」がカウンタ回路１
２に送られてプリセットされ４次に、時刻ｔ８において
、第２図Ｆに示すテープカウンタパルスがカウンタ回路
１２に供給されることにより、カウンタ回路１２の出力
は第５図Ｅに示すように「５」から「６」に歩進し、こ
の出力データ「６」が書き込み回路１５を介して記憶回
路５に送られる。このときの書き込み回路１５からの出
力データは、記憶回路５に書き込んでもよく、書き込ま
なくてもよい（第２図時刻ｔ８の破線の矢印参照）。Before time tl in FIG. 2, time code reading in the time code reading circuit 2 is performed normally, and at this time 1. Frame data "5" of time code data is obtained. Next, at time t2, the frame data "6" obtained by adding 1 to the data "5" is output from the time code reading circuit 2 and sent to the storage circuit 5 via the gate circuit 4. As a result, the stored contents of the memory circuit 5 and the frame data of the time code data from the output terminal 6 become "6" as shown in FIG. 2B. Further, the frame data "6" of this memory content is subtracted by 1 by the correction circuit 14 to become "5", and this data "5" is input to the counter circuit 1.
Next, at time t8, the tape counter pulse shown in FIG. 2F is supplied to the counter circuit 12, so that the output of the counter circuit 12 becomes " This output data "6" is sent to the memory circuit 5 via the write circuit 15. The output data from the write circuit 15 at this time may or may not be written into the memory circuit 5 (see the broken line arrow at time t8 in FIG. 2).
次に、第２図の時刻ｔ２〜ｔ５において読み取りエラー
が発生した場合には、エラー検出回路３からのエラー検
出信号がゲート回路４を信号遮断状態とするから、フレ
ーム切換タイミングの時刻ｔ６の第２図Ｄ−のデータ出
力タイミングパルスが与えられてもタイムコード読取回
路２のエラーデータが記憶回路５に送られることは無く
、記憶内容は第２図Ｂに示すように「６」のままである
。ここで、上記エラー検出信号は修正回路１４にも送ら
れており、エラー発生時には、この修正回路１４による
カウンタ回路１２の上記プリセット動作を禁止するか、
あるいは、上記−１の減算を行なわず、記憶回路５の記
憶内容をそのままカウンタ回路にプリセット（第２図時
刻ｔもの破線矢印参照）すればよい。次に、時刻ｔ７に
おいて、第２図Ｆのカウンタパルスがカウンタ回路１２
に供給されることにより、カウント出力は「６」から「
７」に歩進し、このデータ「７」が書き込み回路１５を
介して記憶回路５に送られ記憶されることにより、記憶
内容および゛タイムコードデータ出力は第２図Ｂに示す
ように１６」から［７」に変化する。Next, if a reading error occurs between times t2 and t5 in FIG. Even if the data output timing pulse shown in Figure 2D- is applied, the error data of the time code reading circuit 2 is not sent to the storage circuit 5, and the stored content remains "6" as shown in Figure 2B. be. Here, the error detection signal is also sent to the correction circuit 14, and when an error occurs, the correction circuit 14 prohibits the preset operation of the counter circuit 12, or
Alternatively, the contents stored in the memory circuit 5 may be preset into the counter circuit as is (see the dashed arrow at time t in FIG. 2) without performing the above-mentioned subtraction of -1. Next, at time t7, the counter pulse of FIG.
The count output changes from "6" to "
7" and this data "7" is sent to the storage circuit 5 via the write circuit 15 and stored therein, so that the stored content and the time code data output become "16" as shown in FIG. 2B. to [7].
ここで、時刻ｔ７はテープ上に記録されたビデオ信号の
フレーム切換タイミング（時刻ｔａ）とはややずれてい
るが、１／８フレ一ム以内のずれであり、現実のビデオ
編集時においては、■フレーム区間（例えば時刻ｔ６〜
ｔ８間）のうちの略中央付近のタイミングでタイムコー
ドデータの取り込み等を行なうものであるから、編集処
理には何ら影響を与えるものではない。Here, time t7 is slightly different from the frame switching timing (time ta) of the video signal recorded on the tape, but the difference is within 1/8 frame, and in actual video editing, ■Frame interval (e.g. from time t6
Since the time code data is taken in at a timing approximately in the middle of the interval t8), it does not affect the editing process in any way.
次に、テープ走行方向が逆方向のとき、いわゆるＲＥＶ
モード時にエラー発生が生じた場合の動作について、第
３図を参照しながら説明する。Next, when the tape running direction is in the opposite direction, the so-called REV
The operation when an error occurs during mode will be explained with reference to FIG.
ここで第３図Ａ−Ｇは、前述した第２図Ａ−Ｇとそれぞ
れ対応するものであり、第３図Ａはビデオテープ上に記
録されたビデオ信号に対応するフレームアドレスを、第
３図Ｂは記憶回路５の記憶内容および出力端子６からの
タイムコードデータを、第３図Ｃはタイムコード読取回
路２における読み取り動作を、第３図りはタイムコード
読取回路２からのデータ出力タイミングパルスを、第３
図Ｅはカウンタ回路１２、書き込み回路１５を介して出
力されるデータを、第３図Ｆは入力端子１１へのテープ
カウンタパルス信号を、さらに第３図Ｇはコントロール
パルスを、それぞれ示している。Here, FIGS. 3A to 3G respectively correspond to the above-mentioned FIGS. 2A to 2G, and FIG. B shows the memory contents of the memory circuit 5 and time code data from the output terminal 6, FIG. , 3rd
FIG. 3E shows data outputted via the counter circuit 12 and write circuit 15, FIG. 3F shows a tape counter pulse signal to the input terminal 11, and FIG. 3G shows a control pulse.
先ず、第３図Ａに示すビデオ信号のフレームアドレスが
「ｌＯ」から「９」に切り換わるフレーム切換タイミン
グの時刻ｔ１２で、第３図Ｃに示すようにタイムコード
読取回路２におけるデータ読み取り動作が完了し、フレ
ームアドレスデータ「１０」が正常に（エラーなく）得
られた場合には、次のデータ出力タイミングの時刻ｔ１
Ｂにおいて、該フレームアドレスデータ「ＩＯ」を１だ
け減算したデータ「９」がゲート回路４を介し記憶回路
５に送られ（第３図時刻ｔ１２の矢印参照）、この記憶
回路５の記憶内容および出力端子６からのタイムコード
データは、第３図Ｂに示すように「ｌＯ」から「９」に
変化する。また、記憶回路５の記憶内容は、タイムコー
ド補間回路１０の修正回路１４を介してカウンタ回路１
２のプリセット入力端子に送られるわけであるが、逆方
向走行時（ＲＥ ’Ｖ時）には修正回路１４は入力デー
タをそのまま出力し、この場合フレームアドレスデータ
［９４＃（カラ７４＠［１２４Ｃ；！Ｌ６１；ｚ”’Ｃ
７゜ＩＪ−ｔ＝、ｙ）ｇ ｉれる。First, at time t12, which is the frame switching timing when the frame address of the video signal shown in FIG. 3A switches from "IO" to "9", the data reading operation in the time code reading circuit 2 starts as shown in FIG. 3C. When the frame address data “10” is successfully obtained (without error), the next data output timing is time t1.
At B, data "9" obtained by subtracting 1 from the frame address data "IO" is sent to the memory circuit 5 via the gate circuit 4 (see the arrow at time t12 in FIG. 3), and the memory contents of this memory circuit 5 and The time code data from the output terminal 6 changes from "IO" to "9" as shown in FIG. 3B. Furthermore, the stored contents of the memory circuit 5 are transmitted to the counter circuit 1 via the correction circuit 14 of the time code interpolation circuit 10.
However, when traveling in the reverse direction (at RE 'V), the correction circuit 14 outputs the input data as is, and in this case, the frame address data [94# (color 74@[124C ;!L61;z”'C
7゜IJ-t=, y) g i will be.
これに対して、第３図の例えば時刻ｔ１８以降において
データ読み取りエラーが発生した場合には、ゲート回路
４が遮断状態となって、タイムコード読取回路２からの
出力データを記憶回路５に送ることが阻止されるととも
に、タイムコード補間回路１０のカウンタ回路１２から
の出力が書き込み回路１５を介して記憶回路５に送られ
、タイムコードデータとして出力端子６より出力される
。On the other hand, if a data reading error occurs, for example after time t18 in FIG. At the same time, the output from the counter circuit 12 of the time code interpolation circuit 10 is sent to the storage circuit 5 via the write circuit 15 and output from the output terminal 6 as time code data.
ここで、テープ走行方向が逆方向のときのテープカウン
タパルスは、第３図Ｆに示すようにフレーム切換タイミ
ング直前のし８フレ一ム期間以内に得られる。これは、
コントロールパルス（第３図Ｇ）の出力タイミングが、
前述した第２図の一場合と対称的にフレーム切換タイミ
ングより１７２フイールド（１／４フレーム）だけ前に
表われ、このコントロールパルスに応じて前述した回転
検出パルス分周用の８進カウンタ等を所定値にプリセッ
トすることによって、第３図Ｆのようなテープカウンタ
パルスを得ているものである。Here, the tape counter pulse when the tape running direction is in the opposite direction is obtained within a period of eight frames immediately before the frame switching timing, as shown in FIG. 3F. this is,
The output timing of the control pulse (Fig. 3 G) is
In contrast to the case in FIG. 2 described above, it appears 172 fields (1/4 frame) before the frame switching timing, and the octal counter for frequency division of the rotation detection pulse, etc., described above is activated in accordance with this control pulse. By presetting to a predetermined value, a tape counter pulse as shown in FIG. 3F is obtained.
いま、上記読み取りエラーが発生している時刻ｔｌＢ以
降のテープカウンタパルスが入力された時τ古
刻→において、カウンタ回路１２が第３図Ｅに示すよう
に１９」から「８」にいわゆるダウンカウントし、この
カウント出力データ「８」が書き込み回路１５を介して
記憶回路５に送られ（第３図時刻ｔｉｌｔの矢印参照）
、この記憶回路５の記憶内容および出力端子６からのタ
イムコードデータのフレームアドレスは、第３図Ｂに示
すように１９」から「８」に変化する。また、時刻ｔｌ
’ｌの読み取りデータ出力タイミングにおいては、ゲー
ト回路４が遮断状態にあり、タイムコード読取回路２か
らの出力データが記憶回路５に送られないこきは勿論で
ある。Now, at the time τ old time → when the tape counter pulse after the time tlB at which the reading error occurs, the counter circuit 12 counts down from 19'' to 8, as shown in FIG. 3E. Then, this count output data "8" is sent to the memory circuit 5 via the write circuit 15 (see the arrow at time tilt in FIG. 3).
, the storage contents of the storage circuit 5 and the frame address of the time code data from the output terminal 6 change from ``19'' to ``8'' as shown in FIG. 3B. Also, time tl
Of course, at the reading data output timing 'l, the gate circuit 4 is in a cut-off state, and the output data from the time code reading circuit 2 is not sent to the storage circuit 5.
なお、エラー無しのときのテープカウンタパルス入力タ
イミング（例えば時刻ｔｌｌ ）においては、タイムコ
ード補間回路１０の書き込み回路１５からの出力データ
を記憶回路５に記憶させる必要はないが、第３図の時刻
ｔｌｌの破線矢印に示すように記憶回路５に送って次の
フレームアドレスであるデータ「９」を記憶させてもよ
く、もしこのデータが誤っていても、次の読み取りデー
タ出力タイミング（時刻ｔ１８）で正しいデータが記憶
される。Note that at the tape counter pulse input timing when there is no error (for example, time tll), it is not necessary to store the output data from the write circuit 15 of the time code interpolation circuit 10 in the storage circuit 5, but at the time shown in FIG. As shown by the broken line arrow of tll, data "9", which is the next frame address, may be sent to the storage circuit 5 and stored, and even if this data is incorrect, the next read data output timing (time t18) The correct data will be stored.
以上の説明からも明らかなように、テープ走行方向が順
方向、逆方向のいずれの場合であっても、°タイムコー
ド読取回路２においてデータ読み取りエラーが発生した
場合には、タイムコード補間回路１０からの出力データ
からタイムコードテークとして出力端子６より出力され
る。この補間回路１０は、エラー発生直前に読み取られ
た正しいタイムコードデータ、およびテープ走行量に応
じたフレーム数データ（テープカウントデーり）に基づ
いてタイムコード補間データを出力するものであるから
、エラー発生時にも出力端子６からのタイムコードテー
クの連続性が保たれる。As is clear from the above explanation, regardless of whether the tape is running in the forward or reverse direction, if a data reading error occurs in the time code reading circuit 2, the time code interpolation circuit 10 The output data is output from the output terminal 6 as a time code take. This interpolation circuit 10 outputs time code interpolation data based on the correct time code data read immediately before an error occurs and the frame number data (tape count date) corresponding to the amount of tape travel. The continuity of the time code take from the output terminal 6 is maintained even when the time code is generated.
なお、本発明は上記実施例のみに限定されるものではな
く、例えばタイムコード補間回路としては、テープタイ
マやテープカウンタのようなテープの現実の走行量を検
出したテープ走行量データを用いるもの以外に、例えば
コントロールパルスをカウントして得られるテープ走行
量テークを用いるものを使用してもよい。ただし、コン
トロールパルスは、コントロールヘッドによりコントロ
ールトラックを再生して得るものであるため、テープ速
度が超低速となったときの補償が不充分であるのに対し
、上記実施例のようにテープ走行量を直接的に検出する
場合には、コントロールパルスが得られなくなっても上
述した８進カウント（あるいは分周）が継続して行なわ
れ、略フレーム周期のテープカウンタパルスが連続して
得られるため、再びコントロールパルスが得られて基準
タイミンクが正確に決定されるまでの間の過渡期間にお
いても、充分な信頼性を有するタイムコードテークを出
力することが可能である。Note that the present invention is not limited to the above-mentioned embodiments; for example, the time code interpolation circuit may be a time code interpolation circuit other than one that uses tape running amount data that detects the actual running amount of the tape, such as a tape timer or tape counter. For example, it is also possible to use a method that uses a tape running amount obtained by counting control pulses. However, since the control pulse is obtained by reproducing the control track using the control head, it is insufficient to compensate when the tape speed becomes extremely low. When detecting directly, the above-mentioned octal counting (or frequency division) continues even if the control pulse is no longer obtained, and tape counter pulses of approximately frame period are continuously obtained. Even during the transition period until the control pulse is obtained again and the reference timing is accurately determined, it is possible to output a time code take with sufficient reliability.
この他、ゲート回路４の代りにマルチプレクサを用いて
、エラー無しのきき？こは読み取りテークを、エラー発
生時には補間テークを、それぞれ選択的に切り換えて記
憶回路に送るようにしてもよい。また、記憶回路５は、
タイムコードデータ出 ｉ：力用のバッファレジスタあ
るいはラッチ回路として構成してもよく、タイムコード
読取回路部内にエラー検出回路３、ゲート回路４、およ
び記憶回路５を含ませるような構成とすることも可能で
ある。さらに、第１図の回路構成は、ハード的に実現す
るのみならず、いわゆるマイクロプロセッサとメモリと
によりソフト的に実現してもよいことは勿論である。In addition, a multiplexer can be used in place of the gate circuit 4 to eliminate errors. In this case, the read take and, when an error occurs, the interpolation take may be selectively switched and sent to the storage circuit. Furthermore, the memory circuit 5 is
The time code data output i: may be configured as a buffer register or latch circuit for input, or may include an error detection circuit 3, a gate circuit 4, and a storage circuit 5 in the time code reading circuit section. It is possible. Furthermore, it goes without saying that the circuit configuration shown in FIG. 1 can be realized not only in hardware, but also in software using a so-called microprocessor and memory.
本発明に係るタイムコード出力回路によれば、タイムコ
ードデータの読み取りエラー発生時には、タイムコード
補間手段からの出力テークがタイムコードテークとして
出力され、このタイムコード補間手段は、エラー発生前
の正しく取み取られたタイムコードテークに基いて補間
テークを出力するものであるから、エラー発生前後のタ
イムコード出力テークの連続性が良好に保たれ、テーク
の信頼性も高い。したがって、ビデオ編集作業等におけ
る編集精度の向上および編集ミスの低減が図れるのみな
らず、編集の完全自動化にも大きく貢献できる。According to the time code output circuit according to the present invention, when an error occurs in reading time code data, the output take from the time code interpolation means is output as a time code take, and the time code interpolation means correctly takes the time code before the error occurs. Since the interpolated take is output based on the observed time code take, the continuity of the time code output take before and after the occurrence of an error is maintained well, and the reliability of the take is also high. Therefore, it is possible not only to improve editing precision and reduce editing errors in video editing work, etc., but also to greatly contribute to complete automation of editing.
第１図は本発明に係るタイムコードテーク出力回路の一
実施例を示すブロック回路図、第２図および第３図は上
記実施例の動作を説明するためのタイムチャートである
。
２・・・・・・・・・・・・ タイムコード読取回路３
・・・・・・・・・・・・エラー検出回路４・・・・・
・・・・・・・ゲート回路５・・・・・・・・・・・・
記憶回路
１０・・・・・・・・・タイムコード補間回路１２・・
・・・・・・・カウンタ回路
特許出願人 ソニー株式会社
代理人 弁理士 小 池 晃
同 １） 村 榮 −FIG. 1 is a block circuit diagram showing one embodiment of a time code take/output circuit according to the present invention, and FIGS. 2 and 3 are time charts for explaining the operation of the above embodiment. 2...... Time code reading circuit 3
......Error detection circuit 4...
・・・・・・Gate circuit 5・・・・・・・・・・・・
Memory circuit 10... Time code interpolation circuit 12...
... Counter circuit patent applicant Sony Corporation representative Patent attorney Kodo Koike 1) Sakae Mura −
Claims (1)
れる夕・イムコード再生信号よりタイムコードデータを
読み取るタイムコード読取手段と、このタイムコード読
取手段の読み取りエラーを検出するエラー検出手段と、
上記タイムコード読取手段からの出力データが供給され
上記エラー検出手段からの出力により制御されるゲート
手段と、このゲート手段からの出力データを記憶しこの
記憶内容がタイムコ−トチ゛−夕として出力される記憶
手段と、この記憶手段の記憶内容に応じた補間用のタイ
ムコードデータ補間手段とを具備し、上記タイムコード
読取手段に読み取りエラーが無い場合には、上記エラー
検出手段からの出力により上記ゲート回路を信号通過状
態として、上記タイムコード読取手段からの出力データ
を上記記憶手段に供給して記憶させ、この記憶内容をタ
イムコードデータとして出力し、上記タイムコード読取
手段に読み取りエラーが発生した場合には、上記エラー
検出手段からの出力により上記ゲート回路を信号遮断状
態として、上記タイムコード補間手段からの出力データ
を上記記憶手段に供給して記憶させ、この記憶内容をタ
イムコードデータとして出力することを特徴とするタイ
ムコードデータ出力回路。a time code reading means for reading time code data from an evening code reproduction signal obtained by reproducing a time code signal recorded on a recording medium; an error detection means for detecting a reading error of the time code reading means;
Gate means is supplied with output data from the time code reading means and controlled by the output from the error detection means, and the output data from the gate means is stored and the stored contents are outputted as a time code. and a time code data interpolation means for interpolation according to the stored contents of the storage means, and when there is no reading error in the time code reading means, the time code data interpolation means is provided with an output from the error detection means to detect the above With the gate circuit in a signal passing state, output data from the time code reading means is supplied to and stored in the storage means, the stored contents are output as time code data, and a reading error occurs in the time code reading means. In this case, the gate circuit is set to a signal cut-off state by the output from the error detection means, the output data from the time code interpolation means is supplied to and stored in the storage means, and the stored contents are output as time code data. A time code data output circuit characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59011210A JPH0664863B2 (en) | 1984-01-25 | 1984-01-25 | Time code data output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59011210A JPH0664863B2 (en) | 1984-01-25 | 1984-01-25 | Time code data output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60154369A true JPS60154369A (en) | 1985-08-14 |
| JPH0664863B2 JPH0664863B2 (en) | 1994-08-22 |
Family
ID=11771634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59011210A Expired - Lifetime JPH0664863B2 (en) | 1984-01-25 | 1984-01-25 | Time code data output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664863B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479077A (en) * | 1990-07-20 | 1992-03-12 | Kenwood Corp | Draw method for cd-wo disk |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101766A (en) * | 1983-11-08 | 1985-06-05 | Ricoh Co Ltd | Address detection system |
-
1984
- 1984-01-25 JP JP59011210A patent/JPH0664863B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60101766A (en) * | 1983-11-08 | 1985-06-05 | Ricoh Co Ltd | Address detection system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0479077A (en) * | 1990-07-20 | 1992-03-12 | Kenwood Corp | Draw method for cd-wo disk |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0664863B2 (en) | 1994-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870004633A (en) | Low speed playback device of video tape recorder using memory | |
| KR970002192B1 (en) | Digital signal reproduction apparatus | |
| JPS62140203A (en) | Rotating head type digital signal reproducing device | |
| US4672483A (en) | Information recording and reading apparatus having recording error checking circuit | |
| JPH0557675B2 (en) | ||
| US5251079A (en) | Tracking control circuit including gain correction control | |
| KR940009869B1 (en) | Velocity/phase stabilization system and stabilization control method for servo system | |
| KR0132438B1 (en) | Apparatus for reproducing a digital signal | |
| US4912571A (en) | A memory controlling apparatus for a magnetic recording and reproducing apparatus | |
| EP0432539A2 (en) | Phase locked loop circuit | |
| EP0341790A2 (en) | Method and apparatus for reproducing magnetic tape using rotary drum heads | |
| KR100237259B1 (en) | Controller for a rotary drum | |
| JPS60154369A (en) | Output circuit of time code data | |
| US5173815A (en) | Recording position compensation circuit for use in digital information recording-reproduction apparatus | |
| KR100190785B1 (en) | System for controlling positions of record tracks relative to a scanning track | |
| US5383069A (en) | Data reproducing device with drop out detection of position information and means for compensating with tape speed detecting | |
| JPH0197076A (en) | Frame index magnetic recording and reproducing device | |
| JP2615501B2 (en) | Magnetic recording / reproducing device | |
| JP2615499B2 (en) | Magnetic recording / reproducing device | |
| JPH0643916Y2 (en) | Video tape recorder | |
| JPS6310983A (en) | Video signal reproducing device | |
| JP2615500B2 (en) | Magnetic recording / reproducing device | |
| JPH04127681A (en) | Time code reader and video tape recorder using the same | |
| JPH07122979B2 (en) | Time code correction circuit | |
| JPS6139981A (en) | Time code signal recording method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |