JPS60142658A - 電子交換システム負荷発生処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｆＡｌ　発明の技術分野 本発明は、電子交換システム負荷発生処理方式、特に、
電子交換システムに対していわば直接連繋されて交換機
通話路系を模擬する形の負荷発生システムをもうけ、該
負荷発生システム内の負荷発生プロセッサによって上記
電子交換システムにおける負荷発生を擬似的に生成する
ようにし。

上記電子交換システムについての試験を比較的容易に行
い得るようにした電子交換システム負荷発生処理方式に
関するものである。

ＩＢＩ　技術の背景と問題点 従来から、電子交換システムについての試験や評価を行
うに当っては、実際の電話機や電話機を擬似する装置や
相手局を擬似するトランク試験機などを、当該交換シス
テムの通話路系に接続して上記試験などを行っている。

しかし、この方法の場合には、当該電子交換システムの
処理能力の限界試験を行う如き場合を考えると、電子交
換システムを最大構成にしかつそれに対応する形で電話
機や擬似装置を設備して試験を行うことが必要となる。

また顧客に納入する電子交換システムを試験したりする
場合には、電話機などに関して顧客納入システムと同じ
規模のシステムを準備することが必要となり、実質上不
可能なものとなる。

ｔｃ）　発明の目的と構成 本発明は上記の点を解決することを目的としており、電
子交換システムにおける制御系の一部と通話路系とを負
荷発生プロセッサを有する負荷発生システムによってシ
ミュレートするようにし。

電子交換システムの試験や評価を容易に行ない得るよう
にすることを目的としている。そしてそのため２本発明
の電子交換システム負荷発生処理方式は、メイン・プロ
セッサと１つあるいは複数個のコール・プロセッサとを
含む電子交換システムに対して負荷発生を含む動作を模
擬するようにした電子交換システム負荷発生処理方式に
おいて。

上記各コール・プロセッサに対してネットワーク・イン
タフェイスをもって連繋される通話路インタフェイス装
置と、上記メイン・プロセッサニ対して上記各コール・
プロセッサと同じプロセッサ間通信インタフェイスをも
って連繋される制御系インタフェイス装置と、上記通話
路インタフェイス装置および上記制御系インタフェイス
装置を制御する負荷発生プロセッサとを含む負荷発生シ
ステムをそなえ、上記通話路インタフェイス装置は上記
コール・プロセッサと上記負荷発生プロセッサとが夫々
アクセス可能なメモリ装置を内蔵して両者プロセッサ間
の情報送受を仲介すると共に。

上記制御系インタフェイス装置は、上記負荷発生プロセ
ッサと一緒になって上記電子交換システムにおけるコー
ル・プロセッサの機能をはだしかつ上記メイン・プロセ
ッサと上記各コール・プロセッサとの間の制御情報の仲
介を行うことを特徴としている。以下図面を参照しつつ
説明する。

（Ｄｌ　発明の実施例 第１図は本発明による負荷発生処理方式の一実施例を示
し、牙２図は第１図図示の通話路インタフェイス装置の
一実施例構成、第３図は第１図図示の制御系インタフェ
イス装置の一実施例構成を示す。

第１図において、１は電子交換システム、２は負荷発生
システム、３はメイン・プロセッサ、４゜５は夫々コー
ル・プロセッサであって実際の交換機においては通話路
系を制御するもの、６は通話路インタフェイス装置であ
って上記コール・プロセッサ４や５に対してネットワー
ク・インタフェイス・バス１３．１４を介して連繋され
実際の通話路系と同等の信号送受を仲介するもの、７は
制御系インタフェイス装置であって上記メイン・プロセ
ッサ３に対してプロセッサ間通信インタフェイス・バス
１０を介して連繋されて上記コール・プロセッサ４や５
と同等の機能を行う制御を仲介すると共に各プロセッサ
３，４．５との間の制御情報の送受を制御線９．１１．
１２を介して行うものを表わしている。なお９図示１５
．１６は夫々バスを表わしている。

第２図を参照して後述する如く１通話路インタフェイス
装置６は、メモリ装置を内蔵し、当該メモリ装置を中継
として、コール・プロセッサ４や５と負荷発生プロセッ
サ８との間での通話路に関連する情報の送受の仲介を行
う、そして、これによって、コール・プロセッサ４や５
は、現実にバス１３や１４に通話路系ハードウェアが連
繋されているものとして動作するようにされる。また制
御系インタフェイス装置７は、第３図を参照して後述す
る如く、１つには１図示コール・プロセッサ４，５以外
にコール・プロセッサが存在している形を上記メイン・
プロセッサ３に見せるための制御情報の仲介を行う。そ
して２つには１図示負荷発生７’ロセッサ８が一般には
マイクロ・プロセツサにて構成されることから、電子交
換システム１内の情報処理量と情報処理量が大きく異な
ることが生じ、負荷発生プロセッサ８側から電子交換シ
ステム１内の各プロセッサ３．４．５の処理を一時的に
停止せしめるなどの制御を中継する。

言うまでもなく、負荷発生システム２は、電子交換シス
テム１に対して現実に通話路系ハードウェアを接続しな
い形で、見掛は上接続されていると同等の状況を生成す
るよう負荷発生を行ってゆくものである。以下通話路イ
ンタフェイス装置６や制御系インタフェイス装置７の構
成について簡学に説明しておくう 第２図は通話路インタフェイス装置６の一実施例構成を
示し９図中の符号４，６．８は第１図に対応し、６−１
はオーダ受信部、６−２はオーダ解析部、６−３は応答
送出部、６〜４はオーダ蓄積メモリ、６−５は応答情報
蓄積メモリ、６−６はライト・アドレス・レジスタを表
わしている。

コール・プロセッサ４からのネットワーク制御オーダは
、オーダ受信部６−１において受信される。受信された
オーダはオーダ解析部６−２において解析される。そし
てその結果、スキャン・オーダであった場合と非スキャ
ン・オーダであった場合とで２つの大別された動作が行
われる。即ち。

スキャン・オーダであった場合には、コール・プロセッ
サ４に対して直ちに応答を返す必要があり。

応答情報蓄積メモリ６−５の所定のアドレスから情報が
読出され、応答送出部６−３からコール・プロセッサ４
に返送される。このときの上記所定のアドレスは、受信
したオーダ中に含まれている情報をオーダ解析部６−２
が判定して決定する。

非スキャン・オーダであった場合には、コール・プロセ
ッサ４に対しては受信した旨を通知する情報を応答送出
部６−３から返送し、受信したオーダはオーダ蓄積メモ
リ６−４に蓄積される。

一方、負荷発生プロセッサ８は、オーダ蓄積メモリ６−
４の内容を読出し、かつ応答情報蓄積メモリ６−５への
り一ド／ライトを任意に行い得るようにされる。オーダ
解析部６−２はオーダ蓄積メモリ６−４に対してオーダ
を書込む際にそのアドレスをライト・アドレス・レジス
タ６−６に書込み、負荷発生プロセッサ８はこの内容を
読取ることによってオーダを受信したか否かを判定する
。

以下、具体的な動作と関連づけて説明する。

（１）　発呼〔スキャン・オーダ〕 負荷発生プロセッサ８は９発呼しようとする加入者の収
容位置に対応した応答情報蓄積メモリ６−５上のアドレ
ス位置に１発呼の旨を知らせる情報例えば論理「１」を
書込む。コール・プロセッサ４は９例えば１００−ｓの
一定周期をもって、スキャン・オーダを全収容位置すな
わち応答情報メモリ６−５の全アドレス位置に対して発
する。スキャン・オーダの受信によって、該当する収容
位置に対応する応答情報メモリ６−５のアドレス位置か
ら読出し、コール・プロセッサ４に返送する。

勿論９発呼を生じていない収容位置からもその旨が返送
される。

（２）　ダイアル・トーン（ＤＴ）受信〔非スキャン・
オーダ〕 ダイアル・トーン送出す−ダは発呼した加入者収容位置
に対してコール・プロセッサ４から送られる。該オーダ
は、非スキャン・オーダであるために、オーダ蓄積メモ
リ６−４に蓄積され、負荷発生プロセッサ８によって読
出される。当該オーダの中には収容位置情報が含まれて
いるために。

負荷発生プロセッサ８はどの加入者に対してダイアル・
トーンが来たかを知ることができる。

（３）ダイアル送出〔スキャン・オーダ〕コール・プロ
セッサ４は上記発呼の場合と同様にダイアル数字受信の
ためにスキャン・オーダを発する。一方負荷発生プロセ
ッサ８は、収容位置に対応した応答情報蓄積メモリ６−
５上のアドレス位置に対して数字情報を設定する。例え
ばダイアル・パルスの場合には、所定時間論理「１」ま
たは論理ｒＯＪを設定するようにすれば、それに対応し
た形でパルス信号を送信できる。

（４）　リング・バック・トーンやリンギング・トーン
の受信〔非スキャン・オーダ〕 コール・プロセッサ４は２発信加入者に対してリング・
バック・トーンを送出し２着信加入者に対してリンギン
グ・トーンを送出する。このときの動作は、上記動作（
２）に示すダイアル・トーン受信の場合と同様なもので
ある。

（５）パス接続〔非スキャン・オーダシコール・プロセ
ッサ４は、リング・バック・トーンやリンギング・トー
ンの送出と略同時に、パス接続オーダ（パスの予約）を
送出する。該パス接続オーダ送出の場合も、上記動作（
２）の場合と同様なものである。なお、ダイアル・トー
ン、リング・バック・トーン、リンギング・トーン、パ
ス接続オーダの夫々の区別は、コール・プロセッサ４か
ら送出されるオーダの内容によって識別できる。

（６）　着信側応答〔スキャン・オーダ〕着信側収容位
置に対応した応答情報蓄積メモリ上のアドレス位置に、
負荷発生プロセッサ８が着信側オフ・フックの旨の情報
を書込む。コール・プロセッサ４はスキャン・オーダに
よってこの旨を知る。このときの動作は上記動作（１）
に示す発呼の場合と同様なものである。

（７）発信加入者に対するアンサ〔非スキャン・オーダ
〕 コール・プロセッサ４は１着信側が応答すると。

その旨のオーダを発信加入者に対して発する。このオー
ダは非スキャン・オーダであり、負荷発生プロセッサ８
によって読込まれ９通話が可能になったことを知ること
となる。

（８）　通話 特に何もせず、負荷発生プロセッサ８では一定時間経過
後１次の動作（切断）を行う。

（９）切断〔スキャン・オーダ〕 コール・プロセッサ４は９発信加入者に対して切断の旨
の情報を、応答情報蓄積メモリに書込む。

実際には、上記動作（８）に示す通話の間に、コール・
プロセッサ４は切断の監視のためのオーダを所定周期で
送出し続ける。

ＯＩ　開放要求〔非スキャン・オーダ〕発信加入者側が
切断すると１着信加入者側に対して開放オーダが出され
る。このオーダは、非スキャン・オーダであり、負荷発
生プロセッサ８によって読込まれ９着信側切断処理を行
う。着信加入者側切断の処理は上記動作（９）に示す切
断の場合と同様である。

上述のようにして１通話路インタフェイス装置６上のメ
モリ装置を中継として２通話路系の処理が擬似的に行わ
れる。

第３図は制御系インタフェイス装置７の一実施例構成を
示す。図中の符号７．８．９．１０．１１．１２は第１
図に対応し、７−１は通信用チャネル、７−２はクロッ
ク受信部、７−３はスタート制御部。

７−４はストップ制御部を表わしている。

通信用チャネル７−１は、コール・プロセッサを擬似す
るためのメイン・プロセッサーコール・プロセッサ間の
通信を行う。例えば１６脩８毎の所定周期をもって、メ
イン・プロセッサ３からポーリング信号が送出されるが
１通信用チャネル７−１はこれに対して応答情報を返送
する。情報の内容は、（１）メイン・プロセッサ３に関
する情報。

例えば統計情報、メイン・プロセッサからの発信規制情
報などと、　（ｉ１他コール・プロセッサに関する情報
２例えば他コール・プロセッサ４，５収容の加入者状況
などとに分けられる。

クロック受信部７−２は、負荷発生システム２が電子変
換システム１と同期をとるために、システム１のクロッ
クを負荷発生プロセッサ８に引込むためのものである。

これは、後述するストップ制御によって、リアル・タイ
ム性がくずれるのを防ぐためである。

スタート制御部７−３やストップ制御部７−４は次の役
割をもっている。即ち、負荷発生プロセッサ８は、複数
のネットワークと複数のコール・プロセッサを同時に制
御するため、処理能力をもっていなければならない、即
ち９本来ならば電子交換機以上の処理能力を必要とする
。しかし、現実問題としては、このようなプロセッサを
準備することはできない。このために、負荷発生プロセ
ッサ８側で処理能力不足となり、一時的に電子交換シス
テム１側の処理を停止させることが必要となる。このた
めに１例えば Ｉ）負荷発生プロセッサ８におけるメモリが不足した場
合。

１１）　所定時間内に電子交換システム１側に応答を返
さなければならない場合に、処理が間に合わなくなった
場合。

１１１）通話路インタフェイス装置６におけるオーダ蓄
積メモリ６−４が満杯になった場合。

などにおいて、ストップ制御部７−４が発動される。ス
タート制御部７−３は当該停止状態を解除するときに発
動される。

（Ｅｌ　発明の詳細 な説明した如く９本発明によれば、電子交換システムに
おける通話路系ハードウェアを接続することなく、負荷
発生システムを接続し、当該電子交換システムの試験や
評価を行うことが可能となる。そして、制御系インタフ
ェイス装置を介在せしめて、負荷発生システム側で、必
映に応じて、交換システム側に存在する一部のコール・
プロセッサの機能をも擬似できるようにしており。

上記試験や評価を行う際の処理実行の融通性がきわめて
高いものとなっている。

【図面の簡単な説明】

才１図は本発明による負荷発生処理方式の一実施例を示
し、第２図は第１図図示の通話路インタフェイス装置の
一実施例構成、第３図は第１図図示の制御系インタフェ
イス装置の一実施例構成を示す。 図中、■は電子交換システム、２は負荷発生システム、
３はメイン・プロセッサ、４．５はコール・プロセッサ
、６は通話路インタフェイス装置。 ７は制御系インタフェイス装置、８は負荷発生プロセッ
サを表わす。 特許出願人　富士通株式会社

Claims (1)

【特許請求の範囲】
1. メイン・プロセッサと１つあるいは複数個のコール・プ
   ロセッサとを含む電子交換システムに対して負荷発生を
   含む動作を模擬するようにした電子交換システム負荷発
   生処理方式において、上記各コール・プロセッサに対し
   てネットワーク・インタフェイスをもって連繋される通
   話路インタフェイス装置と、上記メイン・プロセッサに
   対して上記各コール・プロセッサと同じプロセッサ間通
   信インタフェイスをもって連繋される制御系インタフェ
   イス装置と、上記通話路インタフェイス装置および上記
   制御系インタフェイス装置を制御する負荷発生プロセッ
   サとを含む負荷発生システムをそなえ、上記通話路イン
   タフェイス装置は上記コール・プロセッサと上記負荷発
   生プロセッサとが夫々アクセス可能なメモリ装置を内蔵
   して両者プロセッサ間の情報送受を仲介すると共に、上
   記制御系インタフェイス装置は、上記負荷発生プロセッ
   サと一緒になって上記電子交換システムニオけるコール
   ・プロセッサの機能をはだしかつ上記メイン・プロセッ
   サと上記各コール・プロセッサとの間の制御情報の仲介
   を行なうことを特徴とする電子交換システム負荷発生処
   理方式。