JPS60141056A - キヤリヤ位相制御装置 - Google Patents
キヤリヤ位相制御装置Info
- Publication number
- JPS60141056A JPS60141056A JP58245540A JP24554083A JPS60141056A JP S60141056 A JPS60141056 A JP S60141056A JP 58245540 A JP58245540 A JP 58245540A JP 24554083 A JP24554083 A JP 24554083A JP S60141056 A JPS60141056 A JP S60141056A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- thetai
- theta
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はモデム装置等において受信部におけるキャリ
ヤ位相を補正するキャリヤ位相制御装置に関するもので
ある。
ヤ位相を補正するキャリヤ位相制御装置に関するもので
ある。
[従来技術〕
一般に、高速モデム装置は直交振幅変調また(1位相変
調によって情報の伝送を行なっているカニ、伝送路にお
いてキャリヤに位相回転を生じることかめるので、これ
全補正する必要かある。
調によって情報の伝送を行なっているカニ、伝送路にお
いてキャリヤに位相回転を生じることかめるので、これ
全補正する必要かある。
第1図は従来の方法を適用した装置の一例を示すブロッ
ク図でソンる。同図において、1は乗舞、器、2は三角
関数発生回路、3は識別回路、4Q1位相差検出回路、
5は積分回路でるり、三角関数発生回路2と積分回路5
は補正信号発生回路を構成している。識別回路3はこの
装置が例えば4相位相変調の信号を受信するものである
場合、4 b I’l *135度、225度、315
礼にスレシホールドを有し、このスレシホールドを境と
じて入力信号を零度、90度、180度、270度のい
ずれかの位相を有する信号として振分けて出力するよう
になっている。位相差検出回路4は識別回路30入出刃
傷号の位相差に応じた位相差信号を出力するようVCな
っている。積分回路5および三角関数発生回路2で構成
される補1F信号発生回路し1位相差イ目号の大きさに
応じた補正信号を発生するようになっている。
ク図でソンる。同図において、1は乗舞、器、2は三角
関数発生回路、3は識別回路、4Q1位相差検出回路、
5は積分回路でるり、三角関数発生回路2と積分回路5
は補正信号発生回路を構成している。識別回路3はこの
装置が例えば4相位相変調の信号を受信するものである
場合、4 b I’l *135度、225度、315
礼にスレシホールドを有し、このスレシホールドを境と
じて入力信号を零度、90度、180度、270度のい
ずれかの位相を有する信号として振分けて出力するよう
になっている。位相差検出回路4は識別回路30入出刃
傷号の位相差に応じた位相差信号を出力するようVCな
っている。積分回路5および三角関数発生回路2で構成
される補1F信号発生回路し1位相差イ目号の大きさに
応じた補正信号を発生するようになっている。
このように構成された装置において、乗算器1の入力端
子には送信側で送出された信号9が伝送路てOの位相回
転全骨け、y ej’i で表わされる受(*(i号が
供給爆れる。三角関数発生回路2U受−j+ノ イキ信号が供給されていない時e の信号が発・ −j
θi 生していrとすると、Ye の受信信号が供給された時
の乗算器1の出力信号はy、ej(J−’)と万り、こ
の信号が識別回路3で識別されて識別信号 ンD が得
られる。
子には送信側で送出された信号9が伝送路てOの位相回
転全骨け、y ej’i で表わされる受(*(i号が
供給爆れる。三角関数発生回路2U受−j+ノ イキ信号が供給されていない時e の信号が発・ −j
θi 生していrとすると、Ye の受信信号が供給された時
の乗算器1の出力信号はy、ej(J−’)と万り、こ
の信号が識別回路3で識別されて識別信号 ンD が得
られる。
位相差検出回路4は識別信号tDと識別入力?・ j(
f7i−11j) との位相差を検出して位相差信号5
石(θi−θ)を出力する。この信号は位相差((l
j−θ) が十分小さけj、ばsin (θi−θ〕=
(θi−θ)とし7て取扱かえる。受信信号が供給され
−jθ ない時に三角関数発生口M2tr、r、e の信号を発
生していたので、その入力信号すなわち積分回路3のL
H力である積分信号の太きさはθとなっている。今回、
位相差検出の結果、積分回路5に(θi−θ)の位相差
信号が供給さnるので、積分回路5の出力信号けθiと
なる。この結果、三−jθi 角関数発生回路2はe の補正信号を発生するようにな
り、乗算器1の出力には位相回転の補正された信号tが
得られる。
f7i−11j) との位相差を検出して位相差信号5
石(θi−θ)を出力する。この信号は位相差((l
j−θ) が十分小さけj、ばsin (θi−θ〕=
(θi−θ)とし7て取扱かえる。受信信号が供給され
−jθ ない時に三角関数発生口M2tr、r、e の信号を発
生していたので、その入力信号すなわち積分回路3のL
H力である積分信号の太きさはθとなっている。今回、
位相差検出の結果、積分回路5に(θi−θ)の位相差
信号が供給さnるので、積分回路5の出力信号けθiと
なる。この結果、三−jθi 角関数発生回路2はe の補正信号を発生するようにな
り、乗算器1の出力には位相回転の補正された信号tが
得られる。
しかしながら、位相検出回路4から出力される位相差信
号が十分小さいものと仮定しているのでsln (θi
−θ)′″:(θi−θ)が成立するが、この仮定がな
りたたない場合は誤差が大きくなり、このため何度かの
補正後でないと正しく補正ができなくなるので、引込み
時間が長くなるという欠点を有していた。この欠点を除
去するために位相差が大きい場合、誤差を小さくするた
めに、位相差検出回路4の出力信号の逆三角関数をめて
線形化する方法もめるが、プログラムで処理する場合に
は処理時間が膨大になったvlまたその値をROMに記
憶しておく場合VCはROMテーブルが膨大となる。ま
たハード処理を行なう場合は回路規模が大きくなり経済
性が悪くなってし、まっ。
号が十分小さいものと仮定しているのでsln (θi
−θ)′″:(θi−θ)が成立するが、この仮定がな
りたたない場合は誤差が大きくなり、このため何度かの
補正後でないと正しく補正ができなくなるので、引込み
時間が長くなるという欠点を有していた。この欠点を除
去するために位相差が大きい場合、誤差を小さくするた
めに、位相差検出回路4の出力信号の逆三角関数をめて
線形化する方法もめるが、プログラムで処理する場合に
は処理時間が膨大になったvlまたその値をROMに記
憶しておく場合VCはROMテーブルが膨大となる。ま
たハード処理を行なう場合は回路規模が大きくなり経済
性が悪くなってし、まっ。
したがってこの発明の目的は簡単な構成によって引込み
時間を短かくすることができる、キャリヤ位相制御装置
を提供することにある。
時間を短かくすることができる、キャリヤ位相制御装置
を提供することにある。
この・ような目的ン:達成するためにこの発明は、位相
差信号の大きさが所定値を越えた時は位相差1g号eこ
あらかじめ決められた値を加算するようにしたものであ
る。以下、実施例を示す図面を用いてこの発明の詳細な
説明する。
差信号の大きさが所定値を越えた時は位相差1g号eこ
あらかじめ決められた値を加算するようにしたものであ
る。以下、実施例を示す図面を用いてこの発明の詳細な
説明する。
〔実施例J
第2図はこの発明の一実施例を示すブロック図であり、
第1図と同一部分は同記号を用いている。
第1図と同一部分は同記号を用いている。
図において6は比較回路、7はスイッチ回路、8は加′
pt器でるる。比較回路6は位相差検出回路4の出力信
号が所W値ref より大きくなった時は出力信号を発
生し、スイッチ回路Tをオンとするようになっている。
pt器でるる。比較回路6は位相差検出回路4の出力信
号が所W値ref より大きくなった時は出力信号を発
生し、スイッチ回路Tをオンとするようになっている。
スイッチ回路7に供給されている信号aは位相差信号の
値が所定値を越えた時、位相差信号に加譜するため、h
らかしめ決められている値を有する信号でるる。
値が所定値を越えた時、位相差信号に加譜するため、h
らかしめ決められている値を有する信号でるる。
このように構成さねた装置Wの動作は次の通りでめる。
位相差信号の値が小さく第3図に示すように位相回転量
が01以下の場合、記号Aで示す8石(θl−θ)と記
号Bで示す(θi−θ〕 の大きさはほぼ等しいとみな
せるので、この装置は正常な引込動作を行なう。しかし
、位相差が大きくなるとsin (θi−θ)と (θ
i−θ)との誤差は第3図に示すようにしだいに大きく
開くようになる。位相回転量が01以上となり1位相差
信号の大きさがrefを越えると、比較回路6は出力信
号を発生′し、スイッチ回路Tをオンとするので、加算
回路8によって位相差1号画(θi−θ)に所定値aが
加算される。
が01以下の場合、記号Aで示す8石(θl−θ)と記
号Bで示す(θi−θ〕 の大きさはほぼ等しいとみな
せるので、この装置は正常な引込動作を行なう。しかし
、位相差が大きくなるとsin (θi−θ)と (θ
i−θ)との誤差は第3図に示すようにしだいに大きく
開くようになる。位相回転量が01以上となり1位相差
信号の大きさがrefを越えると、比較回路6は出力信
号を発生′し、スイッチ回路Tをオンとするので、加算
回路8によって位相差1号画(θi−θ)に所定値aが
加算される。
この結果、第3図で記号Aで示すsir+(θj−θ)
の点線で示す部分に、わらかしめ決められた値aが加算
され、この部分が矢印で示した実線の位置まで土昇し、
(θi−θ)との誤差が少なくなる。
の点線で示す部分に、わらかしめ決められた値aが加算
され、この部分が矢印で示した実線の位置まで土昇し、
(θi−θ)との誤差が少なくなる。
このような補正を行なうことによって、例えば位相回転
量がπ/2に達した場合、(θi−θ)に対するm1n
(θi−θ)の誤差は従来であれば第3図に示すEの値
まで拡大するのに対し、この発明ではεに抑えることが
できる。
量がπ/2に達した場合、(θi−θ)に対するm1n
(θi−θ)の誤差は従来であれば第3図に示すEの値
まで拡大するのに対し、この発明ではεに抑えることが
できる。
このように、位相回転量が大きくなっても位相差信号5
i11 ’ (θi−θ)の大きさを目標値でるる(θ
i−θ)に近づけることができるので、目標値に近い補
IF信号が得られ、早い引込みが行なえる。
i11 ’ (θi−θ)の大きさを目標値でるる(θ
i−θ)に近づけることができるので、目標値に近い補
IF信号が得られ、早い引込みが行なえる。
第4図は比較回路6、スイッチ回路7、所定値ref、
6らかしめ決められた値af:複数種類設け、第5図に
示すように位相回転量に対して段階的な補正を行ない、
記号へで示す廁(θi−θ)と記号Bで示す(θi−θ
)との間の誤差ευ値を小さく1−る工うにしたもので
るる。
6らかしめ決められた値af:複数種類設け、第5図に
示すように位相回転量に対して段階的な補正を行ない、
記号へで示す廁(θi−θ)と記号Bで示す(θi−θ
)との間の誤差ευ値を小さく1−る工うにしたもので
るる。
以上説明したようにこの発明に係るキャリヤ位相制御具
#は、位相差信号の値が所定値を越えた時、位相差信岩
国あらかじめ決められた値を加算するようにしたので、
誤差の少ない補正信号が得ら1区引込み時間を短かくす
ることができるという効果を有する。
#は、位相差信号の値が所定値を越えた時、位相差信岩
国あらかじめ決められた値を加算するようにしたので、
誤差の少ない補正信号が得ら1区引込み時間を短かくす
ることができるという効果を有する。
第1図は従来の装置の一例を示すブロック図、第2図は
この発明に係る装置の一実施例を示すブロック図、第3
図は第2図の装置の特性を示すグラフ、第4図は他の実
施例を示すブロック図、第5図は第4図の装置の特性を
示すグラフである。 1・・・・乗算器、2・・・・三角関数発生回路、3・
・・・識別回路、4・・・・位相差検出回路、5・・・
・積分回路、6・・・・比較回路、1・・・・スイッチ
回路、8・・・・加算回路。 特許出願人 日立電子株式会社 代理人 山川数例(lまか1名) 第1図 第3図
この発明に係る装置の一実施例を示すブロック図、第3
図は第2図の装置の特性を示すグラフ、第4図は他の実
施例を示すブロック図、第5図は第4図の装置の特性を
示すグラフである。 1・・・・乗算器、2・・・・三角関数発生回路、3・
・・・識別回路、4・・・・位相差検出回路、5・・・
・積分回路、6・・・・比較回路、1・・・・スイッチ
回路、8・・・・加算回路。 特許出願人 日立電子株式会社 代理人 山川数例(lまか1名) 第1図 第3図
Claims (1)
- 入力信号の位相を識別1〜だ識別信号を発生し、入力信
号と識別信号との位相差から位相差信号を発生し5、位
相差信号を積分した積分信号に基づいて補正信号を発生
し7、補正信号によって入力信号の位相補IE*?iな
うキャリヤ位相制御回路において、位相差信号の大きさ
かQi定値を越えた時に出力信号を発生する比較器と、
比較器の出力信号が発生した時はめら〃)じめ決められ
た大きさの信号を出カフ−るスイッチ回路と、位相差信
号とスイッチ回路出力信号の加算を行なう加算器とを備
えたことを・性徴とするキャリヤ位相制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58245540A JPS60141056A (ja) | 1983-12-28 | 1983-12-28 | キヤリヤ位相制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58245540A JPS60141056A (ja) | 1983-12-28 | 1983-12-28 | キヤリヤ位相制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60141056A true JPS60141056A (ja) | 1985-07-26 |
Family
ID=17135215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58245540A Pending JPS60141056A (ja) | 1983-12-28 | 1983-12-28 | キヤリヤ位相制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60141056A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2607336A1 (fr) * | 1986-08-07 | 1988-05-27 | Int Mobile Machines | Ensemble d'abonne pour telephonie numerique sans fil; modem et dispositifs divers (synthetiseur de frequence...) pour cet ensemble |
WO1993022861A1 (en) * | 1992-04-24 | 1993-11-11 | Oki Electric Industry Co., Ltd. | Receiver for digital communication system |
-
1983
- 1983-12-28 JP JP58245540A patent/JPS60141056A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2607336A1 (fr) * | 1986-08-07 | 1988-05-27 | Int Mobile Machines | Ensemble d'abonne pour telephonie numerique sans fil; modem et dispositifs divers (synthetiseur de frequence...) pour cet ensemble |
WO1993022861A1 (en) * | 1992-04-24 | 1993-11-11 | Oki Electric Industry Co., Ltd. | Receiver for digital communication system |
US5602881A (en) * | 1992-04-24 | 1997-02-11 | Oki Electric Industry Co., Ltd. | Receiver for a digital communication system |
US5751776A (en) * | 1992-04-24 | 1998-05-12 | Oki Electric Industry Co., Ltd. | Receiver for a digital communication system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4696017A (en) | Quadrature signal generator having digitally-controlled phase and amplitude correction | |
FI82165C (fi) | Krets foer aoterstaellning av baervaogen foer en amplitud- och fasmodulerad insignal. | |
JP2005072874A (ja) | 広帯域変調pll、広帯域変調pllのタイミング誤差補正システム、変調タイミング誤差補正方法および広帯域変調pllを備えた無線通信装置の調整方法 | |
JP2009156609A (ja) | リファレンス信号生成回路、角度変換器及び角度検出装置 | |
JPS5885658A (ja) | デジタル信号によつて振幅および位相変調された信号の搬送波を回復させるための回路 | |
JPS60141056A (ja) | キヤリヤ位相制御装置 | |
US7433420B1 (en) | Phase rotation estimation | |
US5504453A (en) | Method and device for estimating phase error | |
KR100529150B1 (ko) | 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치 | |
KR101129300B1 (ko) | 회로 동기화 방법 및 회로 | |
JP3532908B2 (ja) | 周波数制御装置 | |
CA2220417C (en) | Carrier regenerating circuit, multi-level quadrature amplitude demodulator, and method of detecting frequency deviation | |
JPS6093825A (ja) | 位相ロツク・ループ初期化方法及び回路 | |
JP7179280B2 (ja) | R/d変換器 | |
KR100248061B1 (ko) | 레이더 시스템 송수신기 직류성분 오프셋 제거 장치 및 방법 | |
US6222405B1 (en) | Apparatus and method for generating accurate quadrature over a frequency range | |
KR960006945Y1 (ko) | 펄스 발생기 | |
JPH05207089A (ja) | 復調器 | |
JP2000324192A (ja) | デジタル復調器及びその復調方法 | |
JP2000261820A5 (ja) | ||
JP2608645B2 (ja) | 復調装置 | |
JPH05160812A (ja) | Eps制御方式 | |
JPS62219836A (ja) | 干渉補償回路 | |
KR100249230B1 (ko) | 에이치디티브이의 위상 트래킹 제어장치 | |
JPS6055763A (ja) | 位相制御方法 |