JPS60134675A - 固体撮像デバイスおよびその製造方法 - Google Patents
固体撮像デバイスおよびその製造方法Info
- Publication number
- JPS60134675A JPS60134675A JP58242186A JP24218683A JPS60134675A JP S60134675 A JPS60134675 A JP S60134675A JP 58242186 A JP58242186 A JP 58242186A JP 24218683 A JP24218683 A JP 24218683A JP S60134675 A JPS60134675 A JP S60134675A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- stages
- solid
- register
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000003999 initiator Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000003384 imaging method Methods 0.000 claims description 99
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 description 21
- 238000007740 vapor deposition Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000037452 priming Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
九髭芳」
本発明は撮像デバイス、とくに、撮像セルが1次元また
は2次元に配列され、発生した光キャリアに応じた電流
を出力する方式の固体撮像デバイスおよびその製造方法
に関するものである。
は2次元に配列され、発生した光キャリアに応じた電流
を出力する方式の固体撮像デバイスおよびその製造方法
に関するものである。
1隻且遺
フォトダイオードなどの感光セルが水平行および垂直列
に2次元配列されて撮像セルアレイを構成し、この2次
元アレイの垂直または水平方向の少なくとも一方は、シ
フトレジスタによって順次セルが選択されて画素信号を
読み出す方式の2次元間体撮像デバイスがある。水平お
よび垂直の両方向にシフトレジスタを使用するものは、
一般にMO9型撮像デバイスと称し、たとえば垂直方向
にシフトレジスタを使用して水平方向は電荷転送を行な
うものは呼び水転送デバイス(CPD)と称している。
に2次元配列されて撮像セルアレイを構成し、この2次
元アレイの垂直または水平方向の少なくとも一方は、シ
フトレジスタによって順次セルが選択されて画素信号を
読み出す方式の2次元間体撮像デバイスがある。水平お
よび垂直の両方向にシフトレジスタを使用するものは、
一般にMO9型撮像デバイスと称し、たとえば垂直方向
にシフトレジスタを使用して水平方向は電荷転送を行な
うものは呼び水転送デバイス(CPD)と称している。
このように2次元配列の撮像セルの選択にシフトレジス
タを使用する2次元撮像デバイスは一般に、ラスク走査
方式にて画素信号を読み出す場合、使用するシフトレジ
スタによってその読出し方向がデバイスに固有に定まっ
ている。
タを使用する2次元撮像デバイスは一般に、ラスク走査
方式にて画素信号を読み出す場合、使用するシフトレジ
スタによってその読出し方向がデバイスに固有に定まっ
ている。
これは、2板式固体撮像デバイスを使用するカメラでは
次のような問題を生ずる。
次のような問題を生ずる。
2板式カメラは、単一の固体撮像デバイスを有する単板
式に比較して解像度が高いという利点を有し、単板式に
おけるように空間的な色分解に起因して輝度差の大きな
被写体エツジで偽色信号が発生するなどの欠点がない。
式に比較して解像度が高いという利点を有し、単板式に
おけるように空間的な色分解に起因して輝度差の大きな
被写体エツジで偽色信号が発生するなどの欠点がない。
しかし従来、前述のように2次元撮像デバイスの画素信
号読出し方向がデバイスに固有であることから、2つの
撮像デバイスの撮像セルアレイには被写体の同じ正像を
結像させる必要があった。
号読出し方向がデバイスに固有であることから、2つの
撮像デバイスの撮像セルアレイには被写体の同じ正像を
結像させる必要があった。
このため、全反射を利用したプリズムを使用し、正像を
結像させていた。
結像させていた。
このようなプリズムは、形状が複雑で重い欠点がある。
そこで、プリズムを使用せず、ビームスプリッタによっ
て2つの撮像デバイスに被写体像を鏡像関係のまま結像
させ、後になんらかの方法で2つの正像の映像信号に変
換することが考えられる。たとえば、2つの撮像デバイ
スから読み出した画素信号を水平走査線単位で蓄積し、
反対方向にこれを読み出す読出し方向反転用のバッファ
を設けたり、または、2つの撮像デバイスから読み出し
た画素信号をそのまま磁気記録媒体に蓄積し、再生の際
、一方を逆方向から読み出すなどの工夫が必要であった
。
て2つの撮像デバイスに被写体像を鏡像関係のまま結像
させ、後になんらかの方法で2つの正像の映像信号に変
換することが考えられる。たとえば、2つの撮像デバイ
スから読み出した画素信号を水平走査線単位で蓄積し、
反対方向にこれを読み出す読出し方向反転用のバッファ
を設けたり、または、2つの撮像デバイスから読み出し
た画素信号をそのまま磁気記録媒体に蓄積し、再生の際
、一方を逆方向から読み出すなどの工夫が必要であった
。
しかし、被写体の鏡像が結像された撮像デバイスから画
素信号が正像の信号として読み出される撮像デバイスを
使用すれば、このような反転手段を講じないでよい。そ
こで、このように撮像セルアレイに結像された鏡像から
正像の映像信号を出力する2次元撮像デバイスが必要と
なる。しかし、そのような鏡像反転読出しの撮像デバイ
スはいずれも、それらに使用される読出しシフトレジス
タが鏡像反転読出しに固有の布線パターンを有している
必要があった。
素信号が正像の信号として読み出される撮像デバイスを
使用すれば、このような反転手段を講じないでよい。そ
こで、このように撮像セルアレイに結像された鏡像から
正像の映像信号を出力する2次元撮像デバイスが必要と
なる。しかし、そのような鏡像反転読出しの撮像デバイ
スはいずれも、それらに使用される読出しシフトレジス
タが鏡像反転読出しに固有の布線パターンを有している
必要があった。
より詳細には、鏡像反転読出しのためには、垂直シフト
レジスタまたは水平シフトレジスタのいずれか一方を通
常の方向、すなわち正像の場合とは反対の方向に歩進さ
せなければならない。そのため、鏡像反転読出しの撮像
デバイスは、シフトレジスタの各段の結線が通常のもの
、すなわち正像読出しのものとは反対になり、その初段
と終段にそれぞれあるイニシエータとターミネータの位
置が通常とは反対になる。したがって、鏡像反転読出し
の固体撮像デバイスは、それ専用の回路パターンのマス
クを使用して製造されていなけれ□ばならない・ これは、通常の、すなわち正像読出しの固体撮像デバイ
スとは別に特別なマスクパターンを用意し、別個の製造
工程で鏡像反転読出しの固体撮像デバイスを製造しなけ
ればならない。鏡像反転読出しの固体撮像デバイスは、
通常の、すなわち正像読出しの固体撮像デバイスと比較
して需要個数も少ないので、このような特別な回路パタ
ーンと製造工程を用意することは、素子価格の−L昇を
招くのみならず、製造管理も複雑になる。
レジスタまたは水平シフトレジスタのいずれか一方を通
常の方向、すなわち正像の場合とは反対の方向に歩進さ
せなければならない。そのため、鏡像反転読出しの撮像
デバイスは、シフトレジスタの各段の結線が通常のもの
、すなわち正像読出しのものとは反対になり、その初段
と終段にそれぞれあるイニシエータとターミネータの位
置が通常とは反対になる。したがって、鏡像反転読出し
の固体撮像デバイスは、それ専用の回路パターンのマス
クを使用して製造されていなけれ□ばならない・ これは、通常の、すなわち正像読出しの固体撮像デバイ
スとは別に特別なマスクパターンを用意し、別個の製造
工程で鏡像反転読出しの固体撮像デバイスを製造しなけ
ればならない。鏡像反転読出しの固体撮像デバイスは、
通常の、すなわち正像読出しの固体撮像デバイスと比較
して需要個数も少ないので、このような特別な回路パタ
ーンと製造工程を用意することは、素子価格の−L昇を
招くのみならず、製造管理も複雑になる。
則−勝
本発明はこのような従来技術の欠点を解消し、簡略な製
造工程によって正像読出しの固体撮像デバイスおよび鏡
像反転読出しの固体撮像デバイスの両方を製造すること
ができる固体撮像デバイスおよびその製造方法を提供す
ることを目的とする。
造工程によって正像読出しの固体撮像デバイスおよび鏡
像反転読出しの固体撮像デバイスの両方を製造すること
ができる固体撮像デバイスおよびその製造方法を提供す
ることを目的とする。
発1!IJLポ
本発明によれば、半導体の構体と、この構体上に形成さ
れ複数の撮像セルを有する撮像セル配列と、この構体上
に形成され撮像セル配列の複数の撮像セル□を選択的に
駆動して画素信号を出力させるためのシフトレジスタ手
段とを含む固体撮像デバイスにおいて、シフトレジスタ
手段は、撮像セル配列に対応した複数のレジスタ段と、
複数のレジスタ段の両端にそれぞれ1組ずつ配置された
2組のイニシエータ回路およびターミネータ回路とを含
み、複数のレジスタ段の間の相互の接続、ならびに2組
のイニシエータ回路およびターミネータ回路と複数のレ
ジスタ段の初段および終段との選択的接続は、シフトレ
ジスタ手段の歩進の方向に応じて、構体の上に後に形成
される。
れ複数の撮像セルを有する撮像セル配列と、この構体上
に形成され撮像セル配列の複数の撮像セル□を選択的に
駆動して画素信号を出力させるためのシフトレジスタ手
段とを含む固体撮像デバイスにおいて、シフトレジスタ
手段は、撮像セル配列に対応した複数のレジスタ段と、
複数のレジスタ段の両端にそれぞれ1組ずつ配置された
2組のイニシエータ回路およびターミネータ回路とを含
み、複数のレジスタ段の間の相互の接続、ならびに2組
のイニシエータ回路およびターミネータ回路と複数のレ
ジスタ段の初段および終段との選択的接続は、シフトレ
ジスタ手段の歩進の方向に応じて、構体の上に後に形成
される。
この固体撮像デバイスは、次の方法によって製造される
。すなわちこの方法は、複数の撮像セルを有する撮像セ
ル配列と、撮像セル配列の複数の撮像セルを選択的に駆
動して画素信号を出力させるためのシフトレジスタ手段
とが半導体の構体−ヒに形成される固体撮像デバイスの
製造方法であって、半導体の基板を用意する第1の工程
と、基板のFに、撮像セル配列、シフトレジスタ手段を
構成する複数のレジスタ段、ならびに複数のレジスタ段
の両端にそれぞれ1組ずつ配置される2組のイニシエー
タ回路およびターミネータ回路を形成する第2の工程と
、第2の工程によって形成された構体の上に、複数のレ
ジスタ段の間の相互の接続、ならびに2組のイニシエー
タ回路およびターミネータ回路と複数のレジスタ段の初
段および終段との選択的接続をシフトレジスタ手段の歩
進の方向に応じて形成する第3の工程とを含む。
。すなわちこの方法は、複数の撮像セルを有する撮像セ
ル配列と、撮像セル配列の複数の撮像セルを選択的に駆
動して画素信号を出力させるためのシフトレジスタ手段
とが半導体の構体−ヒに形成される固体撮像デバイスの
製造方法であって、半導体の基板を用意する第1の工程
と、基板のFに、撮像セル配列、シフトレジスタ手段を
構成する複数のレジスタ段、ならびに複数のレジスタ段
の両端にそれぞれ1組ずつ配置される2組のイニシエー
タ回路およびターミネータ回路を形成する第2の工程と
、第2の工程によって形成された構体の上に、複数のレ
ジスタ段の間の相互の接続、ならびに2組のイニシエー
タ回路およびターミネータ回路と複数のレジスタ段の初
段および終段との選択的接続をシフトレジスタ手段の歩
進の方向に応じて形成する第3の工程とを含む。
支1爽m
次に添付図面を参照して本発明の実施例を詳細に説明す
る。
る。
第1図を参照すると、いわゆるMOS型の2次元固体撮
像デバイスの半導体チップ10における回路パターン配
列が概念的に示されている。これによれば、たとえばフ
ォトダイオードなどの感光セル11が2次元マトリクス
アレイ状に配列され、撮像セルアレイ12を構成してい
る。この実施例では、アレイ12は、垂直方向に242
行の水平走査線、水平方向に256個の画素が配列され
ている。撮像セルアレイ12の光入射面には、画素ごと
にこの例では無色(W)、緑(G)、黄(Ye)および
シアン(Gy)のモザイク状分解色フィルタが配設され
ている。
像デバイスの半導体チップ10における回路パターン配
列が概念的に示されている。これによれば、たとえばフ
ォトダイオードなどの感光セル11が2次元マトリクス
アレイ状に配列され、撮像セルアレイ12を構成してい
る。この実施例では、アレイ12は、垂直方向に242
行の水平走査線、水平方向に256個の画素が配列され
ている。撮像セルアレイ12の光入射面には、画素ごと
にこの例では無色(W)、緑(G)、黄(Ye)および
シアン(Gy)のモザイク状分解色フィルタが配設され
ている。
各セル11は、水平行選択ゲ−)14を介して垂直シフ
トレジスタVSRによって水平行が選択され、垂直列選
択ゲート16を介して水平シフトレジスタH8Hによっ
て垂直列が選択される。チップ10の四隅に配置されて
いる電極パッド20には電源VS 、 BD 。
トレジスタVSRによって水平行が選択され、垂直列選
択ゲート16を介して水平シフトレジスタH8Hによっ
て垂直列が選択される。チップ10の四隅に配置されて
いる電極パッド20には電源VS 、 BD 。
H!3.GN、BS、SO2などが供給される。
各セル11への入射光に対応した電流は、画素信号とし
て映像信号線18に分解色ごとに読み出される。これは
、垂直シフトレジスタVSRには駆動クロックφVl、
φv2、および駆動パルスφVinを対応する電極パッ
ド20から入力し、水平シフトレジスタH9Rには駆動
クロックφ旧、φH2、および駆動パルスφ旧nを対応
する電極パッド20から入力することによって行なわれ
る。分解色信号は、対応するパッドW、G、Ye、Cy
から外部回路に出力され1す る。なお、電極パッドHG、HD、VD、VGは、試験
駆動入力端子である。
て映像信号線18に分解色ごとに読み出される。これは
、垂直シフトレジスタVSRには駆動クロックφVl、
φv2、および駆動パルスφVinを対応する電極パッ
ド20から入力し、水平シフトレジスタH9Rには駆動
クロックφ旧、φH2、および駆動パルスφ旧nを対応
する電極パッド20から入力することによって行なわれ
る。分解色信号は、対応するパッドW、G、Ye、Cy
から外部回路に出力され1す る。なお、電極パッドHG、HD、VD、VGは、試験
駆動入力端子である。
これらの垂直シフトレジスタVSRおよび水平シフトレ
ジスタH8Rは、その一部を第2図に示すように、ek
数のレジスタ段Xi、X2.. 、 、で構成されてい
る。各レジスタ段は同一の構成であるので、その初段×
1を図示し、これについて説明する。
ジスタH8Rは、その一部を第2図に示すように、ek
数のレジスタ段Xi、X2.. 、 、で構成されてい
る。各レジスタ段は同一の構成であるので、その初段×
1を図示し、これについて説明する。
電極パッド20のφl、φ2およびφinには、これが
垂直シフトレジスタVSRである場合は駆動クロックφ
Vl、φv2、および駆動パルスφVinがそれぞれ供
給され、水平シフトレジスタH9Rである場合は駆動ク
ロックφ旧、φH2、および駆動パルスφ旧nがそれぞ
れ供給される。これらの駆動クロックφl、φ2.およ
び駆動パルスφinの波形を第3図に示す。たとえばN
TSC標準テレビジョン方式では、垂直シフトレジスタ
VSRの場合、パルスφlまたはφ2の間隔tlは83
.81マイクロ秒、パルスφinの間隔t2は18.B
? ミリ秒であり、水平シフトレジスタH8Rの場合、
間隔tlは140ナノ秒、間隔t2は83.81マイク
ロ秒である。
垂直シフトレジスタVSRである場合は駆動クロックφ
Vl、φv2、および駆動パルスφVinがそれぞれ供
給され、水平シフトレジスタH9Rである場合は駆動ク
ロックφ旧、φH2、および駆動パルスφ旧nがそれぞ
れ供給される。これらの駆動クロックφl、φ2.およ
び駆動パルスφinの波形を第3図に示す。たとえばN
TSC標準テレビジョン方式では、垂直シフトレジスタ
VSRの場合、パルスφlまたはφ2の間隔tlは83
.81マイクロ秒、パルスφinの間隔t2は18.B
? ミリ秒であり、水平シフトレジスタH8Rの場合、
間隔tlは140ナノ秒、間隔t2は83.81マイク
ロ秒である。
2
初段のレジスタ段XIの前には、イニシエータ22が配
置されている。各レジスタ段、たとえばXiは、3つの
スイッチングトランジスタMl、M4.M5と、ブート
ストラップコンデンサM2と、ダイオードM3の5つの
MO9素子が図示のように配置されている。これかられ
かるように、2段で1組を構成している。各組の前段す
なわち奇数段では、トランジスタ旧にクロックφ1.M
2にφ2がそれぞれ供給され、各組の後段すなわち偶数
段では、トランジスタ旧にクロックφ29M2にφ1が
それぞれ供給される。各段の出力L12などは2段前の
トランジスタM4のゲートL13などに帰還されている
。偶数段の出力L22.L42などが選択ゲ−)14ま
たは1Bを駆動する。
置されている。各レジスタ段、たとえばXiは、3つの
スイッチングトランジスタMl、M4.M5と、ブート
ストラップコンデンサM2と、ダイオードM3の5つの
MO9素子が図示のように配置されている。これかられ
かるように、2段で1組を構成している。各組の前段す
なわち奇数段では、トランジスタ旧にクロックφ1.M
2にφ2がそれぞれ供給され、各組の後段すなわち偶数
段では、トランジスタ旧にクロックφ29M2にφ1が
それぞれ供給される。各段の出力L12などは2段前の
トランジスタM4のゲートL13などに帰還されている
。偶数段の出力L22.L42などが選択ゲ−)14ま
たは1Bを駆動する。
第3図のタイミング図を参照して動作を概説する。まず
、駆動パルスφinが高レベルの状態でクロックφlが
高レベルになると、イニシエータ22を通してトランジ
スタM1のゲートLllが高レベルになり、コンデンサ
M2が充電される。そこでクロックφ2が高レベルにな
ると、トランジスタMlを通してコンデンサM2のレベ
ルがクロックφ2の高レベル期間だけ上昇する。したが
って、その蓄積電荷が一部す−ドLllに逃げ、リード
L12のレベルが図示のように同じ期間−上昇する。偶
数段の出力L22.L42などが高レベルになると、こ
れが対応する選択ゲ−)14または16を駆動する。
、駆動パルスφinが高レベルの状態でクロックφlが
高レベルになると、イニシエータ22を通してトランジ
スタM1のゲートLllが高レベルになり、コンデンサ
M2が充電される。そこでクロックφ2が高レベルにな
ると、トランジスタMlを通してコンデンサM2のレベ
ルがクロックφ2の高レベル期間だけ上昇する。したが
って、その蓄積電荷が一部す−ドLllに逃げ、リード
L12のレベルが図示のように同じ期間−上昇する。偶
数段の出力L22.L42などが高レベルになると、こ
れが対応する選択ゲ−)14または16を駆動する。
クロックφ1の次の高レベルでトランジスタM5が導通
し、出力Lllなどがリセットされるとともに、これが
2段前のトランジスタM4に帰還され、その段は初期状
態にリセットされる。
し、出力Lllなどがリセットされるとともに、これが
2段前のトランジスタM4に帰還され、その段は初期状
態にリセットされる。
このようにしてシフトレジスタが駆動され、ゲート14
または16の駆動パルスが順次歩進する。
または16の駆動パルスが順次歩進する。
最終段の次には、各レジスタ段とほぼ同様の構成のター
ミネータが接続されている。
ミネータが接続されている。
ところで第4図は、本発明の実施例において、このよう
なシフトレジスタのチップ10上における構成を概念的
に示す。この図は、後にわかるように、第2図に示すシ
フトレジスタのチップ10−Lにおける配置、構成を概
念的に示す平面図であって、止像読出しの固体撮像デバ
イスと鏡像反転読出しの固体撮像デバイスの両方に共通
の部分を示している。したがって、やはり後にわかるよ
うに、これはあくまで説明を理解しやすくするためであ
って、チップ10の製造T捏上、このような回路パター
ンの段階が必ずしも実在するわけではない。また、第4
図の回路パターンは、正像読出しの固体撮像デバイスお
よび鏡像反転読出しの固体撮像デバイスの双方に共用さ
れるものであるが、説明を簡略にするため、回路要素の
符号に関するかぎり、第2図に使用のものに対応して示
され、しかも正像読出しの固体撮像デバイスの場合のシ
フトレジスタ段の場合を示している。
なシフトレジスタのチップ10上における構成を概念的
に示す。この図は、後にわかるように、第2図に示すシ
フトレジスタのチップ10−Lにおける配置、構成を概
念的に示す平面図であって、止像読出しの固体撮像デバ
イスと鏡像反転読出しの固体撮像デバイスの両方に共通
の部分を示している。したがって、やはり後にわかるよ
うに、これはあくまで説明を理解しやすくするためであ
って、チップ10の製造T捏上、このような回路パター
ンの段階が必ずしも実在するわけではない。また、第4
図の回路パターンは、正像読出しの固体撮像デバイスお
よび鏡像反転読出しの固体撮像デバイスの双方に共用さ
れるものであるが、説明を簡略にするため、回路要素の
符号に関するかぎり、第2図に使用のものに対応して示
され、しかも正像読出しの固体撮像デバイスの場合のシ
フトレジスタ段の場合を示している。
第2図で素子M1〜M5で構成される1つのレジスタ段
は、第4図において、同図の中央の接地線CDの上下に
配置され、上下の2段で1組を構成している。すなわち
、ヒに奇数段が配置され、下には偶数段が配置されてい
る。
は、第4図において、同図の中央の接地線CDの上下に
配置され、上下の2段で1組を構成している。すなわち
、ヒに奇数段が配置され、下には偶数段が配置されてい
る。
各回路素子の一部、およびそれらの相方接続は、半導体
チップ10の表面に3層で形成されている。本実施例で
は、たとえばシリコンなどの半導5 体基板に最も近い層がN十拡散層であり、これは同図で
細い実線で示されている。その−Lに酸化シリコンなど
の絶縁層を介して多結晶シリコンの層が形成され、これ
は点線で示されている。さらにそのLには、やはり絶縁
層を介して金属蒸着層が形成され、これは太い実線で示
されている。これらの各層の異なるレベル間の相互接続
点は、同図では白ぬきの丸印で示されている。
チップ10の表面に3層で形成されている。本実施例で
は、たとえばシリコンなどの半導5 体基板に最も近い層がN十拡散層であり、これは同図で
細い実線で示されている。その−Lに酸化シリコンなど
の絶縁層を介して多結晶シリコンの層が形成され、これ
は点線で示されている。さらにそのLには、やはり絶縁
層を介して金属蒸着層が形成され、これは太い実線で示
されている。これらの各層の異なるレベル間の相互接続
点は、同図では白ぬきの丸印で示されている。
より詳細に製造T程順に説明すると、まず、半導体基板
の主表面に1拡散層が形成され、各素子M1〜M5とそ
れらの相W接続、たとえばL12などの一部や、選択ゲ
ート14または16への出力L22などの一部が細実線
のように形成される。また、シフトレジスタの両端には
、イニシエータ22とターミネータ24がそれぞれ1対
ずつ配設される。
の主表面に1拡散層が形成され、各素子M1〜M5とそ
れらの相W接続、たとえばL12などの一部や、選択ゲ
ート14または16への出力L22などの一部が細実線
のように形成される。また、シフトレジスタの両端には
、イニシエータ22とターミネータ24がそれぞれ1対
ずつ配設される。
次にその上に絶縁層が形成され、点線で示すような回路
パターンで多結晶層が形成される。つまり、各素子のゲ
−1・に対応する部分の接続Lllなどが形成される。
パターンで多結晶層が形成される。つまり、各素子のゲ
−1・に対応する部分の接続Lllなどが形成される。
その上に第2の絶縁層が形成される。この工程までは、
正像読出しの固体撮像ゾロ バイスと鏡像反転読出しの固体撮像デバイスの両方の場
合に共通である。すなわち、両者に共通のマスクパター
ンが用意され、製造工程に差はない。
正像読出しの固体撮像ゾロ バイスと鏡像反転読出しの固体撮像デバイスの両方の場
合に共通である。すなわち、両者に共通のマスクパター
ンが用意され、製造工程に差はない。
次に、その上に金属蒸着層を形成するが、これは正像読
出しの固体撮像デバイスと鏡像反転読出しの固体撮像デ
バイスではマスクパターンが多少相違する。両者に共通
の部分は第4図に太い実線で示されている。これらは、
接地線GD、クロック線φ1.φ2.接続線L12など
の残りの部分等である。また、正像読出しの固体撮像デ
バイスの場合、それに固有の部分は第5図に太い一点鎖
線で示され、同様にして、鏡像反転読出しの固体撮像デ
バイスの場合、それに固有の部分は第6図に太い一点鎖
線で示されている。しかしここで注意すべき点は、説明
の便宜−Fそのように示したにすぎず、実際に太線は、
実線も一点鎖線も単一の工程で単一のマスクパターンに
よって金属蒸着にて形成してよいことである。
出しの固体撮像デバイスと鏡像反転読出しの固体撮像デ
バイスではマスクパターンが多少相違する。両者に共通
の部分は第4図に太い実線で示されている。これらは、
接地線GD、クロック線φ1.φ2.接続線L12など
の残りの部分等である。また、正像読出しの固体撮像デ
バイスの場合、それに固有の部分は第5図に太い一点鎖
線で示され、同様にして、鏡像反転読出しの固体撮像デ
バイスの場合、それに固有の部分は第6図に太い一点鎖
線で示されている。しかしここで注意すべき点は、説明
の便宜−Fそのように示したにすぎず、実際に太線は、
実線も一点鎖線も単一の工程で単一のマスクパターンに
よって金属蒸着にて形成してよいことである。
第5図を参照すると、正方向Fに歩進する正像読出しの
固体撮像デバイスの場合、接続点26にパルス人力φi
nの接続!!28が形成され、左側のイニシエータ22
から初段、すなわち最左上段の入力への接続線Lllが
形成されるように金属蒸着パターンが構成されている。
固体撮像デバイスの場合、接続点26にパルス人力φi
nの接続!!28が形成され、左側のイニシエータ22
から初段、すなわち最左上段の入力への接続線Lllが
形成されるように金属蒸着パターンが構成されている。
この場合、右側のイニシエータ22に接続回路は形成さ
れない。
れない。
この金属蒸着1稈ではまた、各段において、2段前のレ
ジスタ段への帰還路L23.L32などの残りの部分、
および偶数段から次の組の奇数段への入力L31などの
残りの部分も形成される。したがって接続線Lll、L
21などは、これと交差接触しないように多結晶層で形
成されている。このようにして、矢印Fの方向に上下の
段が順次駆動されて歩進するように、金属蒸着パターン
が形成される。
ジスタ段への帰還路L23.L32などの残りの部分、
および偶数段から次の組の奇数段への入力L31などの
残りの部分も形成される。したがって接続線Lll、L
21などは、これと交差接触しないように多結晶層で形
成されている。このようにして、矢印Fの方向に上下の
段が順次駆動されて歩進するように、金属蒸着パターン
が形成される。
最終、すなわち最左の1組の段からは、図示のように右
側のターミネータ24への接続29,30,32゜34
がこの金属蒸着で形成される。この場合、左側のターミ
ネータ24には接続線が形成されない。なお、第4図以
降の図では、レジスタ段が3組しか図示されていないが
、これは説明を簡略にするために単純化して図示したも
のであって、実際には水平走査行または画素の数に対応
する組数の段が用意されることは言うまでもない。
側のターミネータ24への接続29,30,32゜34
がこの金属蒸着で形成される。この場合、左側のターミ
ネータ24には接続線が形成されない。なお、第4図以
降の図では、レジスタ段が3組しか図示されていないが
、これは説明を簡略にするために単純化して図示したも
のであって、実際には水平走査行または画素の数に対応
する組数の段が用意されることは言うまでもない。
鏡像反転読出しの固体撮像デバイスの場合は第6図のよ
うになる。第6図を参照すると、逆方向Bに歩進する鏡
像反転読出しの固体撮像デバイスの場合、接続点36に
パルス入力φinの接続線38が形成され、右側のイニ
シエータ22から初段、すなわち最左上段の入力への接
続線Lllが形成されるように金属蒸着パターンが構成
されている。この場合、左側のイニシエータ22に接続
回路は形成されない。
うになる。第6図を参照すると、逆方向Bに歩進する鏡
像反転読出しの固体撮像デバイスの場合、接続点36に
パルス入力φinの接続線38が形成され、右側のイニ
シエータ22から初段、すなわち最左上段の入力への接
続線Lllが形成されるように金属蒸着パターンが構成
されている。この場合、左側のイニシエータ22に接続
回路は形成されない。
この金属蒸着工程ではまた、各段において、2段前のレ
ジスタ段への帰還路L23 、L32などなどの残りの
部分、および偶数段から次の組の奇数段への入力L31
などの残りの部分も形成される。これは、多結晶層で形
成されている接続線Lll、L21などとは交差接触し
ない。このようにして、矢印Bの方向に上下の段が順次
駆動されて歩進するよう9 に、金属蒸着パターンが形成される。
ジスタ段への帰還路L23 、L32などなどの残りの
部分、および偶数段から次の組の奇数段への入力L31
などの残りの部分も形成される。これは、多結晶層で形
成されている接続線Lll、L21などとは交差接触し
ない。このようにして、矢印Bの方向に上下の段が順次
駆動されて歩進するよう9 に、金属蒸着パターンが形成される。
最終、すなわち最左の1組の段からは、図示のように左
側のターミネータ24への接続39,40.42゜44
がこの金属蒸着で形成される。この場合、左側のターミ
ネータ24には接続線が形成されない。
側のターミネータ24への接続39,40.42゜44
がこの金属蒸着で形成される。この場合、左側のターミ
ネータ24には接続線が形成されない。
こうして、最上層の金属蒸着層の布線パターンのみを正
像読出しの固体撮像デバイスと鏡像反転読出しの固体撮
像デバイスとで相違させ、それぞれに固有の回路パター
ンを形成し、他の製造工程およびマスクパターンは共通
とすることによって、従来より少ない製造工数と少ない
種類のマスクパターンで両方の撮像デバイスを製造する
ことができる。
像読出しの固体撮像デバイスと鏡像反転読出しの固体撮
像デバイスとで相違させ、それぞれに固有の回路パター
ンを形成し、他の製造工程およびマスクパターンは共通
とすることによって、従来より少ない製造工数と少ない
種類のマスクパターンで両方の撮像デバイスを製造する
ことができる。
第7図ないし第9図は、本発明の他の実施例を示し、第
4図ないし第6図の実施例と同様の要素は同じ参照符号
にて示され、相違点を詳細に説明する。
4図ないし第6図の実施例と同様の要素は同じ参照符号
にて示され、相違点を詳細に説明する。
この実施例における基本的な思想は、前述の実施例を同
じく金属蒸着回路パターンのみを正像読出しの固体撮像
デバイスの場合と鏡像反転読出し0 の固体撮像デバイスの場合とで変えることであるが、シ
フトレジスタの歩進方向の違いを主として電極パ・ンド
の結線によって達成している。
じく金属蒸着回路パターンのみを正像読出しの固体撮像
デバイスの場合と鏡像反転読出し0 の固体撮像デバイスの場合とで変えることであるが、シ
フトレジスタの歩進方向の違いを主として電極パ・ンド
の結線によって達成している。
第7図を参照すると、第4図と相違する点は、各段への
入力Lll、L21.L31などの結線の金属層にて形
成される部分の位置が異なることである。たとえば、第
7図において、接続1iL31の垂直部分の一部が金属
層で構成され、水平部分の一部が多結晶層で構成される
。各段の出力L32などが2段前の入力L13などに帰
還される帰還路は多結晶層にて形成される。
入力Lll、L21.L31などの結線の金属層にて形
成される部分の位置が異なることである。たとえば、第
7図において、接続1iL31の垂直部分の一部が金属
層で構成され、水平部分の一部が多結晶層で構成される
。各段の出力L32などが2段前の入力L13などに帰
還される帰還路は多結晶層にて形成される。
符号50で示される接続部は、第10A図に金属層蒸着
前の状態を示すように、拡散層52と2つの多結晶層5
4.58が半導体基板−ヒに形成され、それらを金属蒸
着層に接続するための電極パッド58がそれらから最上
部の絶縁層に露出している。これらのパッド58は、第
10B図に示すように、金属層が蒸着されると、そのマ
スクパターンによって選択的に結合部80によって接続
される。勿論、これら3つのパッド58をすべて接続し
てもよいし、2つを接続してもよいし、全く接続しなく
てもよい。
前の状態を示すように、拡散層52と2つの多結晶層5
4.58が半導体基板−ヒに形成され、それらを金属蒸
着層に接続するための電極パッド58がそれらから最上
部の絶縁層に露出している。これらのパッド58は、第
10B図に示すように、金属層が蒸着されると、そのマ
スクパターンによって選択的に結合部80によって接続
される。勿論、これら3つのパッド58をすべて接続し
てもよいし、2つを接続してもよいし、全く接続しなく
てもよい。
前の実施例と同様に、金属層の形成に先立って拡散層お
よび多結晶層が形成される。次に、正像読出しの固体撮
像デバイスの場合と鏡像反転読出しの固体撮像デバイス
の場合に応じて異なった金属蒸着層のマスクによって金
属蒸着層の回路パターンが形成される。
よび多結晶層が形成される。次に、正像読出しの固体撮
像デバイスの場合と鏡像反転読出しの固体撮像デバイス
の場合に応じて異なった金属蒸着層のマスクによって金
属蒸着層の回路パターンが形成される。
正像読出しの固体撮像デバイスの場合は、第8図に示す
ように、金属蒸着工程において左側のイニシエータ22
と右側のターミネータ24とに結線され、接続部50の
すべてのパッド58が結合部60によって結合される。
ように、金属蒸着工程において左側のイニシエータ22
と右側のターミネータ24とに結線され、接続部50の
すべてのパッド58が結合部60によって結合される。
また、前述したように、たとえば接続線L31などの垂
直部分の一部がこのとき金属層で形成される。他の接続
は$5図の実施例と同様である。これによって、矢印F
で示す正方向のレジスタ段歩進が可能なシフトレジスタ
が完成する。
直部分の一部がこのとき金属層で形成される。他の接続
は$5図の実施例と同様である。これによって、矢印F
で示す正方向のレジスタ段歩進が可能なシフトレジスタ
が完成する。
鏡像反転読出しの固体撮像デバイスの場合は、第9図に
示すように、金属蒸着工程において右側のイニシエータ
22と左側のターミネータ24とに結線され、接続部5
Oのパッド58が結合部60によって選択的に結線され
る。またこのとき、たとえば接続線L31などの垂直部
分および水平部分の一部が金属層で形成され、次段への
出力線を構成する。
示すように、金属蒸着工程において右側のイニシエータ
22と左側のターミネータ24とに結線され、接続部5
Oのパッド58が結合部60によって選択的に結線され
る。またこのとき、たとえば接続線L31などの垂直部
分および水平部分の一部が金属層で形成され、次段への
出力線を構成する。
他の接続は第6図の実施例と同様である。これによって
、矢印Bで示す逆方向のレジスタ段歩進が可能なシフト
レジスタが完成する。
、矢印Bで示す逆方向のレジスタ段歩進が可能なシフト
レジスタが完成する。
要約すると、本発明によれば、シフトレジスタのイニシ
ェークおよびターミネータへの接続、ならびに各レジス
タ段の人出力およびリセット線などの各レジスタ股間の
相互の接続を除いた回路は、正像読出しの固体撮像デバ
イスと鏡像反転読出しの固体撮像デバイスの双方に共通
の製造工程で形成し、最終工程または実質的にそれに近
い工程で残りの接続を正像読出しの固体撮像デバイスと
鏡像反転読出しの固体撮像デバイスの場合に応じて形成
している。
ェークおよびターミネータへの接続、ならびに各レジス
タ段の人出力およびリセット線などの各レジスタ股間の
相互の接続を除いた回路は、正像読出しの固体撮像デバ
イスと鏡像反転読出しの固体撮像デバイスの双方に共通
の製造工程で形成し、最終工程または実質的にそれに近
い工程で残りの接続を正像読出しの固体撮像デバイスと
鏡像反転読出しの固体撮像デバイスの場合に応じて形成
している。
−1
3
本発明はこのように、正像読出しの固体撮像デバイスと
鏡像反転読出しの固体撮像デバイスの製造に際して、最
終工程または実質的にそれに近い工程において形成され
る撮像セル選択用のシフトレジスタの回路結線を正像読
出しの固体撮像デバイスと鏡像反転読出しの固体撮像デ
バイスの場合に応じて変え、それ以前の工程では両者の
場合とも共通の製造工程によって回路を形成している。
鏡像反転読出しの固体撮像デバイスの製造に際して、最
終工程または実質的にそれに近い工程において形成され
る撮像セル選択用のシフトレジスタの回路結線を正像読
出しの固体撮像デバイスと鏡像反転読出しの固体撮像デ
バイスの場合に応じて変え、それ以前の工程では両者の
場合とも共通の製造工程によって回路を形成している。
これによって、簡略な製造工程で正像読出しの固体撮像
デバイスおよび鏡像反転読出しの固体撮像デバイスの両
方を製造することができる。
デバイスおよび鏡像反転読出しの固体撮像デバイスの両
方を製造することができる。
第1図は、いわゆるMOS型の2次元固体撮像デバイス
のチップにおける回路パターン配列を概念的に示す平面
図、 第2図は、第1図に示す撮像デバイスにおける垂直シフ
トレジスタおよび水平シフトレジスタの回路構成の一部
を示す回路図、 第3図は第2図の回路の動作を説明するための4 タイミング図、 第4図は、第2図に示すシフトレジスタを本発明の実施
例に従って構成した場合のチップ上における配置、構成
を概念的に示す平面図であって、正像読出しの固体撮像
デバイスと鏡像反転読出しの固体撮像デバイスの両方に
共通の部分を示す図、 第5図は、第4図の実施例によって回路として最終的に
完成した正像読出しの固体撮像デバイスにおけるシフト
レジスタの配置、構成を示す図、 第6図は、第4図の実施例における鏡像反転読出しの固
体撮像デバイスの場合の配置、構成を示す第5図と同様
の図、 第7図ないし第9図は、本発明の他の実施例を第4図な
いし第6図に対応して示す図、第10A図および第10
B図は第7図の実施例における接続部を示す平面図であ
り、第10A図は金属層蒸着前の状態を、第10B図は
金属層蒸着後の状態をそれぞれ示す。 ° ノの のプ 10、、、半導体チップ 12、、、撮像セルアレイ 14.18. 、撮像セル選択ゲート 20.58. 、電極パッド 22、、、イニシエータ 24、、、ターミネ〜り 29.30. 、接続線 5Q、、、接続部 52、、、拡散層 54.5E1. 、多結晶層 eo、、、結合部 H3P、、、水平シフトレジスタ Lll、、、接続線 に卜15 、 MO9素子 VSR,、、垂直シフトレジスタ Xt、、 、レジスタ段 6
のチップにおける回路パターン配列を概念的に示す平面
図、 第2図は、第1図に示す撮像デバイスにおける垂直シフ
トレジスタおよび水平シフトレジスタの回路構成の一部
を示す回路図、 第3図は第2図の回路の動作を説明するための4 タイミング図、 第4図は、第2図に示すシフトレジスタを本発明の実施
例に従って構成した場合のチップ上における配置、構成
を概念的に示す平面図であって、正像読出しの固体撮像
デバイスと鏡像反転読出しの固体撮像デバイスの両方に
共通の部分を示す図、 第5図は、第4図の実施例によって回路として最終的に
完成した正像読出しの固体撮像デバイスにおけるシフト
レジスタの配置、構成を示す図、 第6図は、第4図の実施例における鏡像反転読出しの固
体撮像デバイスの場合の配置、構成を示す第5図と同様
の図、 第7図ないし第9図は、本発明の他の実施例を第4図な
いし第6図に対応して示す図、第10A図および第10
B図は第7図の実施例における接続部を示す平面図であ
り、第10A図は金属層蒸着前の状態を、第10B図は
金属層蒸着後の状態をそれぞれ示す。 ° ノの のプ 10、、、半導体チップ 12、、、撮像セルアレイ 14.18. 、撮像セル選択ゲート 20.58. 、電極パッド 22、、、イニシエータ 24、、、ターミネ〜り 29.30. 、接続線 5Q、、、接続部 52、、、拡散層 54.5E1. 、多結晶層 eo、、、結合部 H3P、、、水平シフトレジスタ Lll、、、接続線 に卜15 、 MO9素子 VSR,、、垂直シフトレジスタ Xt、、 、レジスタ段 6
Claims (1)
- 【特許請求の範囲】 1、半導体の構体と、 該構体上に形成され、複数の撮像セルを有する撮像セル
配列と、 該構体上に形成され、該撮像セル配列の複数の撮像セル
を選択的に駆動して画素信号を出力させるためのシフト
レジスタ手段とを含む固体撮像デバイスにおいて、 前記シフトレジスタ手段は、 前記撮像セル配列に対応した複数のレジスタ段と、 該複数のレジスタ段の両端にそれぞれ1組ずつ配置され
た2組のイニシエータ回路およびターミネータ回路とを
含み、 該複数のレジスタ段の間の相互の接続、ならびに該2組
のイニシエータ回路およびターミネータ回路と該複数の
レジスタ段の初段および終段との選択的接続は、該シフ
トレジスタ手段の歩進の方向に応じて、前記構体の上に
後に形成されることを特徴とする固体撮像デバイス。 2、特許請求の範囲第1項記載の固体撮像デバイスにお
いて、 前記撮像セル配列は、複数の撮像セルが水平行および垂
直列に配列された2次元配列であり、前記シフトレジス
タ手段は、該2次元配列の水平行を選択的に駆動する水
平シフトレジスタと。 該2次元配列の垂直列を選択的に駆動する垂直シフトレ
ジスタとを含み、 該水平シフトレジスタおよび垂直シフトレジスタの少な
くとも一方について、前記複数のレジスタ段の間の相互
の接続、ならびに前記2組のイニシエータ回路およびタ
ーミネータ回路と該複数のレジスタ段の初段および終段
との選択的接続が、該少なくとも一方のシフトレジスタ
の歩進の方向に応じて、前記構体の卜に後に形成される
ことを特徴とする固体撮像デバイス。 3、複数の撮像セルを有する撮像セル配列と、該撮像セ
ル配列の複数の撮像セルを選択的に駆動して画素信号を
出力させるためのシフトレジスタ手段とが半導体の構体
−1−に形成される固体撮像デバイスの製造方法におい
て、該方法は、 半導体の基板を用意する第1の工程と、該基板の上に、
前記撮像セル配列、前記シフI・レジスタ手段を構成す
る複数のレジスタ段、ならびに該複数のレジスタ段の両
端にそれぞれ1組ずつ配置される2組のイニシエータ回
路およびターミネータ回路を形成する第2の工程と、第
2の工程によって形成された構体の卜に、該複数のレジ
スタ段の間の相互の接続、ならびに該2組のイニシエー
タ回路およびターミネータ回路と該複数のレジスタ段の
初段および終段との選択的接続を該シフトレジスタ手段
の歩進の方向に応じて形成する第3の工程とを含むこと
を特徴とする固体撮像デ/へイスの製造方法。 4、特許請求の範囲第3項記載の方法において、 前記撮像セル配列は、複数の撮像セルが水平行および垂
直列に配列された2次元配列であり、前記シフトレジス
タ手段は、該2次元配列の水平行を選択的に駆動する水
平シフトレジスタと、 該2次元配列の垂直列を選択的に駆動する垂直シフトレ
ジスタとを含み、 第3の工程は、該水平シフトレジスタおよび垂直シフト
レジスタの少なくとも一方について行なわれることを特
徴とする製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58242186A JPS60134675A (ja) | 1983-12-23 | 1983-12-23 | 固体撮像デバイスおよびその製造方法 |
US06/683,610 US4644404A (en) | 1983-12-23 | 1984-12-19 | Solid-state image pickup device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58242186A JPS60134675A (ja) | 1983-12-23 | 1983-12-23 | 固体撮像デバイスおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60134675A true JPS60134675A (ja) | 1985-07-17 |
Family
ID=17085583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58242186A Pending JPS60134675A (ja) | 1983-12-23 | 1983-12-23 | 固体撮像デバイスおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4644404A (ja) |
JP (1) | JPS60134675A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5282234A (en) * | 1990-05-18 | 1994-01-25 | Fuji Photo Film Co., Ltd. | Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices |
JPH05316438A (ja) * | 1992-05-11 | 1993-11-26 | Sony Corp | 固体撮像装置 |
JP3300479B2 (ja) * | 1993-07-19 | 2002-07-08 | 浜松ホトニクス株式会社 | 半導体デバイス検査システム |
US6002792A (en) * | 1993-11-16 | 1999-12-14 | Hamamatsu Photonics Kk | Semiconductor device inspection system |
JP3478612B2 (ja) * | 1993-11-16 | 2003-12-15 | 浜松ホトニクス株式会社 | 半導体デバイス検査システム |
DE60336291D1 (de) * | 2002-11-13 | 2011-04-21 | Canon Kk | Bildaufnahmevorrichtung, Strahlungsbildaufnahmevorrichtung und Strahlungsbildaufnahmesystem |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4400734A (en) * | 1981-10-28 | 1983-08-23 | Eastman Kodak Company | Column defect compensating apparatus for CCD image sensor |
-
1983
- 1983-12-23 JP JP58242186A patent/JPS60134675A/ja active Pending
-
1984
- 1984-12-19 US US06/683,610 patent/US4644404A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4644404A (en) | 1987-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1206126B1 (en) | Image pickup apparatus | |
US4658287A (en) | MOS imaging device with monochrome-color compatibility and signal readout versatility | |
US4336556A (en) | Solid-state image pick-up device | |
US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
JPH10136391A (ja) | 固体撮像装置 | |
US4878121A (en) | Image sensor array for still camera imaging with multiplexer for separating interlaced fields | |
CA1199400A (en) | Solid-state imaging device | |
US5280186A (en) | CCD image sensor with four phase clocking mechanism | |
JPS60134675A (ja) | 固体撮像デバイスおよびその製造方法 | |
US4577232A (en) | Line addressed charge coupled imager | |
JP3089507B2 (ja) | 固体撮像素子および信号電荷転送方法 | |
US4870494A (en) | Solid state image pickup device having a different signal charge transfer speeds for photographic operations and for preliminary photometric operations, and method of providing the same | |
JPS5838026B2 (ja) | 色彩信号発生装置 | |
JPH0533594B2 (ja) | ||
JPH11331491A (ja) | 固体撮像装置 | |
JP2659712B2 (ja) | 電荷転送装置 | |
JPH04369268A (ja) | Ccd固体撮像素子 | |
JPH0433143B2 (ja) | ||
JP2699895B2 (ja) | イメージセンサの駆動方法 | |
JP3367852B2 (ja) | 固体撮像装置 | |
JPH03153193A (ja) | 固体撮像装置 | |
JPS61198981A (ja) | 撮像装置 | |
JPH01202859A (ja) | 固体撮像素子 | |
JPS5834996B2 (ja) | カラ−コタイサツゾウソウチ | |
JP2940802B2 (ja) | 固体撮像素子及びその駆動方法 |