JPS6013357B2 - television signal generator - Google Patents

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明はテレビジョン画像を形成するためのテレビジョ
ン信号を発生する信号発生器に関するもので、テレビジ
ョン画像中の文字、数字、記号、人物像等のパターン信
号に基いて、陰影付きパターン信号、輪郭付きパターン
信号、縁付きパターン信号中抜きパターン信号等のパタ
ーン信号を発生するようにしたテレビジョン信号発生器
に用も、て最適なものである。 テレビジョンによる通信方式は視覚によるコミュニケー
ション手段として有効なものであるが、そのためには文
字、数字、記号等によって表わされた情報が明確に視聴
者に伝えられねばならない。 しかしながら、これらの文字、数字、記号等をテレビジ
ョン画面に表示する時、バックグラウンド！こ対比して
常にコントラストの良い画像が生ずるとは限らない。こ
のため画面の明るさが時々刻々変化すれば、それに応じ
て文字等の明るさ、色合い及び画面上の位置等を調整す
る必要が生ずるが、これは非常に煩雑な操作を必要とし
、また人為的に制御することは困難である。上詫間題の
有効な解決手段として、表示すべき文字、数字等に輪郭
をつけてコントラストの良好な表示を行なうことが考察
される。 また表示されるパターンに上下左右方向或は斜方向の陰
影等をつけてパターンに厚みを持たせて、視覚効果を上
げるとも考えられる。従来、上述の輪郭又は陰影をパタ
ーンにつける方法としては、手書きの文字に輪郭あるい
は陰影等を書き加えてＴＶカメラで撮影する方法、ある
いは表示すべき文字を二台のＴＶカメラで二重撮りして
双方の位相をずらして互に明度又は色調の異なる合成画
面を作る方法等が行なわれていた。 しかしながら手書きによる方法は、多大の時間、労力を
必要とし、またＴＶカメラの二重綴りによる方法は一方
向のみの陰影しか生じさせることができず、このために
文字の輪郭としては不十分なものであった。また上述の
方法では、電気的に文字信号等を発生する文字信号発生
器、パターン信号発生器等によって必要な情報を表示す
る場合には、表示された文字に輪郭又は陰影をつけるこ
とは困難であった。パターン画像に緑どり（輪郭）や陰
影を付加する所謂縁どりスーパーインポーズ装置が既に
開発されている（放送技術Ｖｏｌ．２７、Ｎｏ．４ １
９７４）。 この装置によれば緑どりや陰影が付いた明瞭なスーパー
インポーズ文字が画面に表示されるが、得られる縁どり
等の形状が限られていて、文字や図形及びこれらが表示
される画面の背影に合わせた任意の形状の緑どりや陰影
が得られない問題があった。本発明は上述の問題点に鑑
みて発明されたものであって、テレビジョンカメラによ
って得られた文字、数字、記号あるいは人物像等のパタ
ーン画像又はパターン信号発生器等によって電気的に作
り出されたパターン画像に、任意な形状の陰影部分、輪
郭部分、緑部分等の少くとも１つを付加することを比較
的簡単な操作で可能ならしめたものである。 以下本発明の実施例を図面に基いて説明する。 まず本発明の第１の実施例を第１図〜第１１図に付き説
明する。第１図は本発明によるテレビジョン信号発生器
の第１の実施例の全体を示すブロック回路図であって、
このテレビジョン信号発生器は、垂直方向遅延回路１、
水平方向遅延回路２、斜方向遅延回路３、選択スイッチ
回路４、選択パターンメモリー回路５、アドレス信号形
成回路４０、ェフェクトァンプ６、波形整形回路７、加
算回路８、選択ゲート回路９等から構成されている。第
１図において示されるテレビジョン信号発生器には、パ
ターン信号が波形整形回路７を介して垂直方向遅延回路
１に供給されている。 このパターン信号は、例えばテレビジョンカメラで撮ら
れたモノクロームの文字、数字、記号、人物像等のパタ
ーン画像か、あるいは文字、数字、記号等のパターン画
像を電気的に発生するパターン信号発生器かち得られる
パターン信号であってよい。このようなパターン信号発
生器は、例えばテロップ、時刻表示、受像機調整用のテ
ストパターンあるいはその他のデータ。ディスプレレィ
装置等の信号源として用いられるものである。以下上記
のようなパターン信号を原パターン信号と称する。第２
図に明示するように、垂直方向遅延回路１は互いに直列
に接続された２４個の垂直遅延回路Ｙ十，．〜ＹThe present invention relates to a signal generator that generates a television signal for forming a television image.The present invention relates to a signal generator that generates a television signal for forming a television image. It is also suitable for use in a television signal generator that generates pattern signals such as contoured pattern signals, bordered pattern signals, and hollow pattern signals. Television communication systems are effective as a means of visual communication, but for this purpose, information represented by letters, numbers, symbols, etc. must be clearly conveyed to viewers. However, when displaying these letters, numbers, symbols, etc. on the television screen, background! In contrast, images with good contrast are not always produced. For this reason, if the brightness of the screen changes from moment to moment, it becomes necessary to adjust the brightness, color tone, and position of characters on the screen accordingly, but this requires extremely complicated operations and requires manual intervention. It is difficult to control the As an effective solution to the above problem, it is considered that characters, numbers, etc. to be displayed are given outlines to display them with good contrast. It is also conceivable that the displayed pattern may be provided with shading in the vertical, horizontal, or diagonal directions to make the pattern thicker, thereby increasing the visual effect. Conventionally, the above-mentioned methods of adding outlines or shading to patterns include adding outlines or shading to handwritten characters and photographing them with a TV camera, or double-capturing the characters to be displayed with two TV cameras. A method has been used to create a composite screen with different brightness or color tone by shifting the phases of the two. However, the handwriting method requires a lot of time and effort, and the double spelling method using a TV camera can only produce shading in one direction, which makes the outline of the characters insufficient. Met. Furthermore, with the above method, when displaying necessary information using a character signal generator, pattern signal generator, etc. that electrically generates character signals, it is difficult to add outlines or shading to the displayed characters. there were. A so-called edge superimposing device that adds greenery (contours) and shading to a pattern image has already been developed (Broadcasting Technology Vol. 27, No. 4 1)
974). With this device, clear superimposed characters with greenery and shading are displayed on the screen, but the shapes such as borders that can be obtained are limited, and the background of the characters and figures and the screen on which they are displayed is limited. There was a problem in that it was not possible to obtain greenery or shading of an arbitrary shape according to the image. The present invention was invented in view of the above-mentioned problems, and it uses pattern images such as letters, numbers, symbols, or human images obtained by a television camera or electrically generated by a pattern signal generator or the like. This makes it possible to add at least one of a shaded part, an outline part, a green part, etc. of an arbitrary shape to a pattern image with a relatively simple operation. Embodiments of the present invention will be described below based on the drawings. First, a first embodiment of the present invention will be described with reference to FIGS. 1 to 11. FIG. 1 is a block circuit diagram showing the entire first embodiment of a television signal generator according to the present invention,
This television signal generator includes a vertical delay circuit 1,
It is composed of a horizontal delay circuit 2, a diagonal delay circuit 3, a selection switch circuit 4, a selection pattern memory circuit 5, an address signal formation circuit 40, an effect amplifier 6, a waveform shaping circuit 7, an addition circuit 8, a selection gate circuit 9, etc. There is. In the television signal generator shown in FIG. 1, a pattern signal is supplied to a vertical delay circuit 1 via a waveform shaping circuit 7. This pattern signal may be a monochrome pattern image of letters, numbers, symbols, human figures, etc. taken by a television camera, or a pattern signal generator that electrically generates pattern images of letters, numbers, symbols, etc. It may be a pattern signal obtained. Such pattern signal generators can be used, for example, to generate tickers, time displays, test patterns for adjusting receivers, or other data. It is used as a signal source for display devices, etc. Hereinafter, the above pattern signal will be referred to as an original pattern signal. Second
As clearly shown in the figure, the vertical delay circuit 1 includes 24 vertical delay circuits Y1, . ~Y

【，２
から構成されている。また水平方向遅延回路２は個々の
独立した２５個の水平遅延回路ＸＨ２〜Ｘ‐，２から構
成されている。垂直方向遅延回路１は「そこに供給され
る原パタ−ン信号をテレビジョン画面の垂直方向に順次
遅延させて複数の走査線上に夫々パターン信号を形成す
るためのものである。水平方向遅延回路２は、上記の垂
直方向に遅延された信号の夫々をテレビジョン画面の水
平方向に遅延させるためのものである。波形整形回路７
の出力信号は上記垂直遅延回路Ｙ川に供給されると共に
水平遅延回路Ｘ＋，２にも供給される。 また上記垂直方向遅延回路１を構成している直列接続さ
れた垂直遅延回路Ｙ川〜Ｙ‐．２の個々の出力信号は、
水平方向遅延回路２を構成している個々の水平遅延回路
Ｘ十，．〜Ｘ‐，２に夫々供給される。これらの水平遅
延回路Ｘ十，２〜Ｘ‐，２の夫々は第２図に示すように
互いに直列接続された２４個の遅延回路ｘ−，．〜ｘ十
，２から成っている。水平方向遅延回路２の水平遅延回
路Ｘ＋，２〜Ｘ−，２の夫々を構成している直列遅延回
路ｘ‐，．〜ｘ＋．２の各出力信号は、選択ゲ−ト回路
９に供給される。この選択ゲート回路９は、上記垂直遅
延回路Ｙ十，．〜Ｙ‐，２のと、それに対応した水平遅
延回路Ｘ＋，２〜Ｘ‐，２を構成している直列遅延回路
ｘ−，．〜ｘ＋，２の総てとに夫々対応した６２３固の
ゲート回路から構成されていて、このゲート回路は、選
択スイッチ回路４又は選択パターンメモリー回路５によ
って選択される。従って選択スイッチ回路４及び選択ゲ
ート回路９は、上記のようにして垂直方向及び水平方向
に遅延して得られた複数個のパターン信号から適当なも
のを選択する。換言すると「垂直遅延回路Ｙ＋，．〜Ｙ
‐，２と、水平遅延回路Ｘ＋，２〜Ｘ‐，２の夫々を構
成している遅延回路ｘ‐，．〜ｘ＋，２との任意の組合
せを選択し得る様に構成されている。なお選択パターン
メモリー回路５は、上記の選択スイッチ回路４のスイッ
チ操作をＲＯＭ等に記憶させて、選択スイッチ回路４の
代物こ使用するものである。この選択パターンメモリー
回路５は、その選択パターンの切換スイッチ１２，１３
，１４、及びクロックアドレス端子Ｃ，〜Ｃｍ及びライ
ンアドレス端子Ｌ，〜Ｌｎを具備している。これらのア
ドレス端子にはクロックアドレス信号及びラインアドレ
ス信号が、アドレス信号形成回路４０から供給されて、
選択パターンメモリー回路５の出力信号がアドレス信号
に基いて時間的に変化するように構成されている。選択
ゲート回路９の各出力端子は加算回路８の入力端子に接
続されている。 加算回路８は、上記のようにして垂直方向及び水平方向
に遅延された複数のパターン信号の中から適当な１つ又
は複数のものを選択して得られた信号を必要に応じて加
算して、任意の形状の重畳パターン領域をテレビジョン
画面に形成する重畳パターン信号を作るためのものであ
る。そして加算回路８の出力信号は、ェフェクト・アン
プ６に供給される。一方、第１図に示されるように、原
パターン信号は、斜方向遅延回路３に供給される。 斜方向遅延回路３は、原パターン信号をテレビジョン画
面の斜方向に所定間隔遅延させて、上言己のようにして
形成された重畳パターン領域の中央部に原パターン信号
を移動させるためのものである。斜方向遅延回路３の出
力信号は、同様にェフェクト・アンプ６に供給される。
ェフェクト・アンプ６は、上記重畳パターン信号から遅
延された原パターン信号或は原パターン信号そのものを
差し引いて、原パターン画像の陰影部分を表わす陰影信
号を形成し、さらにこの陰影信号によって作られる陰影
部分と、遅延された原パターン信号によって作られるパ
ターン画像とに夫々任意の色を付加し、更に映像信号と
これらの信号とを合成するためのものである。なお映像
信号とは、例えば、テレビジョンカメラによって撮影さ
れた風景或は人物像等のテレビジョン画像を形成するた
めの信号であってよく、また無地のバックグラウンド信
号であってよい。．第２図は、第１図の垂直方向遅延回
路１と、水平方向遅延回路２を構成する水平遅延回路Ｘ
十，２〜Ｘ‐，２のうちの１つＸ十，ｏと、水平遅延回
路Ｘ＋，ｏを構成している直列遅延回路ｘ‐，２〜ｘ十
，２の夫々に対応した選択ゲート回路９の一部９１とを
説明するための詳細な回路図である。 なお第２図においては、第１図の選択パターンメモリー
回路５及びアドレス信号形成回路４０は省略されている
。また第３図は第２図を説明するためのものであって、
第１図に示すテレビジョン信号発生器によって得られる
パターン信号を形成するテレビジョン画面を示している
。垂直方向遅延回路１における直列に接続された２４個
の垂直遅延回路Ｙ十，．〜Ｙ‐，２は第２図に示す配列
で接続されている。 個々の垂直遅延回路は夫々走査線１本に相当する時間（
ＩＨ）だけ入力信号（原パターン信号）を遅延させるた
めのものであって、例えばシフトレジス夕又は遅延線等
で構成されている。従ってこれらの垂直遅延回路Ｙ十，
．〜Ｙ‐，２の出力信号は遅延される前の原パターン信
号を含めて合計２５本の走査線上に乗るパターン信号と
なる。すなわち、第３図において、原パターン信号は一
番上に示す走査線Ｌ＋，２に現われる信号である。 次の垂直遅延回路Ｙ十，ｏの出力信号は走査線Ｌ＋，。
上に現われる信号である。このようにして以下の垂直遅
延回路Ｙ＋８・・・・・・・・。Ｙｏ・……・・Ｙ‐，
２は第３図の実線の走査線Ｌ８・・・・・・・・・い・
……・・Ｌ‐，２上に現われるパターン信号となる。更
に、テレビジョンにおいては、画面のちらつきをなくす
ため走査線を一つ飛びに走査（飛趣走査）しているので
、垂直遅延回路Ｙ川は約２５１日（正確には２５０．斑
）に相当する遅延時間を与えるようにしている。このよ
うにすると、原パターン信号から垂直遅延回路Ｙ川の出
力信号までは合計２６２．班（１フィールド分）の遅延
量となるので、垂直遅延回路Ｙ川の出力信号は飛越走査
されて原パターン信号が現われる走査線Ｌ＋，２の次の
走査線Ｌ＋，．に現われる。従って以下の垂直遅延回路
Ｙ＋９・・・・・…・Ｙ‐．…・・・・・・Ｙ‐，．の
出力信号は第３図の点線で表わされる走査線Ｌ＋９……
…Ｌ‐．・…・・・・・Ｌ‐，．上に現われるパターン
信号となる。なおこれらの垂直遅延回路Ｙ川〜Ｙ‐，２
には、水平同期信号に同期したクロックパルスがクロッ
クパルス発生器１０から供給されていて、垂直遅延回路
Ｙ川〜Ｙ‐，２を構成しているシフトレジスタが所定の
遅延回路（ＩＨ）を持つようにしている。 波形整形回路７及び垂直遅延回路Ｙ川〜Ｙ−，２の夫々
の出力信号は２封固の水平遅延回路Ｘ＋，２〜Ｘ‐，２
にそれぞれ供給される。第２図においては「 これらの
水平遅延回路Ｘ十，２〜Ｘ−，２のうち垂直遅延回路Ｙ
十，。の出力端子に接続されている水平遅延回路Ｘ＋，
ｏのみを示してあり「他の水平遅延回路の構成はこれと
同一であるので昇略している。個々の水平遅延回路Ｘ＋
，２〜Ｘ‐，２は、既述のように直列に接続された２４
個の遅延回路ｘ‐，．〜ｘ十，２から構成されている。 これらの水平遅延回路Ｘ十，２〜Ｘ‐，２の夫々は「走
査線２５本に相当する遅延距離をテレビジョン画面の水
平方向に置き換えた遅延距離に相当する遅延量Ｔが与え
られている。すなわち走査線の有効本数を４９３本、有
効走査期間を５３．３仏ｓとすると、２５本の走査線で
形成される垂直方向の陰影に対応する水平方向の遅延量
Ｔは、Ｔ＝５３．３ｘ巻ｘ士２‐ｏ３仏Ｓとなる。 （葦：テレビジョン画面の縦横比）。これを２革等分し
て個々の遅延回路ｘ‐，．〜ｘ−，２に振り分けるとそ
の遅延量ｔ＝８１ｎｓとなる。従ってこれらの遅延回路
ｘ‐，．〜ｘ地は、例えば「遅延時間が８１ｎｓの遅延
線でもつて構成することができる。なおこれらの遅延回
路ｘ‐，．〜ｘ十，２によって形成される水平方向の陰
影の領域は第３図の縦の線で示されている。次に垂直遅
延回路Ｙ＋，ｏの出力端子は選択ゲート回路９のナンド
ゲートＧ‐，２の一方の入力端子に接続されている。 さらに水平遅延回路Ｘ＋，ｏを構成している直列接続さ
れた２４個の遅延回路ｘ＋，．〜ｘ‐，２の各出力端子
は、同様に別の２４個のナンドゲートＧ‐，．〜Ｃ＋，
２の一方の入力端子にそれぞれ接続されている。これら
の２５個のナンドゲートＧ【，２〜Ｇ＋，２の他方の入
力端子は、選択スイッチ回路４の個々の選択スイッチに
接続されている。従ってこれらのスイッチを選択するこ
とによってｔ上記水平遅延回路Ｘ＋，。を構成している
遅延回路ｘ−，，〜ｘ＋，２のうちの１つ又は複数の何
れかを任意に選択することができる。なお上記２９固の
ナンドゲートＧ‐，２〜Ｇ十，２はオープン・コレク夕
となっていてすべて出力結合されている。従ってナンド
ゲートＧ‐，２〜Ｇ十，２を出力結合して得られる信号
は、原パターン信号を垂直及び水平方向に遅延した複数
個のパターン信号の何れかを選択したものを加え合わせ
た信号となる。選択ゲート回路９を構成しているナンド
ゲートは「第１図に示すように個々の水平遅延回路Ｘ＋
，２〜Ｘ‐，２ごとにすべて出力結合されている。 そしてこれらの２９固の出力信号は、加算回路８に供給
されて夫々加算される。加算回路８は、例えば、第２図
に示すようにナンドゲート８ａでもつて構成することが
できる。この場合、選択ゲート回路９からのパターン信
号は負方向の信号であるので、ナンドゲート８ａは負論
理のオアゲートと考えることができる。すなわちこのナ
ンドゲート８ａの出力信号は「入力信号の論理和であっ
て、選択ゲート９からのパターン信号はすべて加算され
るので、重畳パターン信号が形成される。第１図及び第
２図における選択スイッチ回路４は「上述のように原パ
ターン信号を垂直方向及び水平方向に遅延して形成され
た複数個のパターン信号のうちの何れかを選択するため
のものであって「垂直方向の陰影を形成するための２５
本の走査線と、水平方向の陰影を形成するための２９固
の領域とに対応して２５×２５＝６２封固のオン・オフ
スィッチから構成されている。 第４図は第１図における選択スイッチ回路４、選択パタ
ーンメモリー回路５及びアドレス信号形成回路４０を示
す回路図である。 第４図に示されるように、選択スイッチ回路４を構成し
ている６２針固のオン‘オフスィッチＳＷ（一１２、十
，２）、ＳＷ（−１１、十，２）．…．・．．．ＳＷ（
ｘ、ｙ）．・・…．・・ＳＷ（十１１、一１２）、ＳＷ
（十１２、一１２）の可動端子は共通接続されて切襖ス
イッチ１１を介して選択的に接地されるようになってい
る。 また固定端子は選択ゲート回路９のナンドゲート〇，２
〜Ｇ十，２その他の６２５個のナンドゲートの一方の入
力端子に接続されている。これらの選択スイツチＳＷ（
一１２、十１２）〜ＳＷ（十１２「一１２）は通常閉じ
られて接地されているので、ナンドゲートＧ‐，２〜Ｇ
＋．２には信号“０”が供給されている。従って任意の
選択スイッチＳＷ（一１２、十１２）〜ＳＷ（十１２、
一１２）を開いてこれらのナンドゲートに信号“１”を
供給することによって、水平方向の遅延回路ｘ−，．〜
ｘ＋，２の出力のうちの１つまたは複数を選択すること
ができる。第５図は上述の６２５個の選択スイッチＳＷ
（一１２〜 十１２）〜ＳＷ（十】２、一１２）の配列
を示す操作盤４ａの平面図である。 操作盤４ａ上の縦横の格子点にトグルスィツチ等のオン
・オフスィッチ３９が○印で示すようにマトリックス状
に並べられている。操作盤４ａの最上段の行（十１２）
は水平遅延回路Ｘ＋，２を構成している直列遅延回路ｘ
‐，．〜ｘ＋，２に対応する２５個の選択スイッチＳＷ
（一１２、十１２）、ＳＷ（一１１、十１２）・・・・
・・・・・ＳＷ（十１２、十１２）である。また第２行
（十ｌｉ）の２８固のスイッチ群は同様に水平遅延回路
Ｘ川に対応している。以下同様に横の各行がそれぞれの
水平遅延回路Ｘ＋，。・・・・・・・・・Ｘ‐，２に対
応している。そしてこれらの６２９固の選択スイッチに
よって６２３固のナンドゲートを選択して、原パターン
画像に任意の大きさの陰影を付加するようにしている。
また後述のように操作盤４ａ上の選択スイッチを例えば
正方形、円、斜方向の直線等のパターンになるように操
作することによって、様々な形状の陰影付きパターン画
像或は輪郭付パターン画像を形成することが可能となる
。なお第１図及び第３図における選択パターンメモリー
回路５は、上述の陰影の大きさ及び形状を定める選択ス
イッチの選択パタ−ンをメモリー回路に書込んだもので
あって、選択スイッチ回路４をマニュアル操作する代り
に用いるものである。 この選択パターンメモリー回路５は、例えばダイオード
マトリックス等を用いたＲＯＭ（ｒｅａｄｏｎｌｙｍｅ
ｍｏｒｙ）等で構成することができる。選択パターンメ
モリー回路５の６２９固の出力端子○（一１２、十１２
）〜０（十１２、一１２）は選択スイッチ回路４の６２
３固の選択スイッチＳＷ（一１２、十１２）〜ＳＷ（十
１２、一１２）と夫々並列に接続されている。また３個
の入力端子Ａｏ，Ａ，，Ａ２には３個の選択スイッチ１
２，１３，１４の可動端子が接続されている。これらの
３個の選択スイッチ１２，１ ３，１ ４の一方の固定
端子には十５Ｖの電源電圧が接続されており、他方の固
定端子は接地されている。従ってこれらの選択スイッチ
１２，１３，１４を選択することによって、通常良く使
用される陰影付きパターン又は輪郭付きパターンのため
の信号を出力端子○（一１２、十１２）〜０（十１２、
一１２）から得ることができる。 切換スイッチ１１は上記の選択スイッチ回路４と選択パ
ターンメモリー回路５との切換え（即ち、マニュアルと
メモリーとの切換え）をするためのものである。なお選
択パターンメモリー回路５の別の入力端子Ｌ〜Ｌｎ，Ｃ
，〜Ｃｍはアドレス信号形成回路４０からのアドレス信
号が供給されるようになっており、後述する特殊輪郭の
形成に用いられる。斜方向遅延回路３は前述のように原
パターン信号ｇｉをテレビジョン画面の斜方向に遅延さ
せて、陳パターン画像を陰影領域の中央に移動させた画
像を形成するための中央信号を得るものであって、（班
＋ｏ）の遅延時間を有している。 ここでＱは垂直方向の槌の遅延時間を水平方向に換算し
たのと同等の遅延時間である。実際には飛起走査してい
るため、細の垂直方向の遅延は走査線１２本分に相当し
ているから、Ｑ＝１×であれば、垂直方向及び水平方向
に同じ長さの陰影の領域を形成することができる。従っ
て前述の計算によつて、Ｑニ１２；８１ｎＳ×１２三・
仏Ｓ となる。 すなわち、斜方向遅延回路３を、ほゞ６３．５仏ｓ（Ｉ
Ｈ）×６十１仏ｓ＝３８２仏ｓの遅延線等でもつて構成
すれば、斜方向遅延回路３を経た原パターン画像を陰影
領域の中央に位置させることができる。なお第１図に示
す水平方向遅延回路２かち得られる遅延信号ｇ（０、０
）は、原パターン信号が最初の６個の垂直遅延回路Ｙ＋
，ｏ，Ｙ＋８・・・・…・・Ｙｏと、垂直遅延回路Ｙｏ
に対応した水平方向遅延回路Ｘｏの最初の１２個の遅延
回路ｘ‐川 ｘ‐，。 ・・・・・・・・・ｘｏとを経た信号である。この遅延
信号ｇ（０、０）はテレビジョン信号発生器に供給され
る原パターン信号よりも細十Ｑ（Ｑ；１３＝１仏ｓ）遅
れている。すなわち遅延信号ｇ（０、０）と前述の斜方
向遅延回路３の出力信号とは同一時間遅延されていて、
テレビジョン画面上においては同一位相にて現われる信
号である。この場合、遅延信号ｇ（０、０）は、原パタ
ーン信号を波形整形回路７を通しそれを垂直及び水平方
向に遅延して得られた信号であるので、斜方向遅延回路
３の出力信号よりも立上り、立下りにおいてよりシャー
プな波形を有している。従って第１図における切換スイ
ッチ１５をｂ側（遅延信号ｇ（０、０）側）に切換える
（ソフト→ハード〉ことによって、ェフェクト・アンプ
６で合成されて画面に現われるパターンの陰影部分以外
の画像は、切襖スイッチ１５をａ側（斜方向遅延回路３
側）に翻した場合よりも、よりはっきりした境界線を有
することになる。次に第６図は、第１図のェフェクト・
アンプ６の構成を示すブロック回路図である。ェフェク
ト・アンプ６は、差動増幅器１６、陰影信号色調整回路
１９、パターン信号色調整回路２０、バックグランド信
号発生回路２３、ゲイン調整増幅器２２，２６，２７、
ミキサ２８等から構成されている。 第６図において、原パターン信号を垂直方向及び水平方
向に遅延させかつ加算して形成した重畳パターン信号動
は「差動増幅器１６の十端子に供給される。 一方、上言己差動増幅器１６の一端子には、第１図の斜
方向遅延回路３の出力信号である斜方向に遅延された原
パターン信号ｉ又は水平方向遅延回路２の遅延信号ｇ（
０、０）が切換スイッチ１５を経て供給される。従って
差敷増幅器１６の出力信号は重畳パターン信号歌から遅
延された原パターン信号ｉ又は遅延信号ｇ（０、０）を
差引し・た陰影部分のみを表わす陰影信号ｉとなる。差
動増幅器１６の出力端子から得られる陰影信号ｉは陰影
信号色調整回路１９に供給される。 この陰影信号色調整回路１ ９は３．捌け批の副搬送波
の移相を変化させるための移相器１９ａ、平衡変調器１
９ｂ、輝度調整器１９ｃ及びミキサ１９ｄから構成され
ている。陰影信号色調整回路１９に供給される陰影信号
ｊは輝度調整器１９ｃによってその明るさのレベルが調
整される。また同時に陰影信号ｊは平衡変調器１９ｂに
供給される。この平衡変調器１９ｂにおいては、移相器
１９ａにおいて位相が変化された副搬送波によって、陰
影信号ｊが平衡変調を受ける。従って陰影信号色調整回
路１９においては、移相器１９ａの可変抵抗器ＶＲａを
調整することによって陰影の色合いを、また平衡変調器
１９ｂの可変抵抗器ＶＲｂを調整して変調信号のレベル
を変えることによって陰影の色の濃さを、さりこ輝度調
整器亀ｇｃの可変抵抗器ＶＲｃを調整することによって
陰影の色の明るさを夫々変化させることができる。なお
これらの輝度調整器１９ｃ及び平衡変調器１３ｂの出力
信号はミキサ１９ｄにおいて合成される。次に前記差動
増幅器１６に供給される遅延された原パターン信号ｉ又
は水平方向遅延回路２の遅延信号ｇ（０「 ０）は同時
に切換スイッチ２４のｃ端子を経てパターン信号色調整
回路２０にも供給されている。 パターン信号色調整回路２０は前述の陰影信号色調整回
路１９と同様に、移相器２０ａ、輝度調整器２０ｂ、平
衡変調器２０ｃ及びミキサ２０ｄより構成されている。
従ってこのパターン信号色調整回路２０‘こおいては、
遅延された原パターン画像の色の明るさ、色合い及び濃
さを夫々調節することができる。ヱフヱクト・アンプ６
に供給される映像信号ｐは切換スイッチ２１の固定様子
ａを経てゲイン調整増幅器２２に供給される。 切換スイッチ２１は映像信号とバックグラウンド信号（
無地の信号）との切換に用いるものである。このバック
グラウンド信号はバックグラウンド信号発生器２３から
切換スイッチ２１の固定端子ｂを介してゲイン調整増幅
器２２に供給される。バックグラウンド信号発生器２３
は前述の陰影信号色調整回路１９及びパターン信号色調
整回路２０と同様な構成であって、移相器２３ａ、輝度
調整器２３ｂ「平衡変調器２３ｃ及びミキサ２３ｄから
成る。このため無地のテレビジョン画面のバックグラウ
ンドの色の明るさ、色合い及び濃さを夫々調整すること
ができる。ゲイン調整増幅器２２は制御端子２２ａを有
していて、この制御端子２２ａには切換スイッチ２４の
固定端子ａ及びィンバータ２５を経て重畳パターン信号
＆が供給される。 ゲイン調整増幅器２２の出力信号は入力信号である映像
信号又はバックグラウンド信号から制御端子２２ａに供
給される信号（重畳パターン信号ｇｏ）を抜き取った信
号となる。なお切換スイッチ２４は陰影信号ｊのみを画
面に表示する場合に切換えるもので、ｂ接点側に倒した
場合、差動増幅器１６の出力信号（陰影信号ｊ）がイン
バータ２５を介して供給されるので、ゲイン増幅器２２
の出力信号は映像信号ｐ又はバックグラウンド信号から
陰影信号ｊのみを抜き取った信号となる。また切換スイ
ッチ２４をｂ側に倒したとき、固定接点ｃがオフとなっ
て原パターン信号はパターン信号色調整回路２０‘こ供
給されなくなる。従ってテレビジョン画面には原パター
ン信号の陰影又は縁部のみが表示される。前記陰影信号
色調整回路１９及びパターン信号色調整回路２０の出力
信号は夫々ゲイン調整増幅器２６及び２７に供給される
。これらのゲイン調整増幅器２６，２７は、例えば互に
運動したスライド式の可変抵抗器ＶＲ２６及びＶＲ２７
を具備している。そしてこれらの可変抵抗器ＶＲ２６及
びＶＲ２７を手動により又は自動的に操作することによ
って、ゲイン調整増幅器２６，２７の出力信号は高レベ
ルから低レベル（零しベル）へと連続的に変化する。従
ってこの操作によって陰影付きパターン画像をテレビジ
ョン画面上にフェードィン又はフェードアウトさせるこ
とができる。上記ゲイン調整増幅器２５，２６，２７の
夫々の出力信号はミキサ２８に供給され、そこで合成さ
れてライン出力信号として出力される。 ライン出力信号は映像搬送波によって変調さ」れ、電波
として送り出される。次に本発明のテレビジョン信号発
生器の動作を第７Ａ図〜第７Ｇ図、第８図、第９Ａ図〜
第９Ｇ図を参照しつ）説明する。 第７Ａ図は第４図に示す操作盤４ａの選択スイッチ群の
中から第９Ａ図の黒丸で示す選択スイッチＳＷ（０、０
）、ＳＷ（０、十１），．．．・．…ＳＷ（０、十１２
）のみをオフにした場合に生ずる文字“Ａ”を陰影付き
で示している。 第８図は、第７Ａ図に示す陰影付きパターン画像が第１
図〜第６図に示すテレビジョン信号発生器によって作ら
れる過程を示すための各部の波形を示す波形図である。 輪郭又は陰影が付けられる前の原パターン信号ｇｉによ
って形成されるテレビジョン画像“Ａ”は第７Ａ図にお
いて一点鎖線で示されている。文字Ａを画面上に形成す
るための嫁パターン信号ｇｉは、任意の走査線Ｌ十，２
を取り出してみると、第８図に示す信号ｇ；のようにな
っている。この原パターン信号は第１図の波形整形回路
７によって波形整形されて、垂直方向遅延回路１によっ
て順次ＩＨ（走査線１本分）だけ遅延される。さらに波
形整形回路７の出力信号と、垂直方向遅延回路１を構成
している直列接続された垂直遅延回路Ｙ十，．〜Ｙ‐，
２の個々の出力信号とは、水平方向遅延回路２を構成し
ている個々の水平遅延回路Ｘ‐，２〜Ｘ−，２に夫々供
給される。そしてこの水平遅延回路Ｘ＋，２〜Ｘ‐，２
の夫々を構成している直列の遅延回路ｘ‐，．〜ｘ俄に
よって、原パターン信号は水平方向に順次遅延される。
第９Ａ図に示すように操作盤４ａの選択スイッチＳＷ（
０、０）、ＳＷ（０、十１）．．．…．．．ＳＷ（０、
十１２）をオフにして中心の選択スイッチＳＷ（０、０
）から右側に藤一列に選択した場合には「 ナンゲート
Ｇｏ，Ｇ，，○２・・……・ＧＭの一方の入力端子に信
号“１”が供給されて、これらが能動状態となる。従っ
てこの場合は、垂直遅延回路Ｙｏの出力信号とこれに対
応した水平遅延回路Ｘｏの個々の遅延回路ね，ｘ川ｘぜ
・・・…・・・ｘ十，２の出力信号とが選択されて、ナ
ンドゲートＧｏ〜Ｇ側の共通接続された出力端子から出
力される。第８図に示すように、垂直遅延回路Ｙｏの出
力信号は原パターン信号ｇｉから垂直方向に紺（走査線
６本分）遅延されて、第７Ａ図の走査線し上に現われる
。ただしテレビジョン画面では飛越し走査をしているた
めこの走査線Ｌｏは原パターン信号ｇ：が現われている
走査線Ｌ十，２から１２蚕目の走査線である。さらに第
８図に示すように水平方向の遅延回路櫓の出力信号為は
、上記の垂直遅延回路Ｙ。の出力信号が遅延回路ｘ‐・
・，×−・ｏ………×‐１’櫓を経てきたものであるか
ら、信号Ｙｏより１２遅延されたものである。また次の
遅延回路ｘ十，の出力信号ｘ十，は上記信号ｘｏよりさ
らにｔだけ遅延されている。このようにして以下の遅延
回路ｘ＋２〜ｘ＋，２の出力信号は順次水平方向にｔず
つ遅延される。従って第７Ａ図において一点鎖線で示し
た文字Ａの画像は垂直方向に細の遅延量及び水平方向に
２４ｔの遅延量に相当する距離だけ図の点線の位置まで
平行移動される。ナンドゲートＧｏ，Ｇ＋，〜○十，２
の出力信号ｈ‘ま第８図に示すように上記の遅延回路松
，ｘ＋．〜ｘ十，２の出力信号の和となる。 ナンドゲートの出力信号ｈはさらに水平遅延回路Ｘ十，
２〜Ｘ−，２の出力信号を加算するための加算回路８に
供給され、ここで重畳パターン信号歌が形成される。一
方、原パターン信号ｇｉは別に斜方向遅延回路３に供給
され、その出力信号ｉは第８図に示すように原パターン
信号ｇｉよりも細十Ｑ（ｏ＝１２）だけ遅延される。 従って第７Ａ図において一点鎖線で示した文字Ａの画像
は垂直方向に紐、水平方向に１３の遅延に相当する距離
だけ第７Ａ図の実線で示す位置まで斜方向に平行移動さ
れる。上述のようにして形成された重畳パターン信号鋤
と、遅延された原パターン信号ｉとはＬェフェクト・ア
ンプ６の差動増幅器１６に供給される。 差動増幅器１６の出力信号ｊは第８図に示すように重畳
パターン信号軟から源パターン信号ｉを差引し、たもの
であって「パターンの陰影部分を表わす陰影信号ｉであ
る。この陰影信号ｊと上述の源パターン信号ｉとは別々
に陰影信号色調整回路１９及びパターン信号色調整回路
２川こ供給されて、そこで色の明るさ、色合い及び濃さ
が調整される。色調整された陰影信号ｉ及び原パ夕−ン
信号ｉは夫々ゲイン調整増幅器２６，２７を経てミキサ
２８で映像信号ｐ又はバックグラウンド信号と合成され
る。この合成信号は例えば副搬送波成分及び映像信号を
省略して図示すれば、第８図の陰影付きパターン信号の
ように、パターン信号ｉに斜線部分で示す別の色合いを
持つ陰影信号ｊが付加された形となっている。この陰影
付きパターン信号をテレビジョン画面に表示すれば、第
７Ａ図に示すように、元の文字Ａ（一点鎖線）が斜下方
に平行移動（柵＋Ｑの遅延）されて現われ（実線部分）
、この文字に横方向の陰影部分（斜線部分）が付加され
ている。なお切換スイッチ１５をハード側に切換えるこ
とによって、上記パターン信号ｉの代りに前述の遅延信
号ｇ（０、０）「すなわち第８図の信号ｘｏを使用する
ことができる。この場合は文字部分と陰影部分との境界
がハードな感じになる。次に第７Ｂ図は、選択スイッチ
回路４の操作盤４ａのスイッチを第９Ｂ図のように中心
の選択スイッチＳＷ（０、０）から下方に一列に選択し
た場合である。 選択される垂直遅延回路はＹｏ，ＹＭ，，Ｙ−２………
Ｙ‐，２であり、これらに対応して水平遅延回路ふ，Ｘ
‐，，Ｘ‐２……・・・Ｘ‐．２の夫々の遅延回路ｘｏ
のみが選択される。従って第７Ａ図、第９Ａ図の場合と
同様にして、第７Ｂ図の斜線で示すように垂直方向の陰
影部分が形成される。第７Ｃ図は選択スイッチ回路４の
操作盤４ａの選択スイッチを第９Ｃ図に示す正方形の斜
線の領域全部にわたって（換言すれば６２５個全部）選
択した場合である。この場合にはｔ全部の垂直遅延回路
Ｙ十，．〜Ｙ‐，２と水平遅延回路Ｘ‐，２〜ＸＭの夫
々の遅延回路ｘ心〜ｘ十，２とが選択される。従って第
７Ｃ図の一点鎖線で示す文字Ａの映像は垂直方向及び水
平方向に点線で示す位置まで平行移動されて陰影領域が
形成される。一方、前記と同様に元の文字Ａ（一点鉄線
）は斜方向遅延回路３によって斜方向に遅延されて、上
記陰影領域の中央に実線で示すように平行移動される。
従って第７Ｃ図の斜線で示すような文字Ａの陰影が画面
上に形成される。なお第９Ｃ図に示す操作盤４ａの正方
形の領域より小さい領域の選択スイッチ群を選択すれば
、第７Ｃ図より小さい陰影領域を形成することができる
。また操作盤４ａにおいて長方形の領域を選択すれば、
垂直方向又は水平方向の一方が他方よりも長い陰影領域
を形成し得る。第７Ｄ図は操作盤４ａの選択スイッチを
第９Ｄ図のように中心の選択スイッチＳＷ（０、０）か
ら右下方の斜方向に一列に選択した場合に形成される陰
影付きパターンである。 このよつな操作によって、例えば、文字Ｂの画像に斜方
向の陰影部分を形成することができる。第７Ｅ図は操作
盤４ａの選択スイッチを第９Ｅ図の斜線で示すように中
心の選択スイッチＳＷ（０「 ０）を中心とする円形に
選択した場合である。 この場合には、例えば“１”のように角ばつている文字
に対してその角部が丸くなった陰影を付けることができ
る。第７Ｆ図は操作盤４ａの選択スイッチを第９Ｆ図に
示すように中心の選択スイッチＳＷ（０、０）を中心と
するダイヤ形に選択した場合である。 この場合には第７Ｆ図に示すように縦及び機の方向には
比較的長く、斜方向には短い陰影部分を形成することが
できる。第７Ｇ図は操作盤４ａの選択スイッチを第９Ｇ
図に示すように中心の選択スイッチＳＷ（０「０）を中
心とする十字形に選択した場合である。 この場合には第７Ｇ図に示すように図形の上下及び左右
のみに陰影部分を設けることができる。なお第４図に示
す選択パターンメモリー回路５は、例えば、第９Ａ図〜
第９Ｇ図に示した操作盤４ａの選択スイッチの操作パタ
ーンのうち通常よく使用されるものをＲＯＭに書き込ん
だものである。列えば文字の輪郭（第７Ｃ図）、横方向
の陰影領域（第７Ａ図）、斜方向の陰影（第７０図）等
をＲＯＭに書き込んでおけば、必要に応じて輪郭又は陰
影のパターンをすみやかに選択することが可能となる。
第１０図は水平方向に時間的に変化する陰影部分を有す
る陰影付きパターンである。 なおこの場合特にこの陰影部分は点光線によって形成さ
れる陰影のような放射状の陰影となっている。このよう
な放射状陰影部分を形成するために、選択パターンメモ
リー回路５においては、メモリーに書込まれた選択パタ
ーンが、水平方向のクロックアドレス信号又は垂直方向
のラインアドレス信号に基いて時間的に変化するように
なっている。 このために第１図に示すテレビジョン信号発生器には、
このようなクロックアドレス信号及びラインアドレス信
号を発生する既述のアドレス信号形成回路４０が設けら
れている。 第４図に明示するように、選択パターンメモリー回路５
は、クロックアドレス端子Ｃ，〜Ｃｍ及びラインアドレ
ス端子Ｌ，〜Ｌｎを具備していて、アドレス信号発生回
路４０からクロツクアドレス信号又はラインアドレス信
号がこれらの端子に供給されるようになっている。アド
レス信号発生回路４川ま、クロツクパルス発生器４１、
ＲＳフリップフロツプ４２，４３、アンドゲート４４，
４５、クロツクカウンタ４６及びラインカウンタ４７か
ら構成されている。クロックパルス発生器４１は、クロ
ックパルスを発生するためのもので、例えば、無安定マ
ルチパイプレータ等であってもよい。 そしてクロツクパルス発生器４１の可変抵抗ＶＲ４，を
調節することによって、このクロツクパルス発生器の発
振周波数を変化させることができるようになっている。
このクロツクパルス発生器４１の出力信号は、アンドゲ
ート４４の一方の入力端子に供給される。またこのアン
ドゲート４４の他方の入力端子にはＲＳフリツプフロツ
プ４２の出力端子Ｑが接続されている。ＲＳフリップフ
ロップ４２は、クロツクカウンタ４６へ供給するクロツ
クパルスを制御して、クロックカゥンタ４６の計数動作
のタイミングを制御するためのものである。ＲＳフリツ
プフロツプ４２のセット端子Ｓには、第１図における波
形整形回路７からの波形整形された原パターン信号ｇｉ
が供給されている。 またＲＳフリツプフロツブ４２のリセット端子Ｒには、
水平同期信号が供給されている。従ってＲＳフリップフ
。ップ４２は、原パターン信号ｇｉの最左端でセットさ
れ、水平走査期間が終了した時点で水平同期信号によっ
てリセットされる。上記ＲＳフリップフロップ４２がセ
ット状態の期間、アンドゲート４０が能動状態となって
「クロックパルス発生器４１からのクロックパルスがク
ロツクカウンタ４６のク。ツク端子ＣＰに供給される。
クロツクカウンタ４６は、供給されるクロツクパルスを
計数して選択パターンメモリー回路５のクロツクアドレ
ス端子Ｃ，〜Ｃｍに順次クロックアドレス信号を供給す
る。なおこのクロックカウンタ４６は、水平同期信号で
リセットされる。選択パターンメモリー回路５において
は、このようなクロツクアドレス信号に基いてテレビジ
ョン画面の水平方向に時間的に変化する選択パターンを
得るように「予め陰影のパターンが書込まれている。 このような選択パターンを操作盤４ａの選択スイッチの
操作に置き換えて表わすと「第１１図に示す如くになる
。すなわち、クロツクアドレス信号に基いて第１１図の
ａで示す陰影選択パターンからｂで示す陰影選択パター
ンに次第に変化し（矢印方向）、さらにこのｂの状態を
通ってｃで示す陰影の選択パターンまで次第に変化する
。従って陰影選択パターンａとｂとの間ではこれらのパ
ターンの中間のパターンとなる。このような選択パター
ンメモリー回路５の出力信号を第１図の選択ゲート回路
９に供給すると、第１０図に示す如く、点光源によって
形成されるような放射状の陰影部分を原パターン画像に
付加することができる。この場合、この陰影付きパター
ンはより立体的なパターン画像となる。なおクロックパ
ルス発生器４１から得られるクロックパルスの周波数を
低くして、第’０図の状態ａから状態ｃまで変化するま
でに２〜３秒かかるようにすると、この間にパターン画
像の陰影が斜左方向から次第に斜右方向に動くようにす
ることができる。 すなわち点光源がテレビジョン画面の右から左の方に移
動してできるような陰影が形成される。この場合ＲＳフ
リップフロップ４２のリセット端子にはクロックカウン
タ４６の最終出力信号を供給すればよい。更に陰影が放
射状にならずに一点に向って収束する形に選択パターン
メモリー回路５の選択パターンを設定することも可能で
ある。またラインアドレス信号もクロツクアドレス信号
と同様にして形成することができる。 この場合、ラインカゥンタ４７は水平同期信号を計数し
「ＲＳフリップフロップ４３は原パターン信号でセット
され垂直同期信号でリセットされている。このようなラ
インアドレス信号を選択パターンメモリー回路５に供給
し、選択パターンを適当な形に設定すれば、例えば「パ
ターン画像の側部に点光源があるような放射状の陰影付
きパタ−ン画像を作ることができる。なお陰影領域をテ
レビジョン画面に固定しておき〜原パターン画像を画面
の位層に応じて移動させるようにしてもほぼ同様の効果
を得ることができる。 次に本発明の第２の実施例を第１２図〜第１６図に付き
説明する。 既述の第１の実施例によれば、きわめて効果的に文字、
数字、記号、人物像等のパターン画像に陰影等を付ける
ことができる。 なお上記方法においては、テレビジョン画面のバックグ
ラウンドもこ対比して非常にコントラストの良いパター
ン表示が可能であるが、場合によっては陰影部分とバッ
クグラウンド部分との境界線をぼかすことによって視覚
効果を一層向上させることができる。特にクロマキ一等
の方法によって、画面に別カメラで撮影した人物像等を
挿入する場合に、ソフトな陰影又は輪郭をつけることは
視覚効果上有効な手段である。第１２図は上記目的のた
めの本発明の第２の実施例を示すテレビジョン信号発生
器の全体のブロック図である。 なお第１２図においては、第１図と同一の部分には同一
符号を付してその説明を省略する。第１２図に示すテレ
ビジョン信号発生器は、垂直方向遅延回路１、水平方向
遅延回路２、斜方向遅延回路３、選択ゲート回路ｇａ，
ｇｂ；ｇｃ，９ｄ「選択パターンメモリー回路５ａ，５
ｂ，５ｃ，５ｄ、加算回路８ａ，８ｂ，８ｃ？ ８ｄ、
波形整形回路７、差動増幅器３０、レベル加算回路３１
、ェフェクト・アンプ３２等から構成されている。 選択ゲート回路ｇａ？ ９ｂ，ｇｃ，９ｄ、選択パター
ンメモリー回路５ａ，５ｂ，５ｃ，５ｄ及び加算回路８
ａ，８ｂ，８ｃ，８ｄは「第１図における選択ゲート回
路９、選択パターンメモリー回路５及び加算回路８と同
一のものを夫々４個ずつ設けたものである。 なお選択パターンメモリー回路５ａ〜５ｄの代わりに、
第４図の選択スイッチ回路４及び第５図の操作盤４ａを
用いることができる。 第１２図において、第１の実施例と同様に、原パターン
信号が波形整形回路７を介して垂直方向遅延回路１‘こ
供給される。 波形整形回路７の出力信号と、垂直方向遅延回路１を構
成している各垂直遅延回路Ｙ＋，ｏ〜Ｙ‐，２の出力信
号とは、夫々水平方向遅延回路２の各水平遅延回路Ｘ＋
．２〜Ｘ‐，２に夫々供給され、水平及び垂直方向に遅
延された６２３固のパターン信号がこれらの各水平遅延
回路から得られる。そしてこれらのパターン信号は各選
択ゲート回路９ａ〜９ｄに並列的に供給される。各選択
ゲート回路９ａ〜ｇｄは、上記６２５個のパターン信号
の夫々に対応する６２計固のナンドゲートから構成され
ていて、これらのゲートは選択パターンメモリー回路５
ａ〜５ｄからの選択信号によって選択される。各選択ゲ
ート回路９ａ〜ｇｄの出力信号は、加算回路８ａ〜８ｄ
において加算される。従って各加算回路８ａ〜８ｄの出
力端子からは、夫々６２封固の遅延されたパクーン信号
のうちの１つ又は複数のものが選択されて重畳された重
畳パターン信号が夫々（即ち、計４個）形成される。こ
れらの４個の垂畳パターン信号によって形成されるパタ
ーン画像の領域の大きさを夫々Ｓａ，Ｓｂ，Ｓｃ，Ｓｄ
とすると、Ｓａ＜Ｓｂ＜Ｓｃ＜Ｓｄとなるように選択パ
ターンメモリー回路５ａ〜５ｄのメモリー内容が設定さ
れている。次に４個の重畳パターン信号は、夫々レベル
加算回路３１に供給されている。 レベル加算回路３川ょ、入力信号のレベルを夫々適当な
値に調整しかつこれらを加え合わせるためのものである
。このレベル加算回路３１の出力信号は、切換スイッチ
３４のａ端子を通ってェフェクト・アンプ３２に供給さ
れる。またェフェクト・アンプ３２には、第１の実施例
と同様に斜方向遅延回路３において遅延された原パター
ン信号及び色副搬送波信号が夫々供給される。このェフ
ェクト。アンプ３２は、第１の実施例におけるヱフェク
ト・アンプ６とほぼ同一の構成であって、遅延された原
パターン信号の入力部に加算回路３３が設けられている
点において相違している。第１３図はこのェフェクト・
アンプ３２の入力側の一部のみを示しており、図示され
ていない部分は第６図に示す第１の実施例のェフェクト
・アンプ６と同一の構成である。なお上記加算回路３３
は、後述の二重輪郭付きパターン信号を形成する際に用
いられる。レベル加算回路３１の前記出力信号は、差動
増幅器１６の十様子に供給される。また斜方向遅延回路
３によって重畳パターン領域の中央部まで遅延された原
パターン信号ｉは、切襖スイッチ１５及び加算回路３３
の端子ａを介して差動増幅器１６の一端子に供給される
。この差動増幅器１６の出力信号は、陰影信号色調整回
路１９（図示せず）に供給され、そこで色調整される。
また加算回路３３の出力信号である遅延された原パター
ン信号は、切換スイッチ２４のｃ端子を介してパターン
信号色調整回路２０（図示せず）に供給され、そこで色
調整される。また差動増幅器１６の十端子に供給される
レベル加算された４つの重畳信号は、同時に切襖スイッ
チ２４のａ端子からインバータ２５を介してゲイン調整
増幅器２２（図示せず）の制御端子２２ａに供給され、
そこで映像信号から重畳信号部分が抜き取られる。前託
の陰影信号色調整回路ｉｇ及びパターン信号色調整回路
２０の出力信号は、夫々ゲイン調整増幅器２６，２７（
図示せず）に供給される。そしてこれらのゲイン調整増
幅器２２，２６，２７の出力信号は夫々ミキサ２８（図
示せず）にて合成されるので、こ）でテレビジョン画面
を構成するライン出力信号が形成される。次に、上記第
１２図及び第１３図で示した構成のテレビジョン信号発
生器の動作の一例を第１４図及び第１５図を参照して説
明する。 なお第１４図は、テレビジョン信号発生器から得られる
ソフト陰影付きパターン信号に基いて形成されるパター
ン画像を示している。また第１５図は第１２図及び第１
３図の各部波形を第１４図に対応させて示す波形図であ
る。まず第１４図の一点鎖線で表わされる原パターン信
号の走査線Ｌ＋，２上の信号ｇｉが、第１２図の波形整
形回路７及び斜方向遅延回路３に供給される。 波形整形回路７の出力信号はＬ垂直方向遅延回路１及び
水平方向遅延回路２において遅延されて、夫々少しずつ
位置ずれした６２５個のパターン信号が形成される。こ
れらのパターン信号は、選択パターンメモリー回路５ａ
，５ｂ，５ｃ，５ｄで制御される４個の選択ゲート回路
９ａ，９ｂ，９ｃ，９ｄに夫々振り分けられ、そこで所
定のパターン信号のみが選択される。そしてこれらの選
択されたパターン信号は加算回路８ａ，８ｂ，８ｃ，８
ｄにおいて夫々重畳され、この結果、互いに幅の異なる
重畳信号ａ，ｂ，ｃ，ｄ（第１５図）が夫々形成される
。既述のように、これらの重畳信号ａ，ｂ，ｃ，ｄが形
成するパターン画像の領域Ｓａ，Ｓｂ，Ｓｃ，Ｓｄが、
Ｓａ＜Ｓｂ＜Ｓｃ＜Ｓｄとなるように選択パターンメモ
リー回路５ａ〜５ｄのメモリー内容が定められている。
次に加算回路８ａ〜８ｄの出力信号ａ，ｂ，ｃ，ｄは、
レベル加算回路３１に供給され、そこで第１５図の信号
ｋ‘こ示すように、レベル調整されかつ加算された信号
が得られる。 このレベル加算回路３１の出力信号ｋ（重畳信号）と、
斜方向遅延回路３の出力信号である遅延された原パター
ン信号とｉ‘ま、ェフエクト・アンプ３２に夫々供給さ
れる。ェフヱクト・アンプ３２においては、既述の如く
、重畳信号から原パターン信号の抜き取り、陰影信号及
び原パターン信号の色調整、映像信号から重畳信号の抜
き取り、信号の合成の各操作が行なわれ、ライン信号と
して出力される。 このようにして得られたソフト陰影付きパターン画像は
、第１４図に示す如く、原パターン画像“Ａ”に夫々色
の濃度の段階の異なる陰影が付加されている。 なおこの実施例においては、陰影の濃淡の段階を４段階
としたが、段数を増加させればよりなめらかなソフト陰
影を付加することができる。なお上記４つの重畳パター
ン信号ａ，ｂ，ｃ，ｄは、これらの何れか１つを用いて
第１の実施例における重畳パターン信号歌として使用す
ることができる。 次に第１２図及び第１３図に示すテレビジョン信号発生
器の動作の別の例を第１６図を参照して説明する。 第１２図において、切襖スイッチ３４をｂ及びｃ側に接
続することによって二重輪郭付きパターン信号を形成す
ることができる。 この場合、差動増幅器３０の十端子には、加算回路８ａ
からの車豊信号ｂが供給され、また一端子には重畳信号
ａが供給される。従って差動増幅器３０の出力信号は、
重畳信号ｂからａを抜き取ったものとなる。また加算回
路３５の入力端子には、上記重畳信号ａ及びｂが供〉給
されて、重畳信号ａとｂが加算される。そして差動増幅
器３０の出力信号と、加算回路３５の出力信号とは、ス
イッチ３４のｃ端子及びｂ端子を介してェフェクト・ア
ンプ３２の加算回路３３の入力端子ｂ及び差動増幅器１
６の十端子に夫々供給される。一方、この加算回路３３
の入力端子ａには例えば、斜方向に遅延された原パター
ン信号ｉが供給されるので、加算回路３３の出力信号は
、原パターン信号ｉに第１６図に示すような二重輪郭部
分ｒが付加されたものとなる。なお菱勤増幅器貴６の−
端子には「加算回路３３の出力信号が供給されるから〜
差動増幅器奮６の出力信号は、第ｇ蟹図に示す二重輪郭
部分ｒと原パターン画像“Ａ外との中間の部分ｓとなる
。更にこのェフェクト。 アンプＳ２においてはも上記加算回路３３の出力信号（
第１６図ｒと“Ａ”の部分）と差動増幅器１６の出力信
号（第百６図ｓの部分）とが夫々色調整されて映像信号
として合成される。このようにしてト第蔓６図に示すよ
うな二重輪郭付きパターン画像を形成することができる
。なおこの場合「切換スイッチ２４を第１３図の下側に
倒すことによって二重輪郭の中間の部分ｓに色付けをせ
ずにバックの映像信号を与えることできる。また切襖ス
イッチ２４の薮続関係を変更してパターン画像“Ａ”と
二重輪郭部分ｒとの色を別々にすることもできる。更に
第１２図の加算回路８ａ〜鯖ｄから得られる重畳信号を
適当に選択して「外周囲の二重輪郭部分或はより幅の広
い二重輪郭部分を作ることもできる。以上本発明を第１
及び第２の実施例に付き説明したがもこれらの実施例に
おけるテレビジョン信号発生器によって得られる主な効
果は以下の通りである。（１’テレビジョンカメラによ
って得られた文字、数字、記号あるいは人物像等のパタ
ーン画像に任意な大きさ、色、形の陰影、緑を付加する
ことができる。 ｛２）パターン信号発生器、時刻信号発生器等によって
電気的に作り出されたパターン画像等にも輪郭及び陰影
を付加することができる。 ｛３’ パターン画像を除いた中抜きの輪郭部分のみを
画面に表示することができる。 ｛４１ パターン画像に点光源によって形成されるよう
な放射状の陰影を付加することができる。 ■ 濃淡のある陰影を付加することができる。‘６１
パターン画像の周囲に二重輪郭部分を付加することがで
きる。なお本発明は上述の第１及び第２の実施例に限定
されることなく、その技術思想に塞いて更に変形が可能
であることが理解されよう。 例えば、上述の実施例においては「パターンの画像に付
加する陰影は垂直方向に２５本の走査線及び水平方向に
それに対応した領域に形成される様にしたが「第１図及
び第２図に示した垂直方向遅延回路官及び水平方向遅延
回路２を構成する遅延回路の素子数を増加させることに
よってト陰影の領域を大きくすることが可能である。 また第７Ａ図〜第ｙＧ図に示した陰影付きパターンにつ
いては「 この実施例に限定されずに別のパ夕−ンを形
成することが可能である。例えば第４図の操作盤母ａの
スイッチ群を長方形、長円形「クロス父の形状に選択し
ても良い。また三角形の形状をなすように選択すれば「
例えば下方向に行くに従い左右に広がった陰影をパター
ンに付加することができる。さらに上述の実施例におい
ては「原パターン信号を垂直方向に遅延させ、さらに水
平方向に遅延させて輪郭領域を形成したが、先に水平方
向に遅延させ、次に垂直方向に遅延させる様に構成して
も良い。 また上述の実施例においては、第５図に示した選択スイ
ッチ回路４の操作盤４ａを「トグルスィツチ等のオン。 オフスイツチで構成したが、これらはピンボードで構成
しても良く、また多チャンネルのロータリースイッチで
構成しても良い。なお上述の実施例においては、本発明
によるテレビジョン信号発生器を送信側（放送局）で使
用するように説明したが「受信側（テレビジョン受像機
）にも適用可能である。例えば、テレビジョン受像機の
内部又は外部にドットマトリックス又は数字セグメント
等で表わされる時刻信号を発生するデジタル。クロック
を取付け、この時刻信号に対して本発明によるテレビジ
ョン信号発生器を付加すれば、常に鮮明なコントラスト
の時刻をテレビジョン画面上に表示させることができる
。本発明は上述の如き構成であるから、原パターン信号
に正確に対応した陰影付きパターン、輪郭付きパターン
、縁付きパターンのテレビジョン画像を比較的簡単な操
作で以つて得ることができる。また輪郭や陰影などの形
状、中、方向などを、画面の垂直方向及び水平方向に対
応して平面的にマトリックス配置された選択スイッチ手
段でもつて任意に選ぶことができ、更に選択スイッチ手
段の操作が輪郭や陰影などの形状、中、方向などとほぼ
対応するので、操作が容易で使い勝手が良いテレビジョ
ン信号発生器が得られる。[,2
It consists of The horizontal delay circuit 2 is composed of 25 independent horizontal delay circuits XH2 to X-,2. The vertical delay circuit 1 is used to sequentially delay the original pattern signal supplied thereto in the vertical direction of the television screen to form pattern signals on a plurality of scanning lines.Horizontal delay circuit 2 is for delaying each of the above vertically delayed signals in the horizontal direction of the television screen.Waveform shaping circuit 7
The output signal is supplied to the vertical delay circuit Y and also to the horizontal delay circuit X+,2. Further, the vertical delay circuits Y-Y-. The two individual output signals are
The horizontal delay circuits X1, . ~X-, 2, respectively. Each of these horizontal delay circuits X1,2 to X-,2 is composed of 24 delay circuits x-, . It consists of ~x10,2. Series delay circuits x-, . ~x+. Each of the two output signals is supplied to a selection gate circuit 9. This selection gate circuit 9 includes the vertical delay circuits Y0, . ~Y-, 2 and the series delay circuits x-, . It is composed of 623 gate circuits corresponding to all of .about.x+, 2, respectively, and these gate circuits are selected by the selection switch circuit 4 or the selection pattern memory circuit 5. Therefore, the selection switch circuit 4 and the selection gate circuit 9 select an appropriate pattern signal from a plurality of pattern signals obtained by delaying in the vertical and horizontal directions as described above. In other words, “vertical delay circuit Y+,.~Y
-, 2 and the delay circuits x-, . .about.x+,2 can be selected. The selection pattern memory circuit 5 is used as a substitute for the selection switch circuit 4 by storing the switch operations of the selection switch circuit 4 in a ROM or the like. This selection pattern memory circuit 5 has selector switches 12 and 13 for the selection pattern.
, 14, clock address terminals C, -Cm, and line address terminals L, -Ln. A clock address signal and a line address signal are supplied to these address terminals from the address signal forming circuit 40,
The output signal of the selection pattern memory circuit 5 is configured to change over time based on the address signal. Each output terminal of the selection gate circuit 9 is connected to an input terminal of the adder circuit 8. The adder circuit 8 selects one or more appropriate pattern signals from among the plurality of pattern signals delayed in the vertical and horizontal directions as described above, and adds the obtained signals as necessary. , for creating a superimposed pattern signal that forms a superimposed pattern area of an arbitrary shape on a television screen. The output signal of the adder circuit 8 is then supplied to the effect amplifier 6. On the other hand, as shown in FIG. 1, the original pattern signal is supplied to the diagonal delay circuit 3. The diagonal delay circuit 3 delays the original pattern signal by a predetermined interval in the diagonal direction of the television screen, and moves the original pattern signal to the center of the superimposed pattern area formed as described above. It is. The output signal of the diagonal delay circuit 3 is similarly supplied to the effect amplifier 6.
The effect amplifier 6 subtracts the delayed original pattern signal or the original pattern signal itself from the superimposed pattern signal to form a shadow signal representing a shadow part of the original pattern image, and further subtracts the shadow part created by this shadow signal. and a pattern image created by the delayed original pattern signal, respectively, and add arbitrary colors to them, respectively, and further synthesize the video signal and these signals. Note that the video signal may be, for example, a signal for forming a television image such as a landscape or a person image photographed by a television camera, or it may be a plain background signal. ．． FIG. 2 shows the vertical delay circuit 1 in FIG. 1 and the horizontal delay circuit X constituting the horizontal delay circuit 2.
A selection gate circuit corresponding to one of X1, o from 10, 2 to X-, 2 and each of the series delay circuits x-, 2 to 9 is a detailed circuit diagram for explaining a part 91 of FIG. Note that in FIG. 2, the selection pattern memory circuit 5 and address signal forming circuit 40 of FIG. 1 are omitted. Moreover, FIG. 3 is for explaining FIG. 2, and
2 shows a television screen forming a pattern signal obtained by the television signal generator shown in FIG. 1; The 24 vertical delay circuits Y1, . . . are connected in series in the vertical delay circuit 1. ~Y-, 2 are connected in the arrangement shown in FIG. Each vertical delay circuit has a time corresponding to one scanning line (
It is for delaying the input signal (original pattern signal) by IH), and is composed of, for example, a shift register or a delay line. Therefore, these vertical delay circuits Y0,
．． The output signals of ~Y-, 2 become pattern signals riding on a total of 25 scanning lines including the original pattern signal before being delayed. That is, in FIG. 3, the original pattern signal is the signal appearing on the scanning line L+,2 shown at the top. The output signal of the next vertical delay circuit Y0,o is the scanning line L+,.
This is the signal that appears above. In this way, the following vertical delay circuit Y+8... Yo...Y-,
2 is the solid scanning line L8 in Figure 3...
. . . It becomes a pattern signal appearing on L-, 2. Furthermore, in televisions, scanning lines are scanned one at a time (flying scanning) to eliminate flickering on the screen, so the vertical delay circuit Y is equivalent to approximately 251 days (250 days to be exact). I am trying to give a delay time. In this way, the total distance from the original pattern signal to the output signal of the vertical delay circuit Y is 262. Since the delay amount is for one field, the output signal of the vertical delay circuit Y is interlaced scanned and sent to the next scanning line L+, 2, where the original pattern signal appears. appears in Therefore, the following vertical delay circuit Y+9...Y-. ......Y-,. The output signal is the scanning line L+9 represented by the dotted line in FIG.
...L-. ......L-,. This becomes the pattern signal that appears above. Note that these vertical delay circuits Y-, 2
, a clock pulse synchronized with a horizontal synchronizing signal is supplied from a clock pulse generator 10, and a shift register configuring the vertical delay circuit Y-Y-,2 has a predetermined delay circuit (IH). That's what I do. The output signals of the waveform shaping circuit 7 and the vertical delay circuits Y-Y-, 2 are connected to the two-block horizontal delay circuits X+, 2-X-, 2.
are supplied respectively. In Fig. 2, ``Among these horizontal delay circuits
Ten,. horizontal delay circuit X+, which is connected to the output terminal of
o is shown, and the configurations of other horizontal delay circuits are omitted because they are the same as this one.Individual horizontal delay circuits
,2~X-,2 are 24 connected in series as described above.
delay circuits x-, . It is composed of ~x10,2. Each of these horizontal delay circuits That is, if the effective number of scanning lines is 493 and the effective scanning period is 53.3 seconds, then the horizontal delay amount T corresponding to the vertical shadow formed by 25 scanning lines is T = 53 seconds. .3x volume Therefore, these delay circuits x-, .~x can be configured with a delay line with a delay time of 81 ns. , 2 is indicated by the vertical line in FIG. Furthermore, each of the output terminals of the 24 series-connected delay circuits x+, . Nand gate G-,.~C+,
2, respectively. The other input terminals of these 25 NAND gates G[, 2 to G+, 2 are connected to individual selection switches of the selection switch circuit 4. Therefore, by selecting these switches, tthe horizontal delay circuit X+,. One or more of the delay circuits x-, . . . , x+, 2 can be arbitrarily selected. Note that the NAND gates G-, 2 to G-1, 2 of the above-mentioned 29 units are open collectors, and are all output-coupled. Therefore, the signal obtained by output-coupling the NAND gates G-, 2 to G-1, 2 is the sum of selected pattern signals obtained by delaying the original pattern signal in the vertical and horizontal directions. Become. The NAND gates constituting the selection gate circuit 9 are connected to each horizontal delay circuit X+ as shown in FIG.
, 2 to X-, 2 are all output coupled. These 29 output signals are then supplied to an adder circuit 8 and added together. The adder circuit 8 can be configured with a NAND gate 8a, for example, as shown in FIG. In this case, since the pattern signal from the selection gate circuit 9 is a negative direction signal, the NAND gate 8a can be considered as a negative logic OR gate. In other words, the output signal of this NAND gate 8a is the logical sum of the input signals, and all the pattern signals from the selection gate 9 are added, so a superimposed pattern signal is formed. The circuit 4 is used to select one of the plurality of pattern signals formed by delaying the original pattern signal in the vertical and horizontal directions as described above. 25 to do
It consists of 25×25=62 on/off switches corresponding to the scanning lines of the book and 29 areas for forming horizontal shading. FIG. 4 is a circuit diagram showing the selection switch circuit 4, selection pattern memory circuit 5, and address signal forming circuit 40 in FIG. As shown in FIG. 4, the selection switch circuit 4 includes 62 on/off switches SW (112, 10, 2), SW (-11, 10, 2), . …．・．． ．． ．． SW(
x, y).・・・・・・． ...SW (111, 112), SW
The movable terminals (112, 112) are connected in common and selectively grounded via a switch 11. In addition, the fixed terminals are NAND gates 〇 and 2 of the selection gate circuit 9.
~G1,2 is connected to one input terminal of the other 625 NAND gates. These selection switches SW (
112, 112) to SW (112 "112) are normally closed and grounded, so Nand gates G-, 2 to G
+. 2 is supplied with a signal "0". Therefore, any selection switch SW(112, 112) to SW(112,
12) and supplying a signal "1" to these NAND gates, the horizontal delay circuits x-, . ~
One or more of the x+,2 outputs can be selected. Figure 5 shows the 625 selection switches SW mentioned above.
(112-112) to SW (10)2, 112) is a plan view of the operation panel 4a. On/off switches 39, such as toggle switches, are arranged in a matrix at grid points in the vertical and horizontal directions on the operation panel 4a, as shown by circles. Top row of operation panel 4a (112)
is the series delay circuit x that constitutes the horizontal delay circuit X+,2
-,． 25 selection switches SW corresponding to ~x+,2
(112, 112), SW (111, 112)...
...SW (112, 112). Similarly, the group of 28 switches in the second row (10 li) corresponds to the horizontal delay circuit X. Similarly, each horizontal row has a horizontal delay circuit X+, respectively. ......It corresponds to X-, 2. These 629 selection switches select 623 NAND gates to add a shadow of an arbitrary size to the original pattern image.
Furthermore, as will be described later, by operating the selection switch on the operation panel 4a to create patterns such as squares, circles, diagonal straight lines, etc., various shapes of shaded pattern images or contoured pattern images can be formed. It becomes possible to do so. The selection pattern memory circuit 5 in FIGS. 1 and 3 is a memory circuit in which the selection pattern of the selection switch that determines the size and shape of the shading described above is written in the memory circuit. It is used instead of manual operation. This selection pattern memory circuit 5 is a ROM (read only memory) using, for example, a diode matrix.
mory) etc. Output terminal 629 of selection pattern memory circuit 5 (112, 112)
) to 0 (112, 112) is 62 of selection switch circuit 4
The three selection switches SW (112, 112) to SW (112, 112) are connected in parallel, respectively. In addition, three selection switches 1 are connected to the three input terminals Ao, A, and A2.
2, 13, and 14 movable terminals are connected. A power supply voltage of 15 V is connected to one fixed terminal of these three selection switches 12, 13, and 14, and the other fixed terminal is grounded. Therefore, by selecting these selection switches 12, 13, and 14, signals for commonly used shaded patterns or contoured patterns can be output from output terminals ○ (112, 112) to 0 (112,
It can be obtained from 112). The changeover switch 11 is for switching between the selection switch circuit 4 and the selection pattern memory circuit 5 (ie, switching between manual and memory). Note that other input terminals L to Ln, C of the selected pattern memory circuit 5
, -Cm are supplied with address signals from the address signal forming circuit 40, and are used for forming a special contour to be described later. As described above, the diagonal delay circuit 3 delays the original pattern signal gi in the diagonal direction of the television screen to obtain a central signal for forming an image in which the pattern image is moved to the center of the shadow area. Therefore, it has a delay time of (group + o). Here, Q is a delay time equivalent to the horizontal delay time of the mallet in the vertical direction. In reality, since the scanning is performed by jumping, the fine vertical delay is equivalent to 12 scanning lines, so if Q = 1x, the shadow of the same length in the vertical and horizontal directions A region can be formed. Therefore, by the above calculation, Q Ni12;81nS×123・
Becomes Buddha S. That is, the diagonal delay circuit 3 is approximately 63.5 French s (I
If the delay line is configured with a delay line of H) x 61 f = 382 f, the original pattern image that has passed through the diagonal delay circuit 3 can be positioned at the center of the shadow area. Note that the delay signal g(0, 0
), the original pattern signal is connected to the first six vertical delay circuits Y+
, o, Y+8...Yo and vertical delay circuit Yo
The first 12 delay circuits x-river x- of the horizontal delay circuit Xo corresponding to . . . . This is a signal that has passed through xo. This delayed signal g(0,0) lags behind the original pattern signal supplied to the television signal generator by ten Q (Q; 13=1 French s). That is, the delayed signal g(0,0) and the output signal of the aforementioned diagonal delay circuit 3 are delayed by the same amount of time,
These are signals that appear in the same phase on a television screen. In this case, the delayed signal g(0,0) is a signal obtained by passing the original pattern signal through the waveform shaping circuit 7 and delaying it in the vertical and horizontal directions. It also has a sharper waveform at the rising and falling edges. Therefore, by switching the selector switch 15 in FIG. 1 to the b side (delay signal g (0, 0) side) (soft → hard), an image other than the shaded part of the pattern synthesized by the effect amplifier 6 and appearing on the screen can be obtained. , the switch 15 is set to the a side (diagonal delay circuit 3
You will have a clearer border than if you turned it over (to the side). Next, Figure 6 shows the effects and effects of Figure 1.
2 is a block circuit diagram showing the configuration of an amplifier 6. FIG. The effect amplifier 6 includes a differential amplifier 16, a shadow signal color adjustment circuit 19, a pattern signal color adjustment circuit 20, a background signal generation circuit 23, gain adjustment amplifiers 22, 26, 27,
It is composed of a mixer 28 and the like. In FIG. 6, the superimposed pattern signal generated by delaying and adding the original pattern signal in the vertical and horizontal directions is supplied to the ten terminals of the differential amplifier 16. One terminal is connected to the diagonally delayed original pattern signal i, which is the output signal of the diagonal delay circuit 3 in FIG.
0, 0) is supplied via the changeover switch 15. Therefore, the output signal of the difference amplifier 16 becomes a shadow signal i representing only the shadow portion obtained by subtracting the delayed original pattern signal i or the delayed signal g(0,0) from the superimposed pattern signal. The shading signal i obtained from the output terminal of the differential amplifier 16 is supplied to a shading signal color adjustment circuit 19. This shade signal color adjustment circuit 19 is 3. A phase shifter 19a for changing the phase shift of a subcarrier, and a balanced modulator 1
9b, a brightness adjuster 19c, and a mixer 19d. The brightness level of the shadow signal j supplied to the shadow signal color adjustment circuit 19 is adjusted by a brightness adjuster 19c. At the same time, the shadow signal j is supplied to the balanced modulator 19b. In this balanced modulator 19b, the shadow signal j is subjected to balanced modulation by the subcarrier whose phase has been changed in the phase shifter 19a. Therefore, in the shadow signal color adjustment circuit 19, the tone of the shadow can be changed by adjusting the variable resistor VRa of the phase shifter 19a, and the level of the modulation signal can be changed by adjusting the variable resistor VRb of the balance modulator 19b. By adjusting the variable resistor VRc of the brightness adjuster gc, the brightness of the color of the shadow can be changed respectively. Note that the output signals of the brightness adjuster 19c and the balanced modulator 13b are combined in the mixer 19d. Next, the delayed original pattern signal i supplied to the differential amplifier 16 or the delayed signal g (0 "0") of the horizontal delay circuit 2 is simultaneously supplied to the pattern signal color adjustment circuit 20 via the c terminal of the changeover switch 24. Similarly to the shadow signal color adjustment circuit 19 described above, the pattern signal color adjustment circuit 20 includes a phase shifter 20a, a brightness adjuster 20b, a balance modulator 20c, and a mixer 20d.
Therefore, in this pattern signal color adjustment circuit 20',
The brightness, hue and intensity of the colors of the delayed original pattern image can be adjusted respectively. Effect Amplifier 6
The video signal p supplied to is supplied to the gain adjustment amplifier 22 via the fixed state a of the changeover switch 21. The changeover switch 21 switches between the video signal and the background signal (
This is used to switch between the signal and the plain signal. This background signal is supplied from the background signal generator 23 to the gain adjustment amplifier 22 via the fixed terminal b of the changeover switch 21. Background signal generator 23
has the same configuration as the shadow signal color adjustment circuit 19 and pattern signal color adjustment circuit 20 described above, and consists of a phase shifter 23a, a brightness adjuster 23b, a balance modulator 23c, and a mixer 23d. The brightness, hue, and depth of the background color of the screen can be adjusted respectively.The gain adjustment amplifier 22 has a control terminal 22a, and the control terminal 22a is connected to the fixed terminal a of the changeover switch 24 and the control terminal 22a. The superimposed pattern signal & is supplied through the inverter 25. The output signal of the gain adjustment amplifier 22 is a signal obtained by extracting the signal (superimposed pattern signal go) supplied to the control terminal 22a from the input signal, which is the video signal or background signal. The changeover switch 24 is used to display only the shadow signal j on the screen, and when it is turned to the b contact side, the output signal (shade signal j) of the differential amplifier 16 is supplied via the inverter 25. Therefore, the gain amplifier 22
The output signal is a signal obtained by extracting only the shadow signal j from the video signal p or the background signal. When the changeover switch 24 is turned to the b side, the fixed contact c is turned off and the original pattern signal is no longer supplied to the pattern signal color adjustment circuit 20'. Therefore, only the shadows or edges of the original pattern signal are displayed on the television screen. The output signals of the shadow signal color adjustment circuit 19 and the pattern signal color adjustment circuit 20 are supplied to gain adjustment amplifiers 26 and 27, respectively. These gain adjustment amplifiers 26, 27 are, for example, sliding variable resistors VR26 and VR27 that move relative to each other.
Equipped with: By manually or automatically operating these variable resistors VR26 and VR27, the output signals of the gain adjustment amplifiers 26 and 27 change continuously from a high level to a low level (zero level). Therefore, by this operation, the shaded pattern image can be faded in or out on the television screen. The respective output signals of the gain adjustment amplifiers 25, 26, and 27 are supplied to a mixer 28, where they are combined and output as a line output signal. The line output signal is modulated by a video carrier and sent out as radio waves. Next, the operation of the television signal generator of the present invention will be explained in Figs. 7A to 7G, Fig. 8, and Figs. 9A to 9A.
This will be explained with reference to FIG. 9G. FIG. 7A shows selection switches SW (0, 0,
), SW (0, 11), . ．． ．．・．． ...SW(0, 112
) is shown in shading, which would occur if only ``A'' was turned off. FIG. 8 shows that the shaded pattern image shown in FIG. 7A is
FIG. 7 is a waveform chart showing waveforms of various parts to show the process generated by the television signal generator shown in FIGS. The television image "A" formed by the original pattern signal gi before being contoured or shaded is shown in dashed lines in FIG. 7A. The bride pattern signal gi for forming the character A on the screen is an arbitrary scanning line L
When you take out the signal, it looks like the signal g shown in FIG. This original pattern signal is waveform-shaped by the waveform shaping circuit 7 shown in FIG. 1, and sequentially delayed by IH (one scanning line) by the vertical delay circuit 1. Furthermore, the output signal of the waveform shaping circuit 7 and the vertical delay circuits Y0, . ~Y-,
The individual output signals of 2 are respectively supplied to the individual horizontal delay circuits X-, 2 to X-, 2 constituting the horizontal delay circuit 2. And this horizontal delay circuit X+,2~X-,2
The series delay circuits x-, . ~x, the original pattern signal is sequentially delayed in the horizontal direction.
As shown in FIG. 9A, the selection switch SW (
0, 0), SW (0, 11). ．． ．． …． ．． ．． SW(0,
112) and turn off the center selection switch SW (0, 0
) to the right side, the signal "1" is supplied to one input terminal of the Nan gate Go, G, ○2......GM, and these become active. Therefore, In this case, the output signal of the vertical delay circuit Yo and the corresponding output signal of each delay circuit of the horizontal delay circuit Xo, , are output from the commonly connected output terminals on the NAND gates Go to G side.As shown in FIG. It is delayed and appears on the scanning line of FIG. 7A.However, since the television screen uses interlaced scanning, this scanning line Lo is the scanning line L10, 2 to 12 where the original pattern signal g: appears. Furthermore, as shown in Fig. 8, the output signal of the horizontal delay circuit Y is the output signal of the vertical delay circuit Y.The output signal of the vertical delay circuit Y is the output signal of the delay circuit
・,×−・o……Since the signal has passed through the turret of ×−1′, it is delayed by 12 times than the signal Yo. Further, the output signal x0 of the next delay circuit x0 is further delayed by t from the signal x0. In this way, the output signals of the following delay circuits x+2 to x+,2 are sequentially delayed by t in the horizontal direction. Therefore, the image of the letter A indicated by the dashed line in FIG. 7A is translated in parallel by a distance corresponding to a small delay amount in the vertical direction and a delay amount of 24t in the horizontal direction to the position indicated by the dotted line in the figure. Nand Gate Go, G+, ~○10, 2
As shown in FIG. 8, the output signal h' of the delay circuit pine, x+. It is the sum of the output signals of ~x10,2. The output signal h of the NAND gate is further passed through a horizontal delay circuit X0,
It is supplied to an adder circuit 8 for adding the output signals of 2 to X-, 2, where a superimposed pattern signal is formed. On the other hand, the original pattern signal gi is separately supplied to a diagonal delay circuit 3, and its output signal i is delayed by ten Q (o=12) than the original pattern signal gi, as shown in FIG. Accordingly, the image of the letter A, indicated by the dashed line in FIG. 7A, is translated in a diagonal direction by a distance corresponding to the delay of the string in the vertical direction and 13 in the horizontal direction to the position indicated by the solid line in FIG. 7A. The superimposed pattern signal formed as described above and the delayed original pattern signal i are supplied to the differential amplifier 16 of the L effect amplifier 6. The output signal j of the differential amplifier 16 is obtained by subtracting the source pattern signal i from the superimposed pattern signal as shown in FIG. j and the above-mentioned source pattern signal i are separately supplied to a shade signal color adjustment circuit 19 and a pattern signal color adjustment circuit 2, where the brightness, hue and density of the color are adjusted. The shadow signal i and the original pattern signal i pass through gain adjustment amplifiers 26 and 27, respectively, and are combined with the video signal p or background signal in a mixer 28. This composite signal may be obtained by omitting, for example, the subcarrier component and the video signal. As shown in the figure, like the shaded pattern signal in Fig. 8, the pattern signal i has a shaded signal j with a different hue shown by the shaded area.This shaded pattern signal is When displayed on the John screen, as shown in Figure 7A, the original letter A (dotted chain line) appears diagonally downward in parallel (fence + Q delay) (solid line).
, a horizontal shaded area (hatched area) is added to this character. By switching the selector switch 15 to the hard side, the delay signal g(0,0) described above (i.e., the signal xo in FIG. 8) can be used instead of the pattern signal i. In this case, the character part and The border with the shaded area looks hard.Next, in Figure 7B, the switches on the operation panel 4a of the selection switch circuit 4 are arranged in a row downward from the center selection switch SW (0, 0) as shown in Figure 9B. This is the case where the selected vertical delay circuits are Yo, YM,, Y-2......
Y-, 2, and correspondingly the horizontal delay circuit F,
-,,X-2...X-. 2 each of the delay circuits xo
only selected. Therefore, in the same manner as in FIGS. 7A and 9A, a vertically shaded portion is formed as shown by diagonal lines in FIG. 7B. FIG. 7C shows a case where the selection switches on the operation panel 4a of the selection switch circuit 4 are selected over the entire square hatched area shown in FIG. 9C (in other words, all 625 selection switches). In this case, t total vertical delay circuits Y0, . ~Y-, 2 and each delay circuit x core ~x10, 2 of the horizontal delay circuits X-, 2~XM are selected. Therefore, the image of the letter A shown by the dashed line in FIG. 7C is translated in the vertical and horizontal directions to the position shown by the dotted line to form a shadow area. On the other hand, similarly to the above, the original character A (dotted iron line) is delayed in the diagonal direction by the diagonal delay circuit 3, and is translated in parallel to the center of the shaded area as shown by the solid line.
Therefore, a shadow of the letter A as shown by diagonal lines in FIG. 7C is formed on the screen. Note that by selecting a group of selection switches in an area smaller than the square area of the operation panel 4a shown in FIG. 9C, it is possible to form a smaller shaded area than in FIG. 7C. Also, if you select a rectangular area on the operation panel 4a,
A shaded area may be formed that is longer in either the vertical or horizontal direction than the other. FIG. 7D shows a shaded pattern formed when the selection switches on the operation panel 4a are selected in a line diagonally to the lower right from the center selection switch SW (0, 0) as shown in FIG. 9D. By this kind of operation, for example, a diagonal shaded portion can be formed in the image of the letter B. FIG. 7E shows a case where the selection switches on the operation panel 4a are selected in a circular pattern centered on the central selection switch SW (0 "0") as indicated by diagonal lines in FIG. 9E. It is possible to add shading with rounded corners to a character with rounded corners, such as ``.'' Figure 7F shows how to change the selection switch on the operation panel 4a to the center selection switch SW (as shown in Figure 9F). 0, 0) is selected as the center. In this case, as shown in Figure 7F, a relatively long shaded area in the longitudinal and machine directions and a short shaded area in the diagonal direction is formed. Figure 7G shows the selection switch on the operation panel 4a set to 9G.
As shown in the figure, this is a case where the selection is made in a cross shape centered on the central selection switch SW (0 "0"). In this case, as shown in Figure 7G, shaded areas are provided only on the top, bottom, left and right of the figure. The selection pattern memory circuit 5 shown in FIG.
Of the operation patterns for the selection switches on the operation panel 4a shown in FIG. 9G, commonly used ones are written in the ROM. By writing the outlines of characters (Fig. 7C), horizontal shading areas (Fig. 7A), diagonal shading (Fig. 70), etc. in the ROM, you can change the outline or shading patterns as needed. This allows for quick selection.
FIG. 10 is a shaded pattern having a temporally varying shaded area in the horizontal direction. In this case, particularly, this shaded area is a radial shadow such as a shadow formed by a point ray. In order to form such a radial shadow portion, the selection pattern memory circuit 5 changes the selection pattern written in the memory over time based on a horizontal clock address signal or a vertical line address signal. It is supposed to be done. For this purpose, the television signal generator shown in FIG.
The above-mentioned address signal forming circuit 40 that generates such a clock address signal and line address signal is provided. As clearly shown in FIG. 4, the selection pattern memory circuit 5
is equipped with clock address terminals C, .about.Cm and line address terminals L, .about.Ln, and a clock address signal or a line address signal is supplied from the address signal generation circuit 40 to these terminals. . Address signal generation circuit 4 Kawama, clock pulse generator 41,
RS flip-flop 42, 43, AND gate 44,
45, a clock counter 46, and a line counter 47. The clock pulse generator 41 is for generating clock pulses, and may be, for example, an astable multipipulator. By adjusting variable resistor VR4 of clock pulse generator 41, the oscillation frequency of this clock pulse generator can be changed.
The output signal of this clock pulse generator 41 is supplied to one input terminal of an AND gate 44. Further, the output terminal Q of the RS flip-flop 42 is connected to the other input terminal of the AND gate 44. The RS flip-flop 42 controls the clock pulses supplied to the clock counter 46 to control the timing of the counting operation of the clock counter 46. The set terminal S of the RS flip-flop 42 receives the waveform-shaped original pattern signal gi from the waveform shaping circuit 7 in FIG.
is supplied. In addition, the reset terminal R of the RS flip-flop 42 has
Horizontal sync signal is supplied. Therefore RS Flipf. The pin 42 is set at the leftmost end of the original pattern signal gi, and is reset by the horizontal synchronization signal at the end of the horizontal scanning period. While the RS flip-flop 42 is in the set state, the AND gate 40 is activated and the clock pulse from the clock pulse generator 41 is supplied to the clock terminal CP of the clock counter 46.
The clock counter 46 counts the supplied clock pulses and sequentially supplies clock address signals to the clock address terminals C, -Cm of the selected pattern memory circuit 5. Note that this clock counter 46 is reset by a horizontal synchronization signal. In the selection pattern memory circuit 5, a shading pattern is written in advance in order to obtain a selection pattern that changes over time in the horizontal direction of the television screen based on such a clock address signal. If this selection pattern is replaced with the operation of the selection switch on the operation panel 4a, it will be as shown in FIG. The pattern gradually changes to a shading selection pattern (in the direction of the arrow), and further changes gradually through state b to the shading selection pattern shown by c.Therefore, between shading selection patterns a and b, there is a pattern intermediate between these patterns. When such an output signal of the selection pattern memory circuit 5 is supplied to the selection gate circuit 9 of FIG. 1, as shown in FIG. In this case, this shaded pattern becomes a more three-dimensional pattern image.The frequency of the clock pulse obtained from the clock pulse generator 41 is lowered to change from state a in FIG. If it takes 2 to 3 seconds to change to state c, the shadow of the pattern image can gradually move from the diagonal left direction to the diagonal right direction during this time.In other words, the point light source moves from the right side of the television screen. A shadow is formed that moves to the left.In this case, the final output signal of the clock counter 46 may be supplied to the reset terminal of the RS flip-flop 42.Furthermore, the shadow does not become radial, but is formed at a single point. It is also possible to set the selection pattern of the selection pattern memory circuit 5 in such a manner that it converges towards the clock.The line address signal can also be formed in the same manner as the clock address signal.In this case, the line counter 47 is horizontally synchronized. The RS flip-flop 43 is set by the original pattern signal and reset by the vertical synchronization signal.This line address signal is supplied to the selected pattern memory circuit 5 to set the selected pattern in an appropriate form. For example, it is possible to create a pattern image with radial shading where there is a point light source on the side of the pattern image.Fix the shading area to the television screen and move the original pattern image to the screen position. Almost the same effect can be obtained even by moving it according to the layer. Next, a second embodiment of the present invention will be explained with reference to FIGS. 12 to 16. The first embodiment described above By way of example, very effectively characters,
It is possible to add shading to pattern images such as numbers, symbols, human figures, etc. In the above method, it is possible to display a pattern with very good contrast compared to the background of the television screen, but in some cases, the visual effect can be further enhanced by blurring the boundary line between the shadow area and the background area. can be improved. Particularly when inserting a human image photographed with a separate camera into the screen using the Chromaki et al. method, adding soft shading or outlines is an effective means for visual effect. FIG. 12 is an overall block diagram of a television signal generator showing a second embodiment of the invention for the above purpose. Note that in FIG. 12, the same parts as in FIG. 1 are designated by the same reference numerals, and their explanations will be omitted. The television signal generator shown in FIG. 12 includes a vertical delay circuit 1, a horizontal delay circuit 2, a diagonal delay circuit 3, a selection gate circuit ga,
gb; gc, 9d "Selection pattern memory circuit 5a, 5
b, 5c, 5d, addition circuit 8a, 8b, 8c? 8d,
Waveform shaping circuit 7, differential amplifier 30, level addition circuit 31
, an effect amplifier 32, and the like. Selection gate circuit ga? 9b, gc, 9d, selection pattern memory circuits 5a, 5b, 5c, 5d and addition circuit 8
8a, 8b, 8c, and 8d are the same as the selection gate circuit 9, selection pattern memory circuit 5, and addition circuit 8 in FIG. Instead of,
The selection switch circuit 4 shown in FIG. 4 and the operation panel 4a shown in FIG. 5 can be used. In FIG. 12, as in the first embodiment, an original pattern signal is supplied to a vertical delay circuit 1' via a waveform shaping circuit 7. The output signal of the waveform shaping circuit 7 and the output signal of each of the vertical delay circuits Y+, o to Y-, 2 constituting the vertical delay circuit 1 are the output signals of each horizontal delay circuit X+ of the horizontal delay circuit 2, respectively.
．． 623 horizontally and vertically delayed pattern signals are obtained from each of these horizontal delay circuits. These pattern signals are then supplied in parallel to each selection gate circuit 9a to 9d. Each selection gate circuit 9a to gd is composed of 62 NAND gates corresponding to each of the 625 pattern signals, and these gates are connected to the selection pattern memory circuit 5.
It is selected by the selection signal from a to 5d. The output signals of each selection gate circuit 9a to gd are output from adder circuits 8a to 8d.
It is added at . Therefore, from the output terminals of each of the adder circuits 8a to 8d, one or more of the 62 delayed Pakun signals are selected and superimposed, respectively (i.e., a total of 4 superimposed pattern signals). )It is formed. The size of the area of the pattern image formed by these four vertical pattern signals is Sa, Sb, Sc, and Sd, respectively.
Then, the memory contents of the selection pattern memory circuits 5a to 5d are set so that Sa<Sb<Sc<Sd. Next, the four superimposed pattern signals are each supplied to a level adder circuit 31. The three level adder circuits are for adjusting the levels of the input signals to appropriate values and adding them together. The output signal of this level addition circuit 31 is supplied to the effect amplifier 32 through the a terminal of the changeover switch 34. Further, the effect amplifier 32 is supplied with the original pattern signal and the color subcarrier signal delayed in the diagonal delay circuit 3, respectively, as in the first embodiment. This effect. The amplifier 32 has almost the same configuration as the effect amplifier 6 in the first embodiment, except that an adder circuit 33 is provided at the input section of the delayed original pattern signal. Figure 13 shows this effect.
Only a part of the input side of the amplifier 32 is shown, and the portion not shown has the same configuration as the effect amplifier 6 of the first embodiment shown in FIG. Note that the addition circuit 33
is used when forming a double contoured pattern signal, which will be described later. The output signal of the level adder circuit 31 is supplied to the differential amplifier 16. Further, the original pattern signal i delayed by the diagonal delay circuit 3 to the center of the superimposed pattern area is transferred to the switch 15 and the adder circuit 33.
is supplied to one terminal of the differential amplifier 16 through terminal a of the differential amplifier 16. The output signal of the differential amplifier 16 is supplied to a shadow signal color adjustment circuit 19 (not shown), where the color is adjusted.
Further, the delayed original pattern signal, which is the output signal of the adder circuit 33, is supplied to the pattern signal color adjustment circuit 20 (not shown) via the c terminal of the changeover switch 24, and is color adjusted there. Furthermore, the four superimposed signals whose levels have been added and which are supplied to the ten terminals of the differential amplifier 16 are simultaneously sent from the a terminal of the cut-off switch 24 to the control terminal 22a of the gain adjustment amplifier 22 (not shown) via the inverter 25. supplied,
Therefore, the superimposed signal portion is extracted from the video signal. The output signals of the predetermined shadow signal color adjustment circuit ig and pattern signal color adjustment circuit 20 are transmitted through gain adjustment amplifiers 26 and 27 (
(not shown). The output signals of these gain adjustment amplifiers 22, 26, and 27 are combined by a mixer 28 (not shown), thereby forming a line output signal constituting a television screen. Next, an example of the operation of the television signal generator having the configuration shown in FIGS. 12 and 13 will be described with reference to FIGS. 14 and 15. Note that FIG. 14 shows a pattern image formed based on a soft shaded pattern signal obtained from a television signal generator. Also, Figure 15 is similar to Figure 12 and 1.
FIG. 14 is a waveform diagram showing waveforms of various parts in FIG. 3 in correspondence with FIG. 14; First, the signal gi on the scanning line L+, 2 of the original pattern signal represented by the dashed line in FIG. 14 is supplied to the waveform shaping circuit 7 and the diagonal delay circuit 3 in FIG. The output signal of the waveform shaping circuit 7 is delayed by the L vertical delay circuit 1 and the horizontal delay circuit 2 to form 625 pattern signals whose positions are slightly shifted. These pattern signals are sent to the selected pattern memory circuit 5a.
, 5b, 5c, and 5d, respectively, and only a predetermined pattern signal is selected there. These selected pattern signals are then sent to adder circuits 8a, 8b, 8c, 8.
As a result, superimposed signals a, b, c, and d (FIG. 15) having mutually different widths are formed. As mentioned above, the areas Sa, Sb, Sc, and Sd of the pattern image formed by these superimposed signals a, b, c, and d are
The memory contents of the selected pattern memory circuits 5a to 5d are determined so that Sa<Sb<Sc<Sd.
Next, the output signals a, b, c, d of the adder circuits 8a to 8d are as follows.
The signal is supplied to a level adding circuit 31, where a level-adjusted and added signal is obtained as shown in signal k' of FIG. The output signal k (superimposed signal) of this level addition circuit 31,
The delayed original pattern signal i', which is the output signal of the diagonal delay circuit 3, is supplied to the effect amplifier 32, respectively. As described above, the effect amplifier 32 performs the following operations: extracting the original pattern signal from the superimposed signal, adjusting the color of the shadow signal and the original pattern signal, extracting the superimposed signal from the video signal, and synthesizing the signals. Output as a signal. As shown in FIG. 14, the soft shaded pattern image obtained in this way has shadows of different color density levels added to the original pattern image "A". In this embodiment, there are four levels of shading, but by increasing the number of levels, smoother soft shading can be added. Note that any one of the above four superimposed pattern signals a, b, c, and d can be used as the superimposed pattern signal song in the first embodiment. Next, another example of the operation of the television signal generator shown in FIGS. 12 and 13 will be described with reference to FIG. 16. In FIG. 12, a double contoured pattern signal can be formed by connecting the switch 34 to the b and c sides. In this case, the adder circuit 8a is connected to the ten terminal of the differential amplifier 30.
A signal b from the terminal is supplied to the terminal, and a superimposed signal a is supplied to one terminal. Therefore, the output signal of the differential amplifier 30 is
This is obtained by removing a from the superimposed signal b. Further, the superimposed signals a and b are supplied to the input terminals of the adder circuit 35, and the superimposed signals a and b are added. The output signal of the differential amplifier 30 and the output signal of the adder circuit 35 are connected to the input terminal b of the adder circuit 33 of the effect amplifier 32 and the input terminal b of the adder circuit 33 of the effect amplifier 32 via the c terminal and the b terminal of the switch 34.
They are supplied to ten terminals of 6, respectively. On the other hand, this addition circuit 33
For example, since the original pattern signal i delayed in the diagonal direction is supplied to the input terminal a of It will be added. Furthermore, Hishikin Amplifier Ki 6-
The output signal of the adder circuit 33 is supplied to the terminal.
The output signal of the differential amplifier 6 becomes the intermediate part s between the double contour part r shown in the g-th crab diagram and the outside of the original pattern image "A. Furthermore, this effect is generated. Also in the amplifier S2, the adder circuit 33 The output signal of (
16) and the output signal of the differential amplifier 16 (portion s in FIG. 16) are color-adjusted and combined as a video signal. In this way, a pattern image with double outlines as shown in FIG. 6 can be formed. In this case, by turning the changeover switch 24 to the lower side in FIG. It is also possible to change the colors of the pattern image "A" and the double contour part r.Furthermore, by appropriately selecting the superimposed signals obtained from the adder circuits 8a to 8d in FIG. It is also possible to create a peripheral double contoured portion or a wider double contoured portion.
The main effects obtained by the television signal generator in these embodiments are as follows. (1' Shading of arbitrary size, color, shape, and green can be added to pattern images such as letters, numbers, symbols, or human images obtained by a television camera. {2) Pattern signal generator, Contours and shadows can also be added to pattern images etc. electrically created by a time signal generator or the like. {3' Only the hollow outline portion excluding the pattern image can be displayed on the screen. {41 Radial shadows such as those formed by a point light source can be added to a pattern image. ■ You can add dark and light shading. '61
A double contour portion can be added around the pattern image. It will be understood that the present invention is not limited to the first and second embodiments described above, but can be further modified based on the technical idea thereof. For example, in the above embodiment, the shading added to the pattern image was set to be formed in 25 scanning lines in the vertical direction and the corresponding area in the horizontal direction. It is possible to enlarge the shaded area by increasing the number of elements of the delay circuits constituting the vertical delay circuit and horizontal delay circuit 2 shown. Regarding the shaded pattern, it is possible to form another pattern without being limited to this example.For example, the switch group on the control panel mother a in Fig. 4 can be made into a rectangle, an oval shape, a cross pattern You can also select a shape.Also, if you select a triangle shape,
For example, it is possible to add shading to the pattern that spreads from side to side as it goes downward. Furthermore, in the above embodiment, the contour area was formed by delaying the original pattern signal in the vertical direction and then in the horizontal direction. In the above embodiment, the operation panel 4a of the selection switch circuit 4 shown in FIG. , or may be configured with a multi-channel rotary switch.In the above embodiment, the television signal generator according to the present invention was explained as being used on the transmitting side (broadcasting station), but on the receiving side (television station). For example, it can be applied to a digital television receiver that generates a time signal represented by a dot matrix or number segments, etc. inside or outside the television receiver. By adding a television signal generator according to It is possible to obtain television images with patterns, contoured patterns, and bordered patterns with relatively simple operations.In addition, the shape, center, direction, etc. of contours and shadows can be adjusted to correspond to the vertical and horizontal directions of the screen. The selection switch means arranged in a two-dimensional matrix can be arbitrarily selected, and furthermore, the operation of the selection switch means almost corresponds to the shape, interior, direction, etc. of outlines, shading, etc., making the operation easy and user-friendly. A good television signal generator is available.

【図面の簡単な説明】[Brief explanation of drawings]

第１図〜第１１図は本発明によるテレビジョン信号発生
器の第１の実施例を示すものであって、第１図はテレビ
ジョン信号発生器の全体のブｏツク図、第２図は第１図
に示す垂直遅延回路及び水平遅延回路の詳細を示す回路
図、第３図は第２図を説明するためのものであって、第
１図に示すテレビジョン信号発生器によって得られるパ
ターン信号を形成するテレビジョン画面の正面図、第４
図は第１図に示す選択スイッチ回路、選択パターンメモ
リー回路及びアドレス信号形成回路の詳細を示す回路図
、第５図は第】図に示す選択スイッチ回路の操作盤を示
す平面図、第６図は第蔓図に示すェフェクト・アンプの
詳細なブロック図、第すＡ図〜第７Ｇ図の夫々は第１図
に示すテレビジョン信号発生器によって形成される様々
な陰影を有する陰影付きパターンを示すテレビジョン画
面の部分正面図、第８図は第１図、第２図及び第６図に
示すテレビジョン信号発生器の各部の波形を示す波形図
、第９Ａ図〜第９Ｇ図の夫々は第７Ａ図〜第７Ｇ図に示
される陰影付きパターンに対応する第５図に示す操作盤
の平面図、第１０図は第１図に示すテレビジョン信号発
生器によって形成される水平方向に時間的に変化する陰
影部分を有する陰影付きパターンを示すテレビジョン画
面の部分正面図、第１１図は第１０図に示される陰影付
きパターンに対応する第５図に示す操作盤の時間的経過
を表わす平面図である。 また第１２図〜第１６図は本発明によるテレビジョン信
号発生器の第２の実施例を示すものであって、第１２図
はテレビジョン信号発生器の全体のブロック図、第亀３
図は第１２図に示すェフェクト・アンプの−部分のブ。
ック回路図、第１４図は第１２図及び第１３図に示すテ
レビジョン信号発生器から得られるソフト陰影付きパタ
ーン信号に基いて形成されるパターン画像の正面図、第
１５図は第１４図に対応して示す第１２図及び第１３図
の各部波形を示す波形図、第１６図は第１２図及び第１
３図に示すテレビジョン信号発生器から得られる二重輪
郭付きパターン信号に塞いて形成されるパターン画像の
正面図である。なお図面に用いられている符号において
、１は垂直方向遅延回路、２は水平方向遅延回路、３は
斜方向遅延回路、４は選択スイッチ回路、４ａは操作盤
、５は選択パターンメモリー回路、６はェフェクト。 アンプ〜 ８は加算回路「 ９は選択ゲート回路、１６
は差動増幅器、３９はオン・オフスイツチ、４０１まア
ドレス信号形成回路「Ｙ十，．〜Ｙ−，２は垂直遅延回
路「Ｘ十，２〜Ｘ‐，２は水平遅延回路、ｘ−，．〜ｘ
＋，２は遅延回路である。第１図第２図 第３図 第４図 第５図 第６図 第７８図 第７Ａ図 第８図 第９Ａ図 第９Ｃ図 第１０図 第１１図 第１２図 第１３図 第１４図 第１５図 第１６図1 to 11 show a first embodiment of a television signal generator according to the present invention, in which FIG. 1 is an overall book diagram of the television signal generator, and FIG. FIG. 3 is a circuit diagram showing details of the vertical delay circuit and horizontal delay circuit shown in FIG. 1, and FIG. 3 is for explaining FIG. 2, and shows the pattern obtained by the television signal generator shown in FIG. Front view of the television screen forming the signal, 4th
The figure is a circuit diagram showing details of the selection switch circuit, selection pattern memory circuit, and address signal forming circuit shown in Fig. 1; Fig. 5 is a plan view showing the operation panel of the selection switch circuit shown in Fig. 6; is a detailed block diagram of the effects amplifier shown in FIG. 1, and each of FIGS. FIG. 8 is a waveform diagram showing the waveforms of each part of the television signal generator shown in FIGS. 1, 2, and 6. FIGS. A plan view of the operation panel shown in FIG. 5 corresponding to the shaded pattern shown in FIGS. 7A to 7G, and FIG. FIG. 11 is a partial front view of a television screen showing a shaded pattern with changing shading; FIG. 11 is a plan view showing the passage of time over time of the control panel shown in FIG. It is. 12 to 16 show a second embodiment of the television signal generator according to the present invention, and FIG. 12 is an overall block diagram of the television signal generator, and FIG.
The figure shows the negative part of the effect amplifier shown in FIG.
14 is a front view of a pattern image formed based on the soft shaded pattern signal obtained from the television signal generator shown in FIGS. 12 and 13, and FIG. 16 is a waveform diagram showing the waveforms of each part in FIGS. 12 and 13 corresponding to FIG.
FIG. 4 is a front view of a pattern image formed on a double-contoured pattern signal obtained from the television signal generator shown in FIG. 3; In addition, in the symbols used in the drawings, 1 is a vertical delay circuit, 2 is a horizontal delay circuit, 3 is a diagonal delay circuit, 4 is a selection switch circuit, 4a is an operation panel, 5 is a selection pattern memory circuit, and 6 ha effect. Amplifier ~ 8 is an adder circuit, 9 is a selection gate circuit, 16
39 is a differential amplifier, 39 is an on/off switch, 401 is an address signal forming circuit; ``Y0, .~Y-, 2 is a vertical delay circuit; ~x
+, 2 are delay circuits. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 78 Figure 7A Figure 8 Figure 9A Figure 9C Figure 10 Figure 11 Figure 12 Figure 13 Figure 14 Figure 15 Figure 16

Claims (1)

【特許請求の範囲】[Claims] １ テレビジヨン画面に文字、図形等を描く原パターン
を画面の水平方向及び垂直方向に夫々複数段遅延させて
、垂直方向にｎ個及び水平方向にｍ個の互いに少しずつ
ずれたｎ×ｍ個の遅延信号を形成する遅延手段と、これ
らのｎ×ｍ個の遅延信号のうちの複数個を任意に選択す
る選択手段と、この選択手段の出力の和をとる加算手段
と、上記ｎ×ｍ個の遅延信号が分布する画面領域のほぼ
中央に位置し且つ原パターン信号とほぼ同形の画像を与
える中央信号を導出する手段と、上記加算手段の出力か
ら上記中央信号を減算する減算手段と、上記中央信号と
減算手段の出力とを色相、飽和度又は明度の少なくとも
１つにおいて互いに異なる状態で加算する混合手段とを
具備し、上記選択手段は、マトリツクス状に平面配置さ
れたｎ×ｍ個の選択スイツチ手段を備えることを特徴と
するテレビジヨン信号発生器。1 The original pattern for drawing characters, figures, etc. on a television screen is delayed by multiple steps in the horizontal and vertical directions of the screen, and then n x m patterns are created, n in the vertical direction and m in the horizontal direction, slightly shifted from each other. a delay means for forming a delayed signal of n×m, a selection means for arbitrarily selecting a plurality of these n×m delayed signals, an addition means for calculating the sum of the outputs of the selection means; means for deriving a central signal that is located approximately at the center of a screen area where the delayed signals are distributed and provides an image that is approximately the same shape as the original pattern signal; and subtracting means that subtracts the central signal from the output of the adding means; mixing means for adding the central signal and the output of the subtraction means in a state different from each other in at least one of hue, saturation, or lightness; A television signal generator comprising: selection switch means.