JPS60130794A - Display area discriminator circuit - Google Patents
Display area discriminator circuitInfo
- Publication number
- JPS60130794A JPS60130794A JP58239224A JP23922483A JPS60130794A JP S60130794 A JPS60130794 A JP S60130794A JP 58239224 A JP58239224 A JP 58239224A JP 23922483 A JP23922483 A JP 23922483A JP S60130794 A JPS60130794 A JP S60130794A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display area
- area
- information
- attribute information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、表示装置にマルチウィンドウを表示する場合
、ウィンドウの表示領域判別しウィンドウの属性情報を
生成する表示領域判別回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a display area determination circuit that determines the display area of a window and generates window attribute information when displaying multiple windows on a display device.
従来例の構成とその問題点
近年、ディスプレイ画面を１ウインドウ」と呼ぶ幾つか
の表示領域に分割、管理することにより複数の文書・図
形情報を比較照合あるいは、暗記編集する操作を容易に
行なう方法が注目されている。Conventional structure and its problems In recent years, a method has been developed to easily compare, collate, or memorize and edit multiple pieces of document/graphic information by dividing the display screen into several display areas called "one window" and managing them. is attracting attention.
以下に従来のビットマツプ表示装置について説明する。A conventional bitmap display device will be explained below.
第１図は従来のビットマッシ表示装置の構成図を示すも
のてあシ、１ｉｄＣＰＵ、２は主記憶、３は表示装置、
４は画像データを記憶する画像メモリ、５は表示装置の
表示内容と１対１に対応した画像データを記憶するフレ
ームメモリ、６は画像メモリ４の内容をフレームメモリ
５へ転送するＤＭＡコントローラである。FIG. 1 shows a configuration diagram of a conventional Bitmasci display device.
4 is an image memory for storing image data; 5 is a frame memory for storing image data in one-to-one correspondence with display contents of the display device; 6 is a DMA controller for transferring the contents of the image memory 4 to the frame memory 5. .
以上のように構成された従来のビットマツプ表示装置に
ついて、以下その動作について説明する。The operation of the conventional bitmap display device configured as described above will be explained below.
第１図において、表示装置３にマルチウィンドウを表示
する場合、主記憶２上にウィンドウ管理情報をもち、Ｃ
ＰＵ１がこの内容に従ってＤＭＡコントローラ６に転送
動作を指示す乞。ＤＭＡコントローラ６はこの指示に従
って、画像メモリ４のデータをフレームメモリ５に転送
する。この転送動作を制御する主記憶２上のウィンドウ
管理情報は、ウィンドウ間の表示優先度とウィンドウの
表示内容である。In FIG. 1, when displaying a multi-window on the display device 3, window management information is stored on the main memory 2, and
The PU 1 instructs the DMA controller 6 to perform a transfer operation according to this content. The DMA controller 6 transfers the data in the image memory 4 to the frame memory 5 in accordance with this instruction. The window management information in the main memory 2 that controls this transfer operation is the display priority between windows and the display contents of the windows.
複数のウィンドウが重なって設定された場合のスクリー
ン上の表示を第２図に示す。ウィンドウ間の表示優先度
の上位のウィンドウＡを下位のウィンドウＢに優先して
表示する。このためにＤＭＡコントローラ６によって画
像メモリ４からフレームメモリ６にデータを転送する際
に、ウィンドウＡとウィンドウＢを夫々、八１．Ａ２．
Ａ３゜８１ 、Ｂ２．Ｂ３．Ｂ４の領域に分割する。重
なりのない領域ＡＩ 、Ａ３ 、Ｂ１ 、Ｂ２ 、Ｂ４
は画像メモリ４のデータをフレームメモリ５へ転送する
・が、重なりのある領域Ａ２とＢ３は、ウィンドウＡと
ウィンドウＢの表示優先度の上位のウィンドウＡの領域
Ａ２を画像メモリ４からフレームメモリ６５転送する。FIG. 2 shows the display on the screen when multiple windows are set to overlap. Window A, which has a higher display priority among windows, is displayed with priority over window B, which has lower display priority. For this reason, when data is transferred from the image memory 4 to the frame memory 6 by the DMA controller 6, the windows A and B are set to 81. A2.
A3°81, B2. B3. Divide into B4 area. Non-overlapping areas AI, A3, B1, B2, B4
transfers the data in the image memory 4 to the frame memory 5.However, in the overlapping areas A2 and B3, the area A2 of window A with the higher display priority of windows A and B is transferred from the image memory 4 to the frame memory 65. Forward.
以上の動作によって表示画面上にウィンドウＡがウィン
ドウＢＫ重なって表示することができる。By the above operations, window A can be displayed on the display screen so as to overlap window B.
しかしながら上記のような構成では、画像メモリからの
表示データの切出しやフレームメモリへの表示データの
合成は、ＣＰＵ１によってプログラム制御され、表示装
置への表示は必ずフレームメモリへ表示データを書込捷
なければならないという欠点を有していた０
発明の目的
本発明は上記従来Ω問題を解消するもので、表示装置の
表示画面上の複数の重畳した領域のうちる。However, in the above configuration, cutting out display data from the image memory and combining display data into the frame memory is program-controlled by the CPU 1, and the display data must be written to the frame memory in order to be displayed on the display device. OBJECTS OF THE INVENTION The present invention solves the above-mentioned conventional Ω problem, and solves the above-described conventional Ω problem, and eliminates the problem of multiple overlapping regions on the display screen of a display device.
発明の構成
本発明は、表示装置の画面走査線の位置を示すカウンタ
と、表示画面上の任意の位置に設定される領域の位置情
報と属性情報と表示−光情報とを記憶する記憶装置と、
上記カウンタの内容と上記記憶装置の位置情報を比較す
る比較器と、上記比較器により識別された領域の属性情
報を表示優先情報に従がって選択し出力する選択回路を
備えた表示領域判定回路であり、表示画面上の領域の属
性情報を出力することにより、表示画面上の任意の領域
の表示と同期して、その領域のもつ属性情報を得ること
ができるものである。Structure of the Invention The present invention includes a counter that indicates the position of a screen scanning line of a display device, a storage device that stores position information, attribute information, and display-light information of an area set at an arbitrary position on the display screen. ,
Display area determination comprising: a comparator that compares the contents of the counter with position information of the storage device; and a selection circuit that selects and outputs attribute information of the area identified by the comparator in accordance with display priority information. It is a circuit that outputs the attribute information of an area on the display screen and can obtain the attribute information of that area in synchronization with the display of any area on the display screen.
実施例の説明
第３図は本発明の一実施例における表示領域判別回路の
構成図で、表示領域ｎ ｏｎから” ３ ”の４つの長
方形の表示領域で表示優先度は表示領域Ｏが最上位、以
下３が最下位の場合の例を示す。DESCRIPTION OF EMBODIMENTS FIG. 3 is a block diagram of a display area discriminating circuit according to an embodiment of the present invention. In four rectangular display areas from display area no on to "3", display area O has the highest display priority. , an example where 3 is the lowest is shown below.
第３図において、了はシステムバス、８は記憶装置、９
ｉｄ表示領域０のもつ属性情報を記憶するメモリ、１ｏ
は表示領域０の水平方向の表示開始位１４を記憶するメ
モリ、１１は表示領域０の垂直方向の表示開始位置を記
憶するメモリ、１２は表示領域Ｏの水平方向の表示終了
位置を記憶するメモリ、１３は表示領域Ｏの垂直方向の
表示終了位置を記憶するメモリ、１４は走査線が走査し
ている画素の位置を示す水平方向のカウンタ、１５は走
査線が走査している画素の位１ｄを示す垂直方向のカウ
ンタ、１６は１０の水平方向表示開始位置と１４の水平
方向のカウンタと比較する比較器、１７は１１の垂直方
向表示開始位置と１５の垂直方向のカウンタと比較する
比較器、１８は１２の水平方向表示終了位置と１４の水
平方向のカウンタと比較する比較器、１９は１３の垂直
方向表示終了位置と１５の垂直方向のカウンタと比較す
る比較器、２Ｏは各表示領域の比較結果の論理積で真と
なっているもののうち最も表示優先度が高いものを判定
する優先判定回路、２１は優先判定回路２０の判定結果
に従って各表示領域の属性情報を選択する選択回路であ
る。In Fig. 3, R is the system bus, 8 is the storage device, and 9 is the system bus.
Memory for storing attribute information of ID display area 0, 1o
11 is a memory that stores the horizontal display start position 14 of display area 0, 11 is a memory that stores the vertical display start position of display area 0, and 12 is a memory that stores the horizontal display end position of display area O. , 13 is a memory for storing the display end position in the vertical direction of the display area O, 14 is a horizontal counter indicating the position of the pixel being scanned by the scanning line, and 15 is the position 1d of the pixel being scanned by the scanning line. 16 is a comparator that compares the horizontal display start position of 10 with the horizontal counter of 14. 17 is a comparator that compares the vertical display start position of 11 with the vertical counter of 15. , 18 is a comparator that compares the horizontal display end position of 12 with the horizontal counter of 14, 19 is a comparator that compares the vertical display end position of 13 with the vertical counter of 15, and 2O is a comparator for each display area. 21 is a selection circuit that selects the attribute information of each display area according to the determination result of the priority determination circuit 20. be.
以上のように構成された本実施例の表示領域判別回路に
ついて以下その動作を説明する。The operation of the display area determination circuit of this embodiment configured as described above will be described below.
システムバス７を通じて各表示領域の水平及び垂直方向
の表示開始位置及び表示終了位１４と各表示領域の属性
情報を記憶装置８に書込む０表示領域０の場合は、属性
情報を９に、水平方向の表示開始位置Ｘｓ０を１０に、
垂直方向の表示開始位置Ｙｓを１１に、水平方向の表示
終了位置ＸＥ０を１２に、垂直方向の表示終了位置ＹＥ
を１３に書込む。比較器１６では１０のＸｓと水平方向
カウンタ１４と比較し後者が犬のとき真を出力する。比
較器１７では１１のＹｓｏと垂直方卵のカウンタ１５と
比較し後者が大のとき真を出力する。The horizontal and vertical display start position and display end position 14 of each display area and the attribute information of each display area are written to the storage device 8 through the system bus 7.0 If the display area is 0, the attribute information is set to 9 and the horizontal Set the direction display start position Xs0 to 10,
Vertical display start position Ys is 11, horizontal display end position XE0 is 12, vertical display end position YE
Write in 13. The comparator 16 compares Xs of 10 with the horizontal counter 14 and outputs true when the latter is a dog. The comparator 17 compares Yso of 11 with the vertical egg counter 15 and outputs true when the latter is large.
比較器１８では１２のＸＰと水平方向のカウンタ１４と
比較し前者が犬のとき真を出力する。比較器１９゛では
１３のＹＥと垂直方向のカウンタ１５と比較し前者が大
のとき真を出力する。比較器ｉ６，１７，１８．１９の
結果の論理積をとる。The comparator 18 compares the XP of 12 with the horizontal counter 14 and outputs true when the former is a dog. The comparator 19' compares YE of 13 with the vertical counter 15 and outputs true when the former is large. The results of comparators i6, 17, 18, and 19 are ANDed.
この論理積が真のとき表査点が表示領域０に存在（〜て
いることを示す。他の表示領域１．２．３についても同
様に論理積をとる。これらの４つの論理積を優先判定回
路２０に入力し論理積が真であるもののうち表示優先度
が最上位の表示領域を判定し、選択回路２１によシ最上
位の表示領域の属性情報を選択し出力する。When this logical product is true, it indicates that the surface point exists in the display area 0. Similarly, logical products are taken for other display areas 1, 2, and 3. Priority is given to these four logical products. The determination circuit 20 inputs the information and determines which display area has the highest display priority among those whose logical product is true, and the selection circuit 21 selects and outputs the attribute information of the highest display area.
以上のように本実施例によれば、表示領域に走査線の走
査点が存在することを示す回路と表示可能な表示領域の
なかで表示優先度の゛最上位の表示領域の属性情報、を
選択し出力することにより、走査線に同期して実時間で
複数の表示領域が重畳しているなかから表示優先度が最
上位の表示領域の属性情報を出力する。この属性情報に
よりマルチウィンドウの各ウィンドウの表示内容を選択
したり、各ウィンドウ内の表示領域の色情報指定などを
フレームメモリに書込むことなしに行なうことができる
。As described above, according to this embodiment, a circuit indicating that a scanning point of a scanning line exists in the display area and attribute information of the display area with the highest display priority among the display areas that can be displayed are provided. By selecting and outputting, the attribute information of the display area with the highest display priority among a plurality of display areas superimposed in real time in synchronization with the scanning line is output. Using this attribute information, it is possible to select the display content of each window of the multi-window, specify color information for the display area within each window, etc. without writing it into the frame memory.
発明の効果
本発明の表示領域判別回路は、表示装置４の画面走査線
の位置を示すカウンタと、表示画面上の任意の位置に設
定される領域の位置情報と属性情報と表示優先情報とを
記憶する記憶装置と、上記カウンタの内容と上記記憶装
置の位置情報を比較する比較器と、上記比較器により識
別された領域の属性情報を表示優先情報に従がって選択
し出力する選択回路を備えることにより、表示装置の走
査線に同期して表示画面上の複数の重畳した表示領域の
うち表示優先度が最上位の表示領域の属性情報を出力す
る。この属性情報を使“用することにより、各表示領域
の表示内容を選択したり、各表示領域内の表示領域の色
情報指定などをフレームメモリに書込むことなしに行な
うことができ、その実用的効果は大きい。Effects of the Invention The display area determination circuit of the present invention includes a counter indicating the position of the screen scanning line of the display device 4, position information, attribute information, and display priority information of an area set at an arbitrary position on the display screen. a storage device for storing data, a comparator that compares the contents of the counter with position information of the storage device, and a selection circuit that selects and outputs attribute information of the area identified by the comparator according to display priority information. Outputs the attribute information of the display area with the highest display priority among the plurality of overlapping display areas on the display screen in synchronization with the scanning line of the display device. By using this attribute information, it is possible to select the display content of each display area, specify the color information of the display area within each display area, etc. without writing it to the frame memory, and it is possible to The effect is significant.
第１図は従来のビットマツプ表示装置のブロック図、第
２図はマルチウィンドウの表示例を示す模式図、第３図
は本発明の一実施例における表示領域判別回路のブロッ
ク図である。
１・・・・−・ＣＰＵ、２・・・・・・主記憶、３・・
・・・・表示装置、４・・・・・画像メモリ、６・・・
・・・フレームメモリ、６・・・、・・Ｄ Ｍ Ａ コ
ントローラ、７・・・・・システムバス、８・・・・・
・記憶装置、９・・・・・・表示領域の属性情報を記憶
するメモリ、１ｏ・・・・・表示領域の水平方向表示開
始位置を記憶するメモリ、１１・・・・・表示領域の垂
直方向表示開始位置を記憶するメモリ、１２・・・・・
・表示領域の水平方向表示終了位置を記憶するメモリ５
．１３・・・・・・表示領域の垂直方向表示終了位置を
記憶するメモリ、１４・・・・・・走査線の水平方向の
位置を示すカウンタ、１５・・・・・・走査線の垂直方
向の位置を示すカウンタ、１６〜１９・・・・・・比較
器、２゜・・・・・・優先判定回路、２１・・・・・・
選択回路。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
第２図FIG. 1 is a block diagram of a conventional bitmap display device, FIG. 2 is a schematic diagram showing an example of a multi-window display, and FIG. 3 is a block diagram of a display area discrimination circuit in an embodiment of the present invention. 1...CPU, 2...Main memory, 3...
... Display device, 4 ... Image memory, 6 ...
...Frame memory, 6..., DMA controller, 7...System bus, 8...
-Storage device, 9... Memory for storing attribute information of the display area, 1o... Memory for storing the horizontal display start position of the display area, 11... Vertical display area Memory for storing the direction display start position, 12...
・Memory 5 for storing the horizontal display end position of the display area
．． 13...Memory for storing the vertical display end position of the display area, 14...Counter indicating the horizontal position of the scanning line, 15...Vertical direction of the scanning line Counter indicating the position, 16 to 19... Comparator, 2°... Priority judgment circuit, 21...
selection circuit. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2
Claims (1)
ンタと、表示画面上の任意の位置に設定される領域の位
置情報と属性情報と複数個の領域間で重畳が生じた場合
にどの領域を優先して表示するかの判定に用いる表示優
先情報とを記憶する記憶装置と、上記カウンタの内容と
上記記憶装置の位置情報を比較する比較器と、上記比較
器により識別された領域に対応する上記記憶装置の属性
情報を上記記憶装置の表示優先情報に従がって選択し出
力する選択回路とから構成されたことを特徴とする表示
領域判別回路。A counter that indicates the position of a pixel scanned by the scanning line of the display device, position information and attribute information of an area set at an arbitrary position on the display screen, and what to do when overlap occurs between multiple areas. a storage device that stores display priority information used to determine whether to display an area with priority; a comparator that compares the contents of the counter with position information of the storage device; A display area discriminating circuit comprising: a selection circuit that selects and outputs attribute information of the corresponding storage device according to display priority information of the storage device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239224A JPS60130794A (en) | 1983-12-19 | 1983-12-19 | Display area discriminator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58239224A JPS60130794A (en) | 1983-12-19 | 1983-12-19 | Display area discriminator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130794A true JPS60130794A (en) | 1985-07-12 |
| JPH0441832B2 JPH0441832B2 (en) | 1992-07-09 |
Family
ID=17041590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58239224A Granted JPS60130794A (en) | 1983-12-19 | 1983-12-19 | Display area discriminator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130794A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250963A (en) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | Multi-picture displaying system |
| JPH0293491A (en) * | 1988-09-29 | 1990-04-04 | Canon Inc | Information processor |
-
1983
- 1983-12-19 JP JP58239224A patent/JPS60130794A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250963A (en) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | Multi-picture displaying system |
| JPH0293491A (en) * | 1988-09-29 | 1990-04-04 | Canon Inc | Information processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0441832B2 (en) | 1992-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60205492A (en) | Multiwindow display processor | |
| JPS60130794A (en) | Display area discriminator circuit | |
| JPS59231591A (en) | Image generator | |
| JPS6033591A (en) | Partial expansion display system for graphics | |
| JPH02150919A (en) | Display system for state display row at the time of dividing and displaying | |
| JPS621068A (en) | Screen switching system | |
| JPS61196290A (en) | Vector display system for multi-window system | |
| JPS61273675A (en) | 3-dimensional address generating circuit | |
| JPS63226722A (en) | Multiwindow display control system | |
| JPS6250963A (en) | Multi-picture displaying system | |
| JP2861159B2 (en) | Window display control device | |
| JPH05225269A (en) | Graphic display system | |
| JPH03127143A (en) | Image processor | |
| JPH01231087A (en) | Multi-window display device | |
| JPS6256990A (en) | Image display unit | |
| JPS6247097A (en) | Display unit | |
| JPS60252390A (en) | Screen management control system | |
| JPH0260195B2 (en) | ||
| JPH0352105B2 (en) | ||
| JPH01282654A (en) | Displaying data recording system | |
| JPH02299868A (en) | Hardcopy system of displayed image | |
| JPH033256B2 (en) | ||
| JPH01276196A (en) | Image display controller | |
| JPH05250123A (en) | Multiwindow system | |
| JPH03214360A (en) | Image data write processing system |