JPS60117827A - 最適位置を求める方法および回路 - Google Patents

最適位置を求める方法および回路

Info

Publication number
JPS60117827A
JPS60117827A JP59237701A JP23770184A JPS60117827A JP S60117827 A JPS60117827 A JP S60117827A JP 59237701 A JP59237701 A JP 59237701A JP 23770184 A JP23770184 A JP 23770184A JP S60117827 A JPS60117827 A JP S60117827A
Authority
JP
Japan
Prior art keywords
adaptive equalizer
master
slave
code
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59237701A
Other languages
English (en)
Other versions
JPH0511449B2 (ja
Inventor
イクメ・サリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS60117827A publication Critical patent/JPS60117827A/ja
Publication of JPH0511449B2 publication Critical patent/JPH0511449B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 に自己を適応させる適応形等化器の基準タップの最適位
置をめる方法および回路、特に伝送チャネルが千−じめ
知られていなかったり、時間の経過中に変動したりする
高速ディジタル伝送系用の方法および回路に関するもの
である。
本発明はディジタルマイクロ波リンク、交換機、付き電
話網を介するデータ通信、ケーブル(’I’ranS,
ーpacタイプの特別な回路)を介するディジタル伝送
等に適用できる。
多重通路選択フェージングはディジタル無線通信系の容
量に非常な悪影響を及ぼす。同じように、ケーブルを用
いるデータ伝送もひずみや符号量干渉を生ずることが多
い。斯くして、分散チャネルに現われる妨害と戦うため
に、受信側で伝送されてきたデータを再生できるようG
こする適応手続を実行することが必要となる。而してチ
ャネルの変lu動に十分追従するためにはこれらの適応
手続を自動的に行なわねばならない。
ディジタル伝送系の受信側に置かれる適応形等化器は適
応および判定基準に基づいて見積られた符号をめること
により送信機により送られてき1・た符号を再生する。
伝送チャネルから得られるデータXkは一般に複素デー
タであると考えられ、このため適応形等化器はこの複素
データの実部と虚部とを同時に処理する必要がある。明
らかに純粋に実数のデータ・・Xkの場合はその直接の
結果である。
便宜上為適応形等化器を二つのタイプに分ける。
−複素データXkに由来するN個の遅延させられたサン
プルにN個の複素係数を乗算し、こうして得られるN個
の結果を一緒に加え、受信された信号をめる非巡回形ト
ランスバーサルフィルタ ー 上述したタイプの非巡回形トランスバーサルフィル
タに加えて、巡回形分岐、即ち、等化器に等化器の出力
側に現われるM個の複素データを再び入れ、これらのM
個のデータにM個の複素係数を夫々乗算し、その後で非
巡回形分岐のN個のデータを加える分岐を設け、巡回形
ループが就中非線形の判定要素を具える巡回形トランス
バザールフィルタ 適応は誤差基準と、この誤差基準を最小にするアルゴリ
ズムとに基づいて行なわれる。
他方では、場合によっては適応形等化器の前段にチャネ
ルのインパルス応答に整合させたフィルタを設けるとよ
いことが知られている。しかし1、実際にはチャネルの
インパルス応答が予じめ知られていないのが一般で、こ
の整合フィルタを用いる方法は最良のものではない。而
して適応形等化器の前段に整合フィルタを置がない場合
は、等化器の中央タップを基準タップとして用いるより
も一層良い方法がある。それ−故基準タツブのM適位置
4をめる選択手続を適用することが望ましい。
チャネルの変動に正しく適応させるためには、2個の適
応手続を同時に実行することが大切なように思われる。
即ち、 −N8M個の係数を適応させる手続と、−適応形等化器
の遅延と性能を規定する基準タップの位置を適応させる
手続 とである。
N8M個の係数に対してノ1ノいられる適応アルボ・リ
ズムは、例えば、二乗平均誤差確率論的グラジェント形
アルゴリズムである。
適応形等化器の基準タップの位置をw・v整する回路は
5HAHID U、H,QURFSHI(7) 「Ad
justment ofthe Po5ition o
f the ReferenC;e ’I’ap Of
 an Ada−ptive Equal、1zerJ
 (IEEE Transaotions onc o
mmunications 、第00M 21巻第9号
、第1046〜1052頁、1978年9月所収)に記
載されている。5HAHより U、H,QURFSHI
により発展させられた方法は二乗平均誤差のグラジェン
トを確率論的に調整する既知の方法を用いて、基準タッ
プの最適位置をめるものである。しかし、不幸にして、
上記論文で説明されているように、この方法の大局的で
の最小(最小)への収束は保証できない。
換言すれば、この方法は中間的な最小(極小)への収束
に関するもので、これは最適な適応へは対応しない。従
って、適応が不完全である危険があり、この方法の信頼
性を下げている。他方、大局的な最小(最小)へ収束す
る最も有利な場合でも、この適応手続は基準タップの位
置を平衡点の周りでふらつかせる。
本発明の第1の目的は間違なく基準タップの位置を最適
に適応させられるようにするにある。
本発明の第2の目的は最適位置を中心として基準タップ
の位置がふらつくのを避けるにある。
斯くシて本発明は冒頭に述べたタイプのマスター適応形
等化器の基準タップの最適位置をめる方法および回路に
おいて、マスター適応形等化器の動作と同時に、11次
の解析期間において、−夫々選択アルゴリズムと適応ア
ルゴリズムに従って、スレーブ適応形等化器において、
基準タップの位置の選択と係数の適応化とを順次に行な
い、 −誤差基準に従って、マスター適応形等化器により与え
られる符号とスレーブ適応形等化器により与えられる符
号とを比較し、 −誤差基準がスレーブ適応形等化器が最良の結果を与え
ていることを示す場合は、前記位置と前記係数とをスレ
ーブ適応形等化器からマスター適応形等化器へ移すこと
を特徴とする。
本発明の特徴は以下の図面についてなされる実施例の説
明から十分に理解できよう。
図面につき本発明の詳細な説明する。
本発明は下記の要素により形成される既知の構造のマス
ター適応形等化器1を用いる。下記の要素とは次のもの
である。即ち、 a) N個の係数を有し、伝送チャネル5から入ってく
る複素数データxkを受取るトランスバーサルフィルタ
11と、 b)−M個の係数を有し、見削られた符号akを処理す
るトランスバーサルフィルタ18と、−トランスバーサ
ルフィルタ11および13から送られてくる符号を受取
り、計算された符号yklを生ずる加算器12と、 −各計算された符号yk/の実部および虚部を前に規定
されたレベルと比較し、出力端子6から見積られた複素
符号akを出す判定回路14と、 の直列回路から成る巡回形ループと、 八 C)計算された符号yk/と見積られた符号F3−にと
の間の誤差ekl(ekl=ykl−ak)を出す減算
器15と である。
確率論的グラジェントアルゴリズムによれば、係数は次
のようにして適応させられる。
瞬時kにおいて、マスター適応形等化器はトランスバー
サルフイ〉り内にタップベクトル。1.’=(。oz(
k)、。/(k)、−−−ON=、(k))Tとして表
わされる係数を有し、巡回部内にタップ−・ベクトル D、g = ((1%k)、 cl 21(k)、 +
++ db((k))Tとして表わされる係数を有する
。但し、Tは転置ベクトルが含まれることを表わす。
この時 C′に+x=”k−”xk ”k’ △* ”k+x =Dk’−”Ak−p”’I<により上記ベ
クトルCklおよびDklから夫々ベクトル”k+、お
よびD/に+、を導き出すことにより確率論的グラジェ
ントアルゴリズムが得られる。但し、瞬時kにおいて Xk ” (Xklxk−0+ −−−r Xk−N+
、)TAk−p””k−p ”k−p−1”= ”k−
p−M+1 )T(1)ekI=CIT−Xk+DIT
−公に−p−ak−p+、ここで、 −星印は複素共役値を表わす〇 −文字pは瞬時kにおける基準タップの位置が次数pの
係数であることを表わす。
△ ’に−p + 1はマスター適応形等化器の出力端子で
の見積られた符号である。
−αはアルゴリズムのステップサイズと称されるパラメ
ータ(小さな正の定数)である。
本発明はスレーブ適応形等化器2を用い、これが成る遅
延時間を伴ってマスター適応形等化器lと並列に動作し
、基準タップの最適位置を決定できるようにすることを
特徴とする。
このスレーブ適応形等化器2は下記の要素により形成き
れる。下記の要素とは即ち、a) N個の係数を有し、
遅延させられた複素データXkを処理するトランスバー
サルフィルタ21と、 b)−M個の係数を有し、マスター適応形等化器から由
来し、遅延させられた評価された符号akを処理するト
ランスバーサルフィルタ28と、 −トランスバーサルフィルタ21および28からデータ
を受取り、計算された符号yk′を出す加算器22と を具える巡回部と、 ″ △ C)計算された符号yiと見積られた符号akと・の間
の誤差ek′(ekもyk′−ak)を生ずる減算器2
5と である。
スレーブ適応形等化器に入る複素データXkと見積らね
た符号akとは夫々第1の遅延装置□81および第2の
遅延装置32により遅延させられる。
梵スター適応形等化器と対照的に、スレーブ適応形等化
器は巡回部自体内には判定要素を有しない。実際に、マ
スター適応形等化器は伝送チャネルの変動に従って動作
する等止器である。
見積られた符号akは非常に高い確率で伝送される符号
である。上述した選択手続きにより且つ後述するように
、スレーブ適応形等化器は最適位置をサーチする第1の
段階においては可成り誤っているサンプルを出力する。
手続が迅速に収束するためには、マスター適応形等化器
により生じた見積られた符号akを用い、スレーブ適応
形等化器の巡回部内に配置6された判定要素によらない
ようにすることが望ましい。
選択手続は下記のように進行する。所定の瞬時において
、マスター適応形等化器lは伝送チャネル5の変動を追
う正規のω1作モードにあり、基準タップの位置決めは
選択回路50を介してスレーブ適応形等化′a2に割当
てられているとする。スレーブ適応形等化器はN個のタ
ップを有するから、基準タップの位置決めは、例えば、
順次に第1の位置から第N番目の位置を選ぶことにより
行なわれる。代りに先ず中心タップを基準タップと仮定
し、そこから一方および他方へ動くことにより行なうこ
とができる。このようにして、Nを7タツプに等しいと
すると、基準タップの位置に第4番目のタップに対応す
る位置を割当て、その後で一つづつ第8番目のタップと
第5番目のタップまたはその逆を試み、その後で第2番
目のタップと第6番目のタップまたはその逆を試み、こ
れを続ける。この代りに現在マスター適応形等化器で用
いられている基準タップの位置からスタートシ、同じよ
うに順次に選択してゆくこともできる。
適応のためにはスレーブ適応形等化器はマスター適応形
等化器の見積られた符号akを用いる。ここで基準タッ
プの位置として同時にスレーブ適応形等化器およびマス
ター適応形等化器で極端なケースを考えると、次のよう
な極端な状況に到る。スレーブ適応形等化器については
q=1で、マスター適応形等化器ではp=Nとしにスレ
ーブ適応形等化器については式(1)に類似する式が成
立するとする(qはこの場合にpに代わるものである)
と、明らかにスレーブ適応形等化器は自己を適応させる
のにサンプルる。これを考慮に入れると、L≧N−1符
号期間のような遅延が必要なように見える。このように
して、第1の遅延装置81はこの場合L=N−1符号期
間に選ばれた遅延を生ずる。
同じような理由で、基準タップの位置が極端でない位置
にある場合に、第2の遅延装置t82により表わされる
付加的遅延を与えることを必要とする。この遅延は基準
タップの2個の位置の夫々の場所に関連して変わる。
この遅延L/は次のようにして決まる。即ち、瞬時kに
おいて遅延装置82が入力側にサンプ八 ルak−p %出力側に’に−p−L /を有する。同
じように、スレーブ適応形等化器の巡回部は入力側にサ
ンプルA(k−L)−qを有する。それ故必要なことは
スレーブ適応形等化器に加えられる2個のサンプルのサ
フィックスを等しくすることである。即ち、 k−p−L’ = k−L−q (2) またはL’ = L+q−p 遅延Llはp−21でq=NすなわちL/ = L+N
−1の時最大になり、p=Nでq=1即ちL’ =L+
N−1の時最小になる。そしてL=N−1の時は次の条
件がある。
(3)0≦L’≦2(N−1) マスター適応形等化器で用いられたのと類似した態様で
、スレーブ適応形等化器の係数は確率論的グラジェント
法により適応させられる。
トランスバーサルフィルタの係数は次式で与えられる。
。?:(。。、(k)、。、(k)、 ++、。、5−
、(k))T巡回形フィルタの係数は次式で与えられる
Dk′=(d□・(k)、d・(k)、−−−、dM′
(k))Tこれらは次式で伝送チャネルの変動に適応さ
せられる。
”k+x = Ck’−β” ’に−N+1 ”k’D
″に+、=Dk″−β’R”k−q−N−ek″形等化
器におけるように定義され、βは前述したパラメータα
に類似するパラメーターであり、文字qは瞬時kにおけ
る基準タップの位置が次数qの係数であることを示し、
ek′は次式で定義される。
(4)ek″= ”・xk−N+x+D”Rk−q−a
+x−affi−q−a+g本発明の範囲を先鋭せずに
代りに他の係数適応アルゴリズムを用いることもできる
適応は符号期間Tのに倍を表す時間間隔に−T中に行な
われる。そしてこの時間間隔の終りにおいて、係数が収
束し、マスター適応形等化器により生ずる誤差ekIお
よびスレーブ適応形等化器により生ずる誤差ek′の処
理が始まる。
時間間隔に−Tの終りにおいて、計算回路60が5個の
順次の符号に亘る誤差ekIおよびek′の二乗平均値
を計算し始める。
計算回路60はこれらの2個の二乗平均値E(lek’
l”)およびg(lek’+ 2)の比較も行ない、制
御信号7を伝達回路4oに与える。
m(lekIl”)≦E(Iek’lB)であれば、マ
スター適応形等化器の基準タップの位置を修正しない。
−E(Ieilc/+2)>E(Iek′I”)’T’
アh+;l’、基準タップの位置および係数をスレーブ
適応形等化器からマスター適応形等化器に移す。
期間J、Tの終りにおいて、選択回路5゜はスレーブ適
応形等化器に選択基準に従って基準タップの次の位置を
移し、各新規の基準タップの位置につき上述したテスト
と伝達手続を繰返す。スレーブ適応形等化器に新しい位
置が課される度毎に、係数は再初期化される。
即ち、基準タップとして選ぶ係数は1にセットされ、N
−1およびN個の他の係数は全て0にセットされる。基
準タップの選択はN個の係数を越える時だけ行なわれる
。適応手続は期間に、J中進行し、その−後で期間J、
T中誤中針差計算手続き、それが終った時係数の変化が
行なわれるO 選択回路50は、例えば、シフトレジスタとすることが
できる。
遅延りがL=M−1に固定されている場合は式(8)、
一般の場合は式〔2)で与えられる遅延νの新しい値は
伝達回路40により決まり、この伝達回路40はそれを
第2の遅延装置82に与える。これは伝達回路4oによ
り変えられた基準タップの最適位置に基づいている。第
2の遅延装置82は、例えば、直列入力、並列出力で長
さがL+N−1のシフトレジスタとデマルチプレクサ回
路とすることができる。
こうしてN個の位置が調べられ、終り、最適位置の選択
が本発明の原理に従ってマスター適応形等化器に移され
〜終った時、前述したスレーブ適応形等化器の基準タッ
プを選択する手続が完全にまたは部分的に繰返され、常
に発展中の伝送チャネルの特性に一層良く適応させられ
た新らしい最適位置を定める。
基準タップの位置をずらすと等止器の出力側に伝送され
た符号を得る時の遅延が変わる。備えをしておかないと
、マスター適応形等化器の基準タップが左−にシフトす
る度毎に1個の符号が失なわれ、右にシフトする度毎に
符号が繰返されることになる。本発明によれば、この問
題は次のようにして克服される。左へのシフトの時に普
通ならば失なわれるであろう符号をスレーブ適応形等化
器の出力側で再生し、基準タップが右へシフトさせられ
る度毎にマスター適応形等化器の最初の決定を無視する
ことにより符号′の反復を除くことができる。
スレーブ適応形等化器はマスター適応形等化器と同じ速
度で動作する必要はない。一層低い□速度で動作するこ
ともでき、この時は複雑にしないで装置を作れる。その
場合スレーブ適応形等化器はR個の符号(REN)の中
の一つの符号だけを処理する。こうすると収束手続は繰
返しの数、従って、考慮に入れる符号の数の関数である
からマスター適応形等化器の収束もスピードが落ちる。
同じように、2個の課差1ekl+jI”およびle’
+jlB間の比較を行なう時間も比例して長くなる。
【図面の簡単な説明】
第1図はマスタースレーブ適応形等化回路の概略のブロ
ック図、 第2図はマスター適応形等化器のブロック図、第8図は
スレーブ適応形等化器のブロック図である。 l・・・マスター適応形等化器 2・・・スレーブ適応形等化器 5・・・伝送チャネル 6・・・出力端子?・・・制御
信号 11・・・トランスバーサルフィルタ 12・・・加算器 18・・・トランスバーサルフィルタ 14・・・判定回路 15・・・減算器21・・・トラ
ンスバーサルフィルタ 22・・・加算器 28・・・トランスバー・サルフィルタ25・・・減算
器 81・・・第1の遅延装置32・・・第2の遅延装
置 40・・・伝達回路50・・・選択回路 60・・
・計算回路フルーイランペン7アプリケン FlO,1 FlO,2 FIG、3

Claims (1)

  1. 【特許請求の範囲】 1 マスター適応形等化器の基準タップの最適位置をめ
    る方法中あって、このマスター適応形等化器が使用され
    る係数の組を修正することにより、一般に複素数である
    データXえを伝送するためのディジタル系のチャネルの
    変動に自己を適応させて送られてきた符号をめる最適位
    置をめる方法において、マスター適応形等化器の動作と
    同時に、順次の解析期間において、 −夫々選択アルゴリズムと適応アルゴリズムに従って、
    スレーブ適応形等化器において、基準タップの位置の選
    択と係数の適応化とを順次に行ない、 −誤差基準に従って、マスター適応形等化器により与え
    られる符号とスレーブ適応形等化器により与えちれる符
    号とを比較し、−誤差基準がスレーブ適応形等化器が最
    良の結果を与えていることを示す場合は、前記位置と前
    記係数とをスレーブ適応形等化器からマスター適応形等
    化器へ移す こと番特徴とする最適位置をめる方法。 東 スレーブ適応形等化器の係数についての適応アルゴ
    リズムを二乗平均誤差についての17((+率論的グラ
    ジェントアルゴリズムとすることを特徴とする特許請求
    の範囲第1項記載の最適位置をめる方法。 & 7.レーア’適応形等化器の基夢タップの位Iaを
    選択するための選択アルゴリズムが鶏卵な位置を一つ一
    つ順次に選択することがら成ることを特徴とする特許請
    求のf@囲第1項または第2項記載の最適位置をめる方
    法。 表 誤差基準を定め且つ利用するために、−送られてき
    た符号が計算された符号yk′から判定操作の後に得ら
    れる見積られた符号akであると定められ、両者の符号
    がいずれもマスター等什器により作られるが、その時の
    誤差ek’ ” yk′+ akをめ、− スレーブ適
    応形等化器の計算された符号yk′とマスター適応形等
    化器により生ずる見積られた符号akとの間の誤差ek
    ′=yk′−akをめ、 −夫々の二乗平均値E (lek’l )および・E(
    till!に’I”)を比較することによりこれらの誤
    差ek′とek“とを比較し、 −E(18に12) < E(1ekZ内テアレバ、ソ
    ノ時の基準タップの位置とめられた係数とをスレーブ適
    応形等化器からマスター適応形等化器へ移す ことを特徴とする特許請求の範囲第1項ないし第8項の
    いずれかに記載の最適位置をめる方法。 五 特許請求の範囲第1項ないし第4項のいずれかに記
    載の最適位置をめる方法を実施するためのマスター適応
    形等化器の基準タップの最適位置をめる回路において、 −伝送チャ\ネルから来る複素データ%を受け取り、出
    力端子から見積られた符号△ akと、この見積られた符号akと計算された符号yk
    ′との間の誤差ek′を出すマスター適応形等化器と、 −夫々複素データXkおよび見積られた符△ 号akに働らきかけ、夫々L≧N−1のように選ばれた
    遅延と、伝達回路により宇まるデータとを出力する第1
    と第2の遅延装置と、 −基準タップの位置が選択回路により順次に選ばれ、遅
    延させられた複素データXkと遅延させられた見積られ
    た符号akとを受け取り、これらの遅延が夫々第1と第
    2の遅延装置により生じ、第2の遅延装置により遅延さ
    せられたマスター適応形等化器の見積られた符号akと
    、自己の計算された符号yk′との間の誤差ek1−y
    k″−akを生ずるスレーブ適応形等化器と、 −誤差信号ek’およびeklを受け取り、それらの二
    乗平均値をめ、それらを互に比較し、比較制御信号を出
    力する計算回路とζ−計算回路から来る比較制御信号の
    制御の下にスレーブ適応形等化器の係数の組をマスター
    適応形等化器に送り、実施すべき遅延の値を第2の遅延
    装置に与える伝達回路と を具えることを特徴とする最適位置をめる回路。 & 特許請求の範囲第5項記載のマスター適応形等化器
    の基準タップの最適位置をめる回路を用いることを特徴
    とするディジタル伝送系用の適応形等化器。
JP59237701A 1983-11-14 1984-11-13 最適位置を求める方法および回路 Granted JPS60117827A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8318027 1983-11-14
FR8318027A FR2554996B1 (fr) 1983-11-14 1983-11-14 Procede et dispositif pour la determination de la position optimale du coefficient de reference d'un egaliseur adaptatif

Publications (2)

Publication Number Publication Date
JPS60117827A true JPS60117827A (ja) 1985-06-25
JPH0511449B2 JPH0511449B2 (ja) 1993-02-15

Family

ID=9294059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59237701A Granted JPS60117827A (ja) 1983-11-14 1984-11-13 最適位置を求める方法および回路

Country Status (7)

Country Link
US (1) US4633482A (ja)
EP (1) EP0146979B1 (ja)
JP (1) JPS60117827A (ja)
AU (1) AU575517B2 (ja)
CA (1) CA1214224A (ja)
DE (1) DE3473107D1 (ja)
FR (1) FR2554996B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084367A1 (ja) * 2011-12-07 2013-06-13 日本電気株式会社 等化信号処理装置、それを用いた光受信装置および等化信号処理方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843583A (en) * 1985-10-15 1989-06-27 Rockwell International Corporation Nonlinear adaptive filter
GB2214386A (en) * 1988-01-08 1989-08-31 Philips Electronic Associated Signal equaliser
EP0511698B1 (fr) * 1991-04-23 1998-07-08 Laboratoires D'electronique Philips S.A.S. Egaliseur adaptatif semi-récursif
CA2076997C (en) * 1991-09-30 1996-12-10 James C. Baker Apparatus and method for adaptively filtering a time-varying signal using multiple filtering algorithms
US5267266A (en) * 1992-05-11 1993-11-30 Bell Communications Research, Inc. Fast converging adaptive equalizer using pilot adaptive filters
US5648987A (en) * 1994-03-24 1997-07-15 Samsung Electronics Co., Ltd. Rapid-update adaptive channel-equalization filtering for digital radio receivers, such as HDTV receivers
US6049574A (en) * 1998-04-17 2000-04-11 Trustees Of Tufts College Blind adaptive equalization using cost function that measures dissimilarity between the probability distributions of source and equalized signals
FR2799074A1 (fr) * 1999-09-28 2001-03-30 Koninkl Philips Electronics Nv Dispositif de recuperation du rythme d'horloge utilisant un egaliseur fixe
US7486722B2 (en) 2001-04-18 2009-02-03 Bae Systems Information And Electronic Systems Integration Inc. Bandwidth efficient cable network modem
US20050163205A1 (en) * 2004-01-27 2005-07-28 Crestcom, Inc. Equalized signal path with predictive subtraction signal and method therefor
US7430248B2 (en) * 2004-01-27 2008-09-30 Crestcom, Inc. Predistortion circuit and method for compensating nonlinear distortion in a digital RF communications transmitter
US7469491B2 (en) * 2004-01-27 2008-12-30 Crestcom, Inc. Transmitter predistortion circuit and method therefor
US7099399B2 (en) * 2004-01-27 2006-08-29 Crestcom, Inc. Distortion-managed digital RF communications transmitter and method therefor
US7342976B2 (en) * 2004-01-27 2008-03-11 Crestcom, Inc. Predistortion circuit and method for compensating A/D and other distortion in a digital RF communications transmitter
US20050163208A1 (en) * 2004-01-27 2005-07-28 Crestcom, Inc. Equalized signal path with predictive subtraction signal and method therefor
US8098723B2 (en) 2006-01-12 2012-01-17 Agere Systems Inc. Receiver employing non-pilot reference channels for equalizing a received signal
US20080069197A1 (en) * 2006-09-20 2008-03-20 Agere Systems Inc. Equalizer for equalizing multiple received versions of a signal
US20080075159A1 (en) * 2006-09-21 2008-03-27 Uwe Sontowski Receiver having multiple stages of equalization with tap coefficient copying
US7724840B2 (en) * 2006-12-19 2010-05-25 Crestcom, Inc. RF transmitter with predistortion and method therefor
US7813422B2 (en) * 2007-02-23 2010-10-12 Agere Systems Inc. Adaptive equalizer with tap coefficient averaging
US20080285640A1 (en) * 2007-05-15 2008-11-20 Crestcom, Inc. RF Transmitter With Nonlinear Predistortion and Method Therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119918U (ja) * 1981-01-20 1982-07-26

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3390336A (en) * 1966-01-24 1968-06-25 Cardion Electronics Inc Apparatus and method for converting an input wave signal using adaptive network adjusted to time inverse of translating channel
US3727153A (en) * 1971-06-30 1973-04-10 Ibm Automatic equalizer using recirculation
BE793458A (fr) * 1971-12-30 1973-06-28 Philips Nv Dispositif d'egalisation automatique
US4047013A (en) * 1975-07-09 1977-09-06 International Business Machines Corporation Method and apparatus for fast determination of initial transversal equalizer coefficient values
US4021738A (en) * 1976-03-01 1977-05-03 Bell Telephone Laboratories, Incorporated Adaptive equalizer with fast convergence properties
FR2478914B1 (fr) * 1980-03-19 1986-01-31 Ibm France Procede et dispositif pour l'ajustement initial de l'horloge d'un recepteur de donnees synchrone
DE3173567D1 (de) * 1980-09-24 1986-03-06 Toshiba Kk Transversal equalizer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119918U (ja) * 1981-01-20 1982-07-26

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084367A1 (ja) * 2011-12-07 2013-06-13 日本電気株式会社 等化信号処理装置、それを用いた光受信装置および等化信号処理方法
JPWO2013084367A1 (ja) * 2011-12-07 2015-04-27 日本電気株式会社 等化信号処理装置、それを用いた光受信装置および等化信号処理方法
US9160459B2 (en) 2011-12-07 2015-10-13 Nec Corporation Equalization signal processor, optical receiver including the same, and method for equalization signal processing

Also Published As

Publication number Publication date
FR2554996B1 (fr) 1986-02-28
EP0146979B1 (fr) 1988-07-27
FR2554996A1 (fr) 1985-05-17
EP0146979A1 (fr) 1985-07-03
AU575517B2 (en) 1988-07-28
AU3537584A (en) 1985-05-23
DE3473107D1 (en) 1988-09-01
CA1214224A (en) 1986-11-18
JPH0511449B2 (ja) 1993-02-15
US4633482A (en) 1986-12-30

Similar Documents

Publication Publication Date Title
JPS60117827A (ja) 最適位置を求める方法および回路
JP2795935B2 (ja) 最尤系列推定装置
JP3636366B2 (ja) チャネル予測方法及び装置
US7602867B2 (en) System and method for linear distortion estimation by way of equalizer coefficients
US5434883A (en) Adaptive equalizers
JPS58501977A (ja) 干渉相殺法と装置
JPH05218987A (ja) 時間変動無線チャネル用のチャネル予測形成方法
CN100539568C (zh) 多载波数据接收方法、多载波调制装置及多载波调制***
US20010048717A1 (en) Adaptive equalizer training circuit, modem apparatus and communication apparatus
JP3237827B2 (ja) 無線データ通信端末
JPH04291522A (ja) 少なくとも2つの受信ブランチからなる受信器
US6009132A (en) System and method for obtaining clock recovery from a received data signal
JPH10126375A (ja) Ofdm信号のベクトル等化用の装置及び方法
JP4403010B2 (ja) 信号分離装置
JPS6069908A (ja) 時間変化特性を有する歪みに影響されるデイジタル信号用アダプテイブ等化器
JPH09326729A (ja) 加入者線終端回路
EP0617521A2 (en) Iterative equalisation of digital signals degraded by multipath fading
JP3099745B2 (ja) 自動等化器
CN110753011A (zh) 一种针对gmsk信号的单载波均衡方法
US20020174242A1 (en) Modem with code execution adapted to symbol rate
JPS58501850A (ja) 二重通信のデイジタル情報の伝送において適応的エコ−消去を与える方法とこの方法を実行する装置
US7017103B2 (en) Device and method for Viterbi equalization with metric increments calculated in advance
US7933323B2 (en) Method and system for performing timing recovery in a digital communication system
US5898731A (en) Auto-coefficient renewal digital channel equalizer
US5828701A (en) Method and circuit arrangement for compensating for delayed components in transmission signal