JPS60116282A - System for expressing half tone - Google Patents
System for expressing half toneInfo
- Publication number
- JPS60116282A JPS60116282A JP58222102A JP22210283A JPS60116282A JP S60116282 A JPS60116282 A JP S60116282A JP 58222102 A JP58222102 A JP 58222102A JP 22210283 A JP22210283 A JP 22210283A JP S60116282 A JPS60116282 A JP S60116282A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- density
- matrix
- reference level
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
（利用分野）
本発明は複数のドツトを用いて中間調を表現し、記録す
る中間調表現方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Application) The present invention relates to a halftone expression method for expressing and recording halftones using a plurality of dots.
（従来技術）
従来、中間調を複数のドツトから構成される画素マトリ
クスを用いで表現する方法には、面積階調法、ディザ法
などがある。いずれの方法も、ある濃度に対してある画
素パターンを一対一に対応させることで中間調の表現を
行っている。これらの方法では階調数を増やして表現可
能な中間調濃度の数を多くするには、マトリクス構成要
累の多値化、あるいは画素マトリクスのランクを大きく
することで行なわれる。(Prior Art) Conventionally, there are methods for expressing halftones using a pixel matrix composed of a plurality of dots, such as an area gradation method and a dither method. In both methods, halftones are expressed by making a certain pixel pattern correspond one-to-one to a certain density. In these methods, increasing the number of gradations and the number of halftone densities that can be expressed is achieved by making the matrix components multivalued or by increasing the rank of the pixel matrix.
一般に、人間の目は、画像に対して低濃度領域の再現性
に注目するので、再現性の高い画像を提供するには、低
濃度の再現性を高める必要がある。Generally, the human eye pays attention to the reproducibility of low-density regions of images, so in order to provide images with high reproducibility, it is necessary to improve the reproducibility of low-density regions.
従来では、低濃度の再現性を高めるには、前記のように
階調数を増やす方法がとられている。しかし、この時、
高濃度中間調についても階ｖ４数が増えるために全体的
には画信号処理回路の規模が大きくなり、周辺回路が複
雑化するという欠点があった。Conventionally, in order to improve the reproducibility of low densities, the method used is to increase the number of gradations as described above. However, at this time,
For high-density halftones as well, the number of floors v4 increases, which increases the scale of the image signal processing circuit as a whole, and the peripheral circuits become more complex.
（目 的）
この発明の目的は、前記した従来技術の欠点を除去し、
画像記録装置に於いて、特に定められた濃度以下の濃度
に関してのみ画素マトリクスの大きさを変えることによ
り階調数を増やし、より再現性の高い画像を提供するこ
とにある。(Objective) The object of the present invention is to eliminate the drawbacks of the prior art described above, and
In an image recording device, the number of gradations is increased by changing the size of a pixel matrix only for densities below a predetermined density, thereby providing an image with higher reproducibility.
本発明の特徴は、複数個のドツトから構成される画素パ
ターンを用いて中間調を表現する方式において、原稿画
情報の濃度が特定の濃度以下の時、これに対応する画素
パターンのマトリクスの大きさを大きくなる方向に変え
ることにょシ、階調数を増やすようにした点にある。A feature of the present invention is that in a method of expressing halftones using a pixel pattern composed of a plurality of dots, when the density of original image information is below a specific density, the size of the matrix of the corresponding pixel pattern is In order to increase the brightness, we increased the number of gradations.
（実施例）
以下に、本発明を実施例によって説明する。先ず・本発
明の詳細な説明する。(Example) The present invention will be explained below using examples. First, the present invention will be explained in detail.
第１図は本発明による中間調表現の説明図である。２×
２７） ＩＪクス３値ディザ法では、図の黒丸で示され
ているように、１５階調の中間調濃度が可能である。本
発明は、低濃度領域においてのみ中間調濃度を３×３７
） ＩＪクスで表現された濃度で表現し、低濃度の階調
数を増やし、低濃度の再現性を高めている。FIG. 1 is an explanatory diagram of halftone expression according to the present invention. 2×
27) With the IJx ternary dither method, 15 gray levels of halftone density are possible, as shown by the black circles in the figure. In the present invention, the halftone density is set to 3×37 only in the low density region.
) It is expressed with the density expressed by IJ, and the number of low density gradations has been increased to improve the reproducibility of low density.
本発明では、上記のように、２×２マトリクスと３×３
マトリクスが混在する。したがって、画像が画素マトリ
クス分解できなくなるのを防ぐ手段が必要である。この
ためには、２Ｘ２マトリクスを９個３Ｘ３に配列したも
のは、３×３マトリクスを４個２×２に配列したものに
同じ面積を占めるので、この６ドツ）Ｘ６ドツトを最小
単位として画素マトリクスの決定を行うようにすればよ
い。In the present invention, as described above, a 2×2 matrix and a 3×3
Mixed matrices. Therefore, a means is needed to prevent an image from becoming incapable of being decomposed into a pixel matrix. For this purpose, nine 2x2 matrices arranged in a 3x3 arrangement occupy the same area as four 3x3 matrices arranged in a 2x2 arrangement, so the pixel matrix is All you have to do is make a decision.
すなわち、定められた濃度に満たないものが、１２スタ
当シロドツトかっ副走査方向の同じ場所に６ラスク連続
した時に３×３マトリクス表現を行い、それ以外は２×
２７） ＩＪクスで表現するようにすればよい。In other words, 3x3 matrix representation is performed when there are 6 consecutive rasps at the same location in the sub-scanning direction of 12 star dots that do not meet the specified density, otherwise 2x
27) You can express it in IJ words.
以下に、本発明の一実施例を第２図を用いて説明する。An embodiment of the present invention will be described below with reference to FIG.
光源１ｔＣよって原稿２は照射される。原稿２０反射光
は、光電変換器３に入射し、主走査方向に、１画素ずつ
電気信号に変換される。光電変換器３の出力はＡ／Ｄ変
換器４でディジタル信号に変換され、該ディジタル信号
は、比較回路５およびメモリ６に入力する。The original 2 is illuminated by the light source 1tC. The light reflected from the original 20 enters the photoelectric converter 3, and is converted into an electric signal pixel by pixel in the main scanning direction. The output of the photoelectric converter 3 is converted into a digital signal by an A/D converter 4, and the digital signal is input to a comparator circuit 5 and a memory 6.
比較回路５では、前記ディジタル信号がレベル設定値と
比較される。そして、該ディジタル信号 。In the comparison circuit 5, the digital signal is compared with a level setting value. and the digital signal.
が該レベル設定値より大きければ、２×２１トリクスで
表現するための信号、例えば、＋Ｏ１１が該比較回路か
ら出力される。一方、該ディジタル信号がレベル設定値
よシ小さければ、３×３７） ＩＪクス表現が可能であ
ることを示す信号、例えば、１１″が比較回路５から出
力される。If is larger than the level setting value, a signal to be expressed in 2×21 trixes, for example +O11, is output from the comparison circuit. On the other hand, if the digital signal is smaller than the level setting value, the comparison circuit 5 outputs a signal, for example 11'', indicating that 3×37) IJx expression is possible.
比較回路５の出力は、アンドゲート７を通って、第１の
シフトレジスタ８に入力される。該第１のシフトレジス
タ８は、Ｎビットで構成されている。The output of the comparator circuit 5 passes through an AND gate 7 and is input to the first shift register 8 . The first shift register 8 is composed of N bits.
なお、原稿２の１ラスクはＮ個の画素で構成されている
ものとする。すなわち、該シフトレジスタ８は、１ラス
ク分の画素を一時記憶する容量をもっているものとする
。It is assumed that one rask of the original 2 is composed of N pixels. That is, it is assumed that the shift register 8 has a capacity to temporarily store pixels for one rask.
該シフトレジスタ８の最終ビットは、セレクタ９に接続
されている。このセレクタ９は、ラスタ数をカウントす
る６進カウンタ１ｏの出力にょって切シ換えられる。す
なわち、６進カウンタ１゜が６個のラスタをカウントす
るまでは、第１のシフトレジスタ８の最終ビットは、ア
ンドゲート７の他方の入力端子に接続される。しかし、
６進カウンタｌＯが６個の２スタをカウントし、カウン
トアツプ信号を出方した時には、第１のシフトレジスタ
８の出力側は、第２のシフトレジスタ１１の入力側に接
続され、第１のシフトレジスタ８の内容が全て、第２の
シフトレジスタ１１に転送される。The final bit of the shift register 8 is connected to a selector 9. This selector 9 is switched by the output of a hexadecimal counter 1o that counts the number of rasters. That is, the last bit of the first shift register 8 is connected to the other input terminal of the AND gate 7 until the hexadecimal counter 1° counts six rasters. but,
When the hexadecimal counter IO counts six 2-stars and outputs a count-up signal, the output side of the first shift register 8 is connected to the input side of the second shift register 11, and the output side of the first shift register 8 is connected to the input side of the second shift register 11. All contents of shift register 8 are transferred to second shift register 11.
ここで、第１のシフトレジスタ８の動作を説明する。第
１のシフトレジスタ８には、最初全ビット １″の信号
が入力されている。今、比較回路５から、一本口の２ス
タのＮビット（＝Ｎ画素）の情報がアンドゲート７に順
次入力されてくるものとする。そうすると、アンドゲー
ト７の他方の入力端子には第１のシフトレジスタ８の最
終ビットから順次＋１１１１ の信号が送られてくるの
で、アンドゲート７の出力は、比較回路５の出力信号に
依存して決定される。っま勺、比較回路５の出力信号が
１”であれば、アンドゲート７の出力は１１″ となシ
、一方、比較回路５の出力信号が＠Ｏ′′ であれば、
アンドゲート７の出力は Ｉｌθ″となる。したがって
、１２スタ目の信号が比較回路５から出終った時には、
第１のシフトレジスタ８の内容は１木目のラスタの画素
の濃度によって決められるθ″、″１″ の信号となる
。Here, the operation of the first shift register 8 will be explained. The first shift register 8 is initially input with a signal of all bits 1''. Now, from the comparator circuit 5, information of N bits (=N pixels) of 2 stars with one opening is input to the AND gate 7. Assume that the signals are input sequentially.Then, the signal +1111 is sequentially sent to the other input terminal of the AND gate 7 starting from the last bit of the first shift register 8, so the output of the AND gate 7 is The output signal of the comparator circuit 5 is determined depending on the output signal of the circuit 5.If the output signal of the comparator circuit 5 is 1", the output of the AND gate 7 is 11"; If is @O′′, then
The output of the AND gate 7 becomes Ilθ''. Therefore, when the 12th star signal finishes outputting from the comparator circuit 5,
The contents of the first shift register 8 are signals of θ'' and ``1'' determined by the density of the pixel of the first raster.
次に、２ラスタ目のＮビット（画素）の情報が比較回路
５でレベル設定値と比較され、１０″′、１１″の信号
となってアンドゲート７の一方の入力端子に入ってくる
と、アンドゲートの他方の入力端子には、前記のように
して、第１のシフトレジスタ８に記憶された１２スタ目
の信号が入力してくることになる。このため、アンドゲ
ート７で１２スタ目の信号と、２２スタ目の信号とが合
成され、第１のシフトレジスタ８に新たな信号として入
力される。これによって、１ラスタ目のＣビット目と２
ラスク目のＣビット目が共に １″であれば、第１のシ
フトレジスタのＣビット目に１”が入る。−力・ １ラ
スタ目のｂビット目が′０″であれば、２ラスタ目のｂ
ビット目がＴ＋１１１であっても、第１のシフトレジス
タ８のｂビット目には、θ′ が入力される。さらに、
１ラスクのＣビット目が１”であっても、２２スタのＣ
ビット目が“０”であれば第１のシフトレジスタ８のＣ
ビット目は０” になる。Next, the information of the N bits (pixels) of the second raster is compared with the level setting value in the comparator circuit 5, and the signals of 10'' and 11'' are input to one input terminal of the AND gate 7. , the 12th star signal stored in the first shift register 8 is input to the other input terminal of the AND gate. Therefore, the 12th star signal and the 22nd star signal are combined by the AND gate 7 and input to the first shift register 8 as a new signal. As a result, the C-th bit of the first raster and the second
If the C bits of the rth are both 1'', 1'' is entered at the C bit of the first shift register. - Force・ If the b bit of the first raster is '0'', the b of the second raster
Even if the bit number is T+111, θ' is input to the b-th bit of the first shift register 8. moreover,
Even if the C bit of 1 rask is 1”, the C of 22 star
If the bit is “0”, C of the first shift register 8
The bit number becomes 0".
すなわち、１ラスタと２ラスタの対応するビットが共に
” １ ’の時だけ、第１のシフトレジスタ８の対応す
るビットに”１”の信号が入力されることになる。That is, a signal of "1" is input to the corresponding bit of the first shift register 8 only when the corresponding bits of the first raster and the second raster are both "1".
以上の動作が、６本のラスタにわたって行なわれる。こ
の結果、第３図に示されるように、６本のラスタの対応
するビットが、全て１″であれば、第１のシフトレジス
タ８の対応するビットは１″ になり、６本のラスタの
対応する６個のビットの中に、１個でもＩｌＯ″があれ
ば、第１のシフトレジスタ８の対応するビットは１′０
″になる。The above operations are performed over six rasters. As a result, as shown in FIG. 3, if the corresponding bits of the six rasters are all 1'', the corresponding bits of the first shift register 8 will be 1'', and the six rasters will be 1''. If there is even one IlO'' among the six corresponding bits, the corresponding bit of the first shift register 8 becomes 1'0.
"become.
なお、第３因は、第１〜第６２スタの各ラスタに対応す
る比較回路５の出力値と、第１〜第３シフトレジスタに
一時記憶される値の一例を示す。Note that the third factor shows an example of the output value of the comparison circuit 5 corresponding to each of the first to 62nd rasters and the values temporarily stored in the first to third shift registers.
第３図に示されている第１のシフトレジスタ８の値は、
６進力ウンタ１００カウントアツプ信号によシ、Ｎビッ
トの第２のシフトレジスタ１１へ転送される。The value of the first shift register 8 shown in FIG.
The hexadecimal output counter 100 count-up signal is transferred to the N-bit second shift register 11.
第２のシフトレジスタ１１では、制御信号１によって２
ビツトずつシフトして、出力段の２ビツトの論理積がと
られ、Ｎ／２ビツトの第３のシフトレジスタ１２に転送
される。第３のシフトレジスタ１２に納められるデータ
は、第３図に示されるようになる。これは、１ビツトず
つ見ると、第３図の（ａｉと等価であり、０” と １
″が偶数個の単位で配列するようにした処理にほかなら
ない。In the second shift register 11, the control signal 1 causes 2
The bits are shifted bit by bit, and the 2 bits in the output stage are ANDed and transferred to the N/2 bit third shift register 12. The data stored in the third shift register 12 is as shown in FIG. When looking at each bit one by one, this is equivalent to (ai in Figure 3, and 0'' and 1
This is nothing but a process in which `` is arranged in units of even numbers.
第３のシフトレジスタ１２は制御信号２によって、１ビ
ツトずつシフトされ、出力段の３ビツトの論理積がとら
れる。その結果はＮ／２ビツトの第４のシフトレジスタ
１３に１ビツトずつ書き込まれや。なお、第３のシフト
レジスタ１２の１−１＋ｉ、ｉ＋１ビット目の３つの値
の論理積が０′ であれば、第４のシフトレジスタ１３
の１−１ビツト目にその論理積出力が書き込まれるよう
にし、この書き込みが終わると、制御信号２によって第
３のシフトレジスタ１２は１ビツトシフトし、第４のシ
フトレジスタ１３は制御信号３によってｌビット目が入
力段にシフトしてくるように制御される。The third shift register 12 is shifted one bit at a time by the control signal 2, and the 3 bits at the output stage are ANDed. The result is written one bit at a time to the N/2 bit fourth shift register 13. Note that if the logical product of the three values of the 1-1+i and i+1-th bits of the third shift register 12 is 0', the fourth shift register 13
The AND output is written to bits 1-1 of The bit is controlled so that it is shifted to the input stage.
一方、第３のシフトレジスタ１２のｉ−１，ｉ。On the other hand, i-1,i of the third shift register 12.
ｉ＋ｌビ＞）目の３つの値の論理積が１”であれば、第
４のシフトレジスタの１−１．ｉ、ｉ十１ビットに“１
″が書き込まれ、制御信号２は第３のシフトレジスタ３
を３ビツトシフトする。この操作を図示すると、第４図
に示されているようになる。If the logical product of the three values of the i+l bi
'' is written, and the control signal 2 is sent to the third shift register 3.
Shift by 3 bits. This operation is illustrated in FIG. 4.
この操作を繰り返して、第４のシフトレジスタ１３ＯＮ
７２ビツト目までの書き込みが終わると、第４のシフト
レジスタ１３の出力段からエビットずつＲＯＭ１４に入
力される。それと共に、第４のシフトレジスタ１３の出
力１ビツトにつきメモリ６の内容が２画素ずつ、ＲＯＭ
１４に入力して画素パターンが決定されていく。ＲＯＭ
１４では、第４のシフトレジスタエ３の内容がｏ″の時
は２×２１トリクスで表現するディザパターンが、−力
１″の時は３×３１トリクスで表現されるディザパタ
ーンが決定される。Repeat this operation to turn on the fourth shift register 13.
When writing up to the 72nd bit is completed, the bits are input to the ROM 14 from the output stage of the fourth shift register 13 one by one. At the same time, for each bit output from the fourth shift register 13, the contents of the memory 6 are transferred to the ROM by two pixels.
14, and the pixel pattern is determined. ROM
14, when the content of the fourth shift register E3 is o'', a dither pattern expressed in 2 x 21 matrix is determined, and when the content is -1'', a dither pattern expressed in 3 x 31 matrix is determined. .
すなわち、第４のシフトレジスタ１３の各ピントの内容
が第４図に示される値である時は、ＲＯＭ１４によって
作られる画素パターンのディザパターンの２×２１トリ
クス、３×３１トリクヌの別は同図の（ｂｌのようにな
る。ここで、 ０″は２×２マトリクスデイザパターン
を表わし、１” は３×３マトリクスデイザパターンを
表わすことは、前述の通りである。このようにして、′
Ｏ′ が偶数回連続し、かつ１”が６の整数缶口連続す
る修正が行なわれて、画信号６ラスタ分がＲＯＭ１４に
よって画素マトリクス化される。That is, when the contents of each focus of the fourth shift register 13 are the values shown in FIG. (bl), where 0'' represents a 2x2 matrix dither pattern and 1'' represents a 3x3 matrix dither pattern as described above.In this way, ′
Correction is performed such that O' is repeated an even number of times and 1'' is repeated for an integer number of can ends of 6, and the 6 rasters of image signals are converted into a pixel matrix by the ROM 14.
ＲＯＭ１４から出力された画素マトリクス信号はサーフ
ルヘノド駆動回路１５に入力する。サーフルヘッド′ｇ
、＠ｂ回路１５は、周知の方法で画素マトリクス信号に
応じてサーマルヘッド１６を駆動し、サーマルヘッド１
６はインクドナーフィルム１７を選択的に加熱する。こ
の結果、記録紙１８上に、画像が転写される。The pixel matrix signal output from the ROM 14 is input to the surfel node drive circuit 15. surfle head'g
,@b circuit 15 drives the thermal head 16 according to the pixel matrix signal using a well-known method, and the thermal head 1
6 selectively heats the ink donor film 17. As a result, the image is transferred onto the recording paper 18.
本発明は・原稿画像をディジタル信号としてとらえて処
理する装置への応用が可能である。また記録部の記録方
式はｒ゛ノド記録るものならば伺でもよい。つまり、レ
ーザ記録、インクジェット記録、直接感熱記録、静電記
録などを記録部に用いるこよができる。The present invention can be applied to a device that captures and processes an original image as a digital signal. Further, the recording method of the recording section may be any one as long as it performs r-node recording. That is, laser recording, inkjet recording, direct thermal recording, electrostatic recording, etc. can be used for the recording section.
又、複数ドツトからなる画素マトリクスを用いて中間調
を表現する方式であれば、本実施例に見られるようなデ
ィザ法に限定されることなく、本発明を応用することが
できる。Furthermore, the present invention can be applied to any method that expresses halftones using a pixel matrix consisting of a plurality of dots without being limited to the dither method as seen in this embodiment.
（効 果）
本発明によれば、複数ドツトからなる画素フトリクスを
用いて中間ｉｆ！を表現し、定められた濃度以下の中間
調をマトリクスの大きさを変えて階調数を増やして記録
するようにしているので１人間の視覚が最も注目し易い
ハイライト部のような低濃度部の再現性を高めることが
できる。したがって、鮮明な画像を提供することができ
るという大きな効果がある。(Effect) According to the present invention, the intermediate if! By changing the size of the matrix and increasing the number of gradations to record intermediate tones below a predetermined density, it is possible to record low-density areas such as highlights that are most easily noticed by the human eye. The reproducibility of the parts can be improved. Therefore, there is a great effect that a clear image can be provided.
第１図は２Ｘ２−７）リクスおよび３×３マトリクスデ
イザ法による中間Ｕｆｆ現説明図、第２図は本発明の一
実施例のブロック図、第３図および第４図は前記実施例
の一具体例のデータの説明図である。
１・・・光源、２・・・原稿、３・・光電変換器、４−
Ａ／Ｄ変換器、５・・・比較回路、６・・・メモリ、
８，１１，１２．１３・・・第１．第２゜第３．第４の
シフトレジスタ、９・・・セレクタ、１０・・・６進カ
ウンタ、１４・・・ＲＯＭ、１５・・・サーフルヘソド
駆動回路Fig. 1 is an explanatory diagram of the intermediate Uff according to the 2 x 2-7) matrix and 3 x 3 matrix dither method, Fig. 2 is a block diagram of an embodiment of the present invention, and Figs. 3 and 4 are diagrams of the above embodiment. FIG. 3 is an explanatory diagram of data of one specific example. 1...Light source, 2...Original, 3...Photoelectric converter, 4-
A/D converter, 5... Comparison circuit, 6... Memory,
8, 11, 12. 13... 1st. 2nd゜3rd. 4th shift register, 9...Selector, 10...Hex counter, 14...ROM, 15...Surful head drive circuit
Claims (2)
用いて中間調を表現する方式において、原稿画情報の濃
度を基準レベルと比較する比較手段、該原稿画情報の濃
度が基準レベル以上であるか以下であるかに応じて画素
パターンのマトリクスの大きさを変える手段を具備し、
Ａ（１記原稿画情報の濃度が基準レベル以下の時に、画
素パターンのマトリクスの大きさを大きくすることによ
り階調数を増やすようにしたことを特徴とする中間調表
現方式。(1) In a method of expressing halftones using a pixel pattern composed of a plurality of dots, a comparison means for comparing the density of original image information with a reference level, and the density of the original image information is equal to or higher than the reference level. means for changing the size of the pixel pattern matrix depending on whether the pixel pattern is smaller than or equal to
A (1) A halftone expression method characterized in that when the density of original image information is below a reference level, the number of gradations is increased by increasing the size of a matrix of pixel patterns.
タ当り６画素かつ副走査方向の同じ場所に６２スタ連続
した時に、３×３マトリクス表現を行い・それ以外は２
×２マトリクス表現を行うようにしたことを特徴とする
特許 載の中間調表現力式。(2) When there are 6 pixels per 12 stars and 62 consecutive stars at the same location in the sub-scanning direction that do not reach the reference level density, 3x3 matrix expression is performed.Otherwise, 2
A patented halftone expressive formula that is characterized by x2 matrix expression.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58222102A JPS60116282A (en) | 1983-11-28 | 1983-11-28 | System for expressing half tone |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58222102A JPS60116282A (en) | 1983-11-28 | 1983-11-28 | System for expressing half tone |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60116282A true JPS60116282A (en) | 1985-06-22 |
Family
ID=16777165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58222102A Pending JPS60116282A (en) | 1983-11-28 | 1983-11-28 | System for expressing half tone |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60116282A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55164166A (en) * | 1979-06-08 | 1980-12-20 | Matsushita Giken Kk | Image recording method |
| JPS583373A (en) * | 1981-06-30 | 1983-01-10 | Canon Inc | Binary coding system for picture |
-
1983
- 1983-11-28 JP JP58222102A patent/JPS60116282A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55164166A (en) * | 1979-06-08 | 1980-12-20 | Matsushita Giken Kk | Image recording method |
| JPS583373A (en) * | 1981-06-30 | 1983-01-10 | Canon Inc | Binary coding system for picture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6198069A (en) | Image processor | |
| JPH0428191B2 (en) | ||
| US4533942A (en) | Method and apparatus for reproducing an image which has a coarser resolution than utilized in scanning of the image | |
| JPS60157375A (en) | Halftone expressing system | |
| US5386302A (en) | Image processing apparatus | |
| JPS60116282A (en) | System for expressing half tone | |
| JPS58173973A (en) | Picture processing method | |
| JPS58173972A (en) | Picture processing method | |
| JP4058823B2 (en) | Image processing device | |
| JPS59189782A (en) | Picture processing device | |
| JPS62287775A (en) | Digital color picture reproducing processing method and its device | |
| JPS6259512B2 (en) | ||
| JPS6069962A (en) | Color picture recorder | |
| JPS58154966A (en) | Binary display device of video picture | |
| JPH07307868A (en) | Print picture element control circuit | |
| JP2001086358A (en) | Method and device for gradation processing of image data | |
| JPS583373A (en) | Binary coding system for picture | |
| JPS61161071A (en) | Image data storing system | |
| JPS6139682A (en) | Method and apparatus for processing digital image | |
| JPH0525424B2 (en) | ||
| JPS63290070A (en) | Picture processor | |
| JPH04273768A (en) | Half tone transmission system | |
| JPS60105373A (en) | Image variable power device | |
| JPS62287774A (en) | Digital color picture reproducing and processing method and its device | |
| JPS61263364A (en) | Processing method for half tone of color picture information |