JPS6011515B2 - 信号検出制御回路 - Google Patents
信号検出制御回路Info
- Publication number
- JPS6011515B2 JPS6011515B2 JP51095233A JP9523376A JPS6011515B2 JP S6011515 B2 JPS6011515 B2 JP S6011515B2 JP 51095233 A JP51095233 A JP 51095233A JP 9523376 A JP9523376 A JP 9523376A JP S6011515 B2 JPS6011515 B2 JP S6011515B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- buffer memory
- circuit
- detection circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は記録再生装置における信号検出制御回路に関す
る。
る。
音響あるいは画像等の連続信号をディジタル量に変換し
て記録再生を行なうディジタル記録再生装置において、
再生時には再生ディジタル信号の持っているジッタを吸
収する手段を実施するのが普通である。
て記録再生を行なうディジタル記録再生装置において、
再生時には再生ディジタル信号の持っているジッタを吸
収する手段を実施するのが普通である。
このジツタ吸収のためにバッファメモリーを用い、バッ
ファメモリーへの書き込みは再生ディジタル信号から抽
出されたクロツクを用いて行ない、読み出し‘ま基準の
発振周波数のクロツクを用いて行なう。ここで抽出され
たクロックの周波数と基準となるクロックの周波数が大
きくずれている場合、バッファメモリーからは不必要な
情報が読み出されることになり、再生信号に雑音が混入
することになる。
ファメモリーへの書き込みは再生ディジタル信号から抽
出されたクロツクを用いて行ない、読み出し‘ま基準の
発振周波数のクロツクを用いて行なう。ここで抽出され
たクロックの周波数と基準となるクロックの周波数が大
きくずれている場合、バッファメモリーからは不必要な
情報が読み出されることになり、再生信号に雑音が混入
することになる。
また再生時にクロックが抽出されていない時にバッファ
メモリーからの読み出しを実施するとやはり再生信号に
雑音を混入させることになる。このようにディジタル記
録再生装置においてはバッファメモリーの書き込み、読
み出しのタイミングを正しく行なうことが不可決である
。
メモリーからの読み出しを実施するとやはり再生信号に
雑音を混入させることになる。このようにディジタル記
録再生装置においてはバッファメモリーの書き込み、読
み出しのタイミングを正しく行なうことが不可決である
。
本発明はコントロールトラック上に記録された一定周波
数の信号を分周した信号と基準周波数の信号と同期させ
ることにより記録時と同一の一定速度でテープを走行さ
せる閉サーボ方式を有したディジタル記録再生装置にお
いて、再生時にコントロールトラックから再生される信
号の周波数を検出し、その周波数が記録時とほぼ同一と
なった時点で閉サーボを構成するための信号を発生させ
、その後同期がとれた時点でバッファメモリーへの書き
込み、読み出しを開始する信号を発生することと、再生
ディジタル信号から抽出されるクロツク信号が終了した
時点でバッファメモリーへの書き込み、読み出しを停止
することにより、再生信号に雑音が混入することを防止
できる信号検出制御回路を提供するものである。
数の信号を分周した信号と基準周波数の信号と同期させ
ることにより記録時と同一の一定速度でテープを走行さ
せる閉サーボ方式を有したディジタル記録再生装置にお
いて、再生時にコントロールトラックから再生される信
号の周波数を検出し、その周波数が記録時とほぼ同一と
なった時点で閉サーボを構成するための信号を発生させ
、その後同期がとれた時点でバッファメモリーへの書き
込み、読み出しを開始する信号を発生することと、再生
ディジタル信号から抽出されるクロツク信号が終了した
時点でバッファメモリーへの書き込み、読み出しを停止
することにより、再生信号に雑音が混入することを防止
できる信号検出制御回路を提供するものである。
以下本発明の一実施例を図面に基づいて説明する。
第1図にバッファメモリー1を含めたブロック構成を示
す。
す。
再生ディジタル信号6はバッファメモリー1及びクロツ
ク抽出回路2に送られ、クロック抽出回路2により抽出
されたクロツクはバッファメモリー1の書き込みに使用
され、またデータ検出回路3に送られる。クロックが再
生されている限りデータ検出回路3から出力があり、こ
の出力がバッファメモリ−1の制御に使用される。再生
コントロール信号7はサーボ制御検出回路4に送られ、
その出力はサーボ切換9及びバッファメモリー1の制御
に使用される。データ検出回路3とサーボ制御検出回路
4との出力のANDをANDゲート5によって取り、こ
れをバッファメモリー1の制御信号とする。データ検出
回路3及びサーボ制御検出回路4を含んだ破線に囲まれ
た部分が本発明の部分である。データ検出回路3は第2
図に示すように実現できる。
ク抽出回路2に送られ、クロック抽出回路2により抽出
されたクロツクはバッファメモリー1の書き込みに使用
され、またデータ検出回路3に送られる。クロックが再
生されている限りデータ検出回路3から出力があり、こ
の出力がバッファメモリ−1の制御に使用される。再生
コントロール信号7はサーボ制御検出回路4に送られ、
その出力はサーボ切換9及びバッファメモリー1の制御
に使用される。データ検出回路3とサーボ制御検出回路
4との出力のANDをANDゲート5によって取り、こ
れをバッファメモリー1の制御信号とする。データ検出
回路3及びサーボ制御検出回路4を含んだ破線に囲まれ
た部分が本発明の部分である。データ検出回路3は第2
図に示すように実現できる。
第2図を用いて以下動作の説明を行なう。クロツク抽出
回路2からのデータ信号は1/n分回路11及び信号検
出回路12に入力される。この信号検出回路12には更
にデータの任意のビットの信号が入力される。この信号
は復調前の信号を用い、データが読み出されている限り
、クロック信号に従って“1”が信号検出回路12に書
き込まれるようにする。信号検出回路12は連続してn
個の“1”が書き込まれた時のみ“1”を出力し、連続
してn個の“1”が書き込まれなかった場合には“0”
を出力する。この信号検出回路12の出力を、分撤回路
11の出力をクロツクとしてフリツプフロツプ13に読
み込む。
回路2からのデータ信号は1/n分回路11及び信号検
出回路12に入力される。この信号検出回路12には更
にデータの任意のビットの信号が入力される。この信号
は復調前の信号を用い、データが読み出されている限り
、クロック信号に従って“1”が信号検出回路12に書
き込まれるようにする。信号検出回路12は連続してn
個の“1”が書き込まれた時のみ“1”を出力し、連続
してn個の“1”が書き込まれなかった場合には“0”
を出力する。この信号検出回路12の出力を、分撤回路
11の出力をクロツクとしてフリツプフロツプ13に読
み込む。
このことによりフリップフロップ13の出力Qは再生デ
ィジタル信号6のデータが連続してn個再生されている
限り“1”となり、それ以外の場合は“0”となる。こ
のフリツプフロツプ13の出力を制御信号としてNOR
ゲート14,15により分周回路11の出力を計数回路
16,17に入力する。
ィジタル信号6のデータが連続してn個再生されている
限り“1”となり、それ以外の場合は“0”となる。こ
のフリツプフロツプ13の出力を制御信号としてNOR
ゲート14,15により分周回路11の出力を計数回路
16,17に入力する。
計数値はmとする。今、再生ディジタル信号6のデータ
が乱れなく再生されている限り、上述したようにフリッ
プフロツプ13の出力Qは“1”であるので、分周回路
11の出力はNORゲート15を通り、計数回礎17に
入力される。
が乱れなく再生されている限り、上述したようにフリッ
プフロツプ13の出力Qは“1”であるので、分周回路
11の出力はNORゲート15を通り、計数回礎17に
入力される。
計数回路17にm個のクロツクが入力されるとキヤリー
出力CAが出力され、このキヤリーCAと計数回路17
へのクロツク入力とのNAND18を取ることによりク
ロックに同期して計数回路16を初期状態にリセットす
る。このリセットにより計数回路16のキャリー出力2
川ま“0”となる。
出力CAが出力され、このキヤリーCAと計数回路17
へのクロツク入力とのNAND18を取ることによりク
ロックに同期して計数回路16を初期状態にリセットす
る。このリセットにより計数回路16のキャリー出力2
川ま“0”となる。
データは乱れなくn個連続して出力され、更にm回その
状態を保っていると、計数回路16はリセット状態とな
り、キャリー出力2川ま“0”を保つ。このキャリー出
力20を反転した出力21のデータ検出回路3からの出
力とする。ここでデータがドロップアウトにより欠落し
た場合信号検出回路12の出力は“0”となり、その結
果計数回路16に分周回路11からのクロツクが入力さ
れるが、このような状態がm個続かない限り計数回路1
6からはキャリー出力はないので、データ検出回路3の
出力は“1”のままである。
状態を保っていると、計数回路16はリセット状態とな
り、キャリー出力2川ま“0”を保つ。このキャリー出
力20を反転した出力21のデータ検出回路3からの出
力とする。ここでデータがドロップアウトにより欠落し
た場合信号検出回路12の出力は“0”となり、その結
果計数回路16に分周回路11からのクロツクが入力さ
れるが、このような状態がm個続かない限り計数回路1
6からはキャリー出力はないので、データ検出回路3の
出力は“1”のままである。
再生ディジタル信号のデータが乱れた場合、つまりデー
タの終了の場合、信号検出回路12への入力が乱れるの
で、その出力は“0”が連続する。この時には分周回路
11からのクロツクは計数回路16に入力されるので、
m個計数の後はたえずキャリ−が出力され、データ検出
回路3は“0”を出力する。この時計数回路17は初期
状態にリセットされる。このデータ検出回路3を用いて
バッファメモリーの制御を実行できるが、この回路の立
ち上がりが速いためにサーボの同期がかかる以前に動作
するので再生出力に雑音を混入させることになる。
タの終了の場合、信号検出回路12への入力が乱れるの
で、その出力は“0”が連続する。この時には分周回路
11からのクロツクは計数回路16に入力されるので、
m個計数の後はたえずキャリ−が出力され、データ検出
回路3は“0”を出力する。この時計数回路17は初期
状態にリセットされる。このデータ検出回路3を用いて
バッファメモリーの制御を実行できるが、この回路の立
ち上がりが速いためにサーボの同期がかかる以前に動作
するので再生出力に雑音を混入させることになる。
そこでサーボの同期を検出する回路が必要となる。それ
がサーボ制御検出回路14である。以下、第3図を用い
てその回路の動作を説明する。再生ボタンが押されると
22の端子に“1”が現われ、このサーボ制御検出回路
4を初期状態にリセットする。
がサーボ制御検出回路14である。以下、第3図を用い
てその回路の動作を説明する。再生ボタンが押されると
22の端子に“1”が現われ、このサーボ制御検出回路
4を初期状態にリセットする。
つまり22の立上がり時に立上がり検出回路24がリセ
ットパルス(第3図中に示した)を発生しリセットを行
なう。フリップフロツプ38はリセットされるので出力
QLには“0”が出力されている。この結果サーボ功換
9への出力は“0”となり、テープ走行は開サーボ状態
となっている。次にテープから再生コントロール信号7
が送られてくると、再生コントロール信号検出回路25
は再生コントロール信号が連続する限り“1”を出力す
る。
ットパルス(第3図中に示した)を発生しリセットを行
なう。フリップフロツプ38はリセットされるので出力
QLには“0”が出力されている。この結果サーボ功換
9への出力は“0”となり、テープ走行は開サーボ状態
となっている。次にテープから再生コントロール信号7
が送られてくると、再生コントロール信号検出回路25
は再生コントロール信号が連続する限り“1”を出力す
る。
再生コントロール信号検出回路25は、再生コントロー
ル信号7が終了するとりセットパルス(第3図中に示し
た)を発生する。再生コントロール信号7のデューティ
は充分大きいものとしておく。この再生コントロール信
号7の立上がりを検出しリセットパルス(第3図中に示
した)を発生する立上がり検出回路26により計数回路
34のリセット端子33にリセット入力を入れ、計数開
始の初期状態にする。再生コントロール信号7を計数回
路34の計数期間を決めるゲ−ト信号としてゲート端子
35に入力する。このゲートにより再生コントロール信
号7よりも十分高い周波数のクロツク23をクロツク端
子36に入力し計数を行なう。
ル信号7が終了するとりセットパルス(第3図中に示し
た)を発生する。再生コントロール信号7のデューティ
は充分大きいものとしておく。この再生コントロール信
号7の立上がりを検出しリセットパルス(第3図中に示
した)を発生する立上がり検出回路26により計数回路
34のリセット端子33にリセット入力を入れ、計数開
始の初期状態にする。再生コントロール信号7を計数回
路34の計数期間を決めるゲ−ト信号としてゲート端子
35に入力する。このゲートにより再生コントロール信
号7よりも十分高い周波数のクロツク23をクロツク端
子36に入力し計数を行なう。
この計数値をデコ−ド回路37でデコードする。再生コ
ントロール信号が正常の周波数であれば定まった計数値
が出力されるので、その時デコード回路37は“1”を
出力する。正常でない場合は出力は“0”となる。再生
コントロール信号7の立下がり検出回路27の出力をク
ロツクとして、上のデータをフリップフロップ38に入
力する。正常の場合、フリツプフロツプ38の出力QL
は‘‘1”となりQ2は0となる。この結果、計数回路
34のゲート端子35にはANDゲート32を通り“0
”が入力されるので、以後計数は実行しない。
ントロール信号が正常の周波数であれば定まった計数値
が出力されるので、その時デコード回路37は“1”を
出力する。正常でない場合は出力は“0”となる。再生
コントロール信号7の立下がり検出回路27の出力をク
ロツクとして、上のデータをフリップフロップ38に入
力する。正常の場合、フリツプフロツプ38の出力QL
は‘‘1”となりQ2は0となる。この結果、計数回路
34のゲート端子35にはANDゲート32を通り“0
”が入力されるので、以後計数は実行しない。
更にANDゲート28により“1”が出力され、サーボ
切換9へ送られサーボを閉ループ状態に切換える。正常
でない場合には計数回路34のゲート端子にはゲート信
号が入力されるので、再び計数を実行する。再生コント
ロ−ル信号が正常になった後、サーボ系が閉ループ状態
で安定するまでの間は再生ディジタル信号のデータは乱
れるのでバッファメモリーへの入力は実行してはいけな
い。そのために遅延回路39を設け、この遅延回路39
によりサーボ系が切換わり、閉ループ状態に安定した後
に“1”になる信号をバッファメモリー制御信号として
送るようにする。
切換9へ送られサーボを閉ループ状態に切換える。正常
でない場合には計数回路34のゲート端子にはゲート信
号が入力されるので、再び計数を実行する。再生コント
ロ−ル信号が正常になった後、サーボ系が閉ループ状態
で安定するまでの間は再生ディジタル信号のデータは乱
れるのでバッファメモリーへの入力は実行してはいけな
い。そのために遅延回路39を設け、この遅延回路39
によりサーボ系が切換わり、閉ループ状態に安定した後
に“1”になる信号をバッファメモリー制御信号として
送るようにする。
サーボ制御検出回路4とデータ検出回路3との出力をA
NDゲート5によりANDし、その結果をバッファメモ
リーーの制御に用いる。以上本発明によれば、サーボ系
を安定する以前にバッファメモリー1への書き込み、読
み出しが行なわれることがなく、更に再生ディジタル信
号が終了後直ちに停止されることになる。
NDゲート5によりANDし、その結果をバッファメモ
リーーの制御に用いる。以上本発明によれば、サーボ系
を安定する以前にバッファメモリー1への書き込み、読
み出しが行なわれることがなく、更に再生ディジタル信
号が終了後直ちに停止されることになる。
データ検出回路3だけのバッファメモリー1の制御では
、サーボ系が安定する以前に書き込みし読み出しが実行
されるため、再生ディジタル信号が乱れて再生されるの
で、再生信号に雑音が混入することになる。
、サーボ系が安定する以前に書き込みし読み出しが実行
されるため、再生ディジタル信号が乱れて再生されるの
で、再生信号に雑音が混入することになる。
一方、サーボ制御検出回路4だけのバッファメモリーー
の制御ではこの回路の立下がりが遅いために再生ディジ
タル信号が終了しているにもかかわらず、バッファメモ
リー1への書き込み、読み出しが実行され、再生信号に
雑音が混入することになる。
の制御ではこの回路の立下がりが遅いために再生ディジ
タル信号が終了しているにもかかわらず、バッファメモ
リー1への書き込み、読み出しが実行され、再生信号に
雑音が混入することになる。
しかるに本発明では、それぞれの検出回路の欠点を補う
ようになるのでバッファメモリーの制御が正しくなる。
ようになるのでバッファメモリーの制御が正しくなる。
またデータ検出回路3だけによりバッファメモリー1の
制御を行ない、バッファメモリーの容量を充分大きくし
再生ディジタル信号のサーボ切換え時の乱れを吸収でき
るようにすることも可能ではあるが、この場合にはバッ
ファメモリーの容量は非常に大きなものとなり、コスト
高となる。更にサーボ切換え時のデータの乱れの状態は
必らずしも一定ではないので、バッファメモリーの容量
の決定が困難である。
制御を行ない、バッファメモリーの容量を充分大きくし
再生ディジタル信号のサーボ切換え時の乱れを吸収でき
るようにすることも可能ではあるが、この場合にはバッ
ファメモリーの容量は非常に大きなものとなり、コスト
高となる。更にサーボ切換え時のデータの乱れの状態は
必らずしも一定ではないので、バッファメモリーの容量
の決定が困難である。
本発明の回路方式によればバッファメモリーの容量は4
・さくてもよく、更にサーボ切換え時のデータの乱れは
問題とはならず容量の決定は容易である。
・さくてもよく、更にサーボ切換え時のデータの乱れは
問題とはならず容量の決定は容易である。
第1図が本発明の回路を含んだバッファメモリー制御の
ブロック構成図、第2図は本発明のデータ検出回路図、
第3図は本発明のサーボ制御検出回路図である。 1・・・・・・バッファメモリー、2・・・・・・クロ
ック抽出回路、3…・・・データ検出回路、4・・・・
・・サーボ制御検出回路、6・・…・再生ディジタル信
号、7・・・・・・再生コントロール信号、9・・・・
・・サーボ切換。 繁〆図繁Z図 繁7図
ブロック構成図、第2図は本発明のデータ検出回路図、
第3図は本発明のサーボ制御検出回路図である。 1・・・・・・バッファメモリー、2・・・・・・クロ
ック抽出回路、3…・・・データ検出回路、4・・・・
・・サーボ制御検出回路、6・・…・再生ディジタル信
号、7・・・・・・再生コントロール信号、9・・・・
・・サーボ切換。 繁〆図繁Z図 繁7図
Claims (1)
- 1 信号をデイジタル化してテープ上に記録し、再生を
行なう記録再生装置において、再生時にコントロールト
ラツク上に記録された一定周波数の信号を再生し、その
信号を分周し、基準周波数の信号に同期させることによ
りテープを記録時と同一の一定速度で走行させ、再生デ
イジタル信号を一定周期でジツタ吸収用バツフアメモリ
ーに書き込み、一定の基準周波数でそのバツフアメモリ
ーから読み出すに際し、バツフアメモリーへの書き込み
、読み出しを開始する時期を再生コントロール信号と基
準周波数の信号とが同期した時とし、バツフアメモリー
からの書き込み、読み出しを停止する時期を再生デイジ
タル信号から抽出されたクロツクが終了した時とするよ
うに構成したことを特徴とする信号検出制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51095233A JPS6011515B2 (ja) | 1976-08-09 | 1976-08-09 | 信号検出制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51095233A JPS6011515B2 (ja) | 1976-08-09 | 1976-08-09 | 信号検出制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5319713A JPS5319713A (en) | 1978-02-23 |
JPS6011515B2 true JPS6011515B2 (ja) | 1985-03-26 |
Family
ID=14132031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51095233A Expired JPS6011515B2 (ja) | 1976-08-09 | 1976-08-09 | 信号検出制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6011515B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2534646B2 (ja) * | 1985-03-19 | 1996-09-18 | キヤノン株式会社 | 画像送受信装置 |
-
1976
- 1976-08-09 JP JP51095233A patent/JPS6011515B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5319713A (en) | 1978-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
JPS6128188B2 (ja) | ||
JPH0470712B2 (ja) | ||
JPS6011515B2 (ja) | 信号検出制御回路 | |
JPS6049981B2 (ja) | 記録媒体の走行方向検出装置 | |
JPS6336049B2 (ja) | ||
WO1984004622A1 (en) | Apparatus for reproducing digital signal | |
JPS58114363A (ja) | ディスク再生装置 | |
SU1042073A1 (ru) | Устройство дл воспроизведени фазомодулированных сигналов с носител магнитной записи | |
JP2553072B2 (ja) | 同期回路 | |
KR910004616B1 (ko) | 영상녹화 재생기의 일정기간 무신호 녹화회로 | |
KR840001041Y1 (ko) | 카셋트 녹음기의 음성 및 문자신호 제어회로 | |
JPH0551986B2 (ja) | ||
JPH028385B2 (ja) | ||
JPH01149263A (ja) | ディジタルデータレコーダ | |
JPH0376555B2 (ja) | ||
JPH0244878A (ja) | 同期運転制御装置及び同期運転制御方法 | |
JP2526794Y2 (ja) | 磁気テープ記録再生装置 | |
JP2500869B2 (ja) | デジタル信号再生装置 | |
JPS6336510Y2 (ja) | ||
JPH0473336B2 (ja) | ||
JPS6151663A (ja) | デイジタル磁気記録再生装置 | |
JPS58224485A (ja) | ビデオテ−プレコ−ダの情報記録再生装置 | |
JPH0431213B2 (ja) | ||
JPS60147903A (ja) | 自動往復録音再生装置 |