JPS60114941A - マルチ・タスク制御用デバイス - Google Patents

マルチ・タスク制御用デバイス

Info

Publication number
JPS60114941A
JPS60114941A JP22295083A JP22295083A JPS60114941A JP S60114941 A JPS60114941 A JP S60114941A JP 22295083 A JP22295083 A JP 22295083A JP 22295083 A JP22295083 A JP 22295083A JP S60114941 A JPS60114941 A JP S60114941A
Authority
JP
Japan
Prior art keywords
task
command
register
priority
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22295083A
Other languages
English (en)
Other versions
JPH0376499B2 (ja
Inventor
Toshimitsu Nakade
中出 敏光
Masaru Kuki
九鬼 優
Hirotake Hayashi
林 裕丈
Takaaki Uno
鵜野 高明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP22295083A priority Critical patent/JPS60114941A/ja
Publication of JPS60114941A publication Critical patent/JPS60114941A/ja
Publication of JPH0376499B2 publication Critical patent/JPH0376499B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、マイクロコンピュータのシステム管理プログ
ラムに有効なマルチ・タスク制御用機能を内蔵したコン
ピュータ周辺デバイスに関するものである。
〈従来技術〉 マイクロコンピュータ・システムにおいて、lっのCP
Uによって複数のタスクを同時に行なわせるためには、
コンピュータ・システムのO8(オペレーティング・シ
ステム)によるマルチ・タスク制御が必要となる。
マルチ・タスク制御の内、タスクの時間制御を行なう場
合がある。そのため、システム・クロックが必要である
が、従来上記ソフトウェアによるO8では、システム・
クロックを動作させるため、タイマ用外部素子を外付け
し、外部タイマからの割込みをもとにして、時間の処理
やタスクの時分割処理の制御を行なっていた。そのため
、マスタCPUの動作は、タイマのカウントの処理やタ
スク切換えの処理を実行している間、各タスクの処理が
中断されており、タスクの処理速度が低下し、またタス
ク切換えのためのオーバーヘッドが太き(なるという欠
点があった。
〈発明の目的〉 不発明は、タイマが本周辺デバイスに内蔵ぎわ、タイマ
の処理はこの内部で行なわれマスタCPUに本ってタイ
マをサポートする必要かない。また、例えは本デバイス
に対して、コマンド等により時分割処理を指定すれは、
指定時間ごとに不デバイスより割込みが発生し、タスク
の切換えが可能になる。マスタCPUは、タスクの切換
え時間のみ制約されるたけて、大部分の処理時間中、タ
スクの実行が可能であり、ユーザー・プログラムの処理
速度を向上できる。
〈実施例〉 以下図面に従って本発明の一実施例を説明する。
第1図はマイクロコンピュータ・システムとしての構成
例を示す図である。素子(又は装置)1は、本発明に係
るマルチ・タスク制御を実現するための独立したマルチ
・タスク・サポート・プロセッサとして構成されたもの
であり、他の周辺デバイスと同様、入出力素子の形態で
供給される。
以下本デバイスをマルチ・タスク制御用素子と呼ぶ。マ
スタCPU2 、プロクラム・メモリ(ROM)3、デ
ータ・メモリ(RAM )4及び他のIlo等の周辺入
出力素子5は、周知のマイクロコンピュータ・システム
としても具備されるものであり、マルチ・タスク制御用
素子lとともにバス67i−介して相互に接続される。
プロクラム・メモリ3は、マルチ・タスク制御用系子1
の初期化プログラムと複数のタスクをそれぞれ独立して
プロクラムしている。
マルチ・タスク制御用系子1は、マスタCPU2により
実行されるこれら複数のタスクの1理をマスタCPU2
以外で行なう独立機能菓子であり、タスクのスケジュー
リング機能(優先度胆又は時分割による実行タスクの切
換え)、タスク間の同期・通(H機能(各タスク間でデ
ータの送受信を行ない、タスクの実行中継、実行再開を
決定)、メモリ管理機能(各タスクの使用メモリ鎮域の
重複使用の禁止)、時計機能(内蔵タイマによる時刻の
セット)等を有している。つまり、このマルチ・タスク
制両用素子1は、マルチリスクの制御機能をコンピュー
タ・システムのO8自身のもつ機能とせ】、その機能を
有する周辺デバイスとした点に特色がある。
第2図はマルチ・タスク制御用系子1の内部構成例を示
すフロック図である。
マルチ・タスク制御用系子lはマスタCPU2からマク
セスi」能なレジスタ君羊を備えている。
コマンド・パラメーターレジスタCPIOは、マスタC
PU2からコマンド美行時に入力するパラメータや、実
行後に出力するパラメータを保持すル。コマンド/ステ
ータス・レジスタCN5Tは書込み時にはコマンド書込
み用として、読出し時には実行したコマンドの実行情報
を格納するためのレジスタとして機能する。新スタック
・ポインタ・レジスタSPNは、タスク切換え情報とし
てこれから新らたに実行状態となるタスクのスタック・
ポインタの値を出力するためのレジスタである。また、
旧スタック・ポインタ・レジスタSPBは、タスク切換
え情報として今まで実行状態にあったタスクのスタック
・ポインタの値を入力するためのレジスタである。
マスク割込み制御レジスタMICは本素子lにおける、
マスタCPU2に対する割込み発生を制御するためのレ
ジスタで、割込みベクタ・レジスタMIVは割込みベク
タ値を書込む。データ・レジスタPID、P2D、P3
Dはポート1.ポート2およびポート3のデータ人出力
のためのレジスタである。ポート1とポート2はデータ
入出力方向をプログラムによってビット単位で設定でき
る8ビツト入出力ポートであり、ポート3はlビットの
人力ポートである。ポート3はプログラムによってイベ
ント入力(ポート3への人力信号の遷移により停止状態
のタスクをレディー状態に移す)にセントすることか可
能である。
以上のレジスタ群はマスタCPU2からアクセスされて
、本素子lとマスタCPU2との間で情報を相互に交換
するために用いられる。データ・バス・インターフェイ
スDBI、バス・タイミング発生・制御回路BTGC、
割込み制御回路INTCは、マスタCPU2とのインタ
ーフェイス回路として備えられたものである。
タスク制御プロyりTCB(1〜8)はタスクの状態を
保存するためのメモリ領域である。ここでは8つまでの
タスクを取扱うことか可能である。
各ブロックは第3図に示されるように、タスク・ステー
タス■、タスク優先度■、先にレディーQに接続されて
いるタスクの番号■、俊にレディーQに接続されている
タスクの番号■、タスクが占有しているワーク・メモリ
の先頭アドレス■、そのサイズの、使用しているメイル
・ボックス番号■、そしてタスク実行中継時のスタック
・ポインタ値0を格納する領域を有している。
メイル・ボックスMBXはタスク間でデータの授受を行
なえるよう設けられたバッファ・メモIJ−領域である
メモリ・マツプMEMMAP はワーク・メモリを管理
するためのメモリ領域であり、例えば第4図のように2
バイトから構成される。メモリ・マツプMEMMOPに
より64にバイト単位のワーク・メモリを管理すること
が可能である。ワーク・メモリを使用していないときそ
の領域に対応するビット、は” o ”で、占有中であ
るときはそのビットか”′1″′にセットされる。
タイマTMは時分割処理(同一優先度のタスクを一定時
間毎に実行させる処理)等のために、素子1内に割込み
信号を発生させるもので、システムクロック領域SCA
は同時にタイマTMの出力により計数される時1分1秒
等の時刻データを格納するメモリ領域である。
内部演算制御回路C0NTは論理演算ユニツト(ALU
)、本素子lのプログラムを格納するROM、一時記憶
用のRAMおよび各種制御のためのフラグ用レジスタ等
を有してなる。
マスタCPU2からマルチ・タスク制御用系子1へのア
クセスは、実行中のタスクから発行されるコマンドによ
って行なわれ、マルチ・タスク制御用素子1からマスタ
CPU2へのアクセスは、マルチ・タスク制御用素子1
の割込み信号発生に基づいて行なわれる。第5図はコマ
ンドの種類と入力パラメータおよび出力パラメータを示
す図である。
)、基本的動作としては次のとおりである。なお、ペ コノスフ制御ブロックTCBには各タスクの状態か既に
保存されているものとする。
マルチ・タスク制御用系子1は、実行可能状態のタスク
から優先度の一番高いタスクを選ひ出し、登録されたそ
のタスクのスタック・ポインタの値を新スタック・ポイ
ンタ・レジスタSPNに準備する。スタック・ポインタ
の値を準備した後、マルチ・タスク制御用素子1はマス
タCPU2に対し割込みを発生する。マスタCPU2は
割込み処理ルーチンを実行し、マルチ・タスク制御用素
子lにセットされているスタック・ポインタの1直を自
分のスタック・ポインタにロードし、予じめ著述まれて
いたレジスタの初期値をスタックからポツプしてレジス
タを書換える。そしてマスクCPU2の1理下において
指定されたタスクを実行する。
実行中のタスクからコマンド入力かあるか、またはタイ
マTMあるいはボート3への入力による割込みかあるま
で、マルチ・タスク制御用索子1は待ち状態となる。こ
こで例えばコマンド入力があれば、マルチ・タスク制御
用素子1はそのコマンドを解析しコマンド処理を行なう
。そして、こΦコマンドがタスク切換え機能を含むもの
であれば、次に切換えるべきタスクのスタック・ポイン
タの値を新スタック・ポインタ・レジスタSPHにセッ
トし、マスタCPU2に対し割込みを発生する。この割
込みによってマスタCPU2はIE実行中のタスクの実
行を停止し、次に実行ずへきタスクのスタック・ポイン
タの値をマルチ・タスク制御用素子1から読出す。
以下フローチャートを参照してさらに詳しく説明する。
第6図はマルチ・タスク制御用素子■のタイマルーチン
の動作を説明するフローチャー1・、第7図〜第21図
は各コマンド0−14による処理ルーチンの動作を説明
するフローチャート、第22図はタスク切換えルーチン
の動作を説明するフローチャート、第23図はボート3
へのイベント入力による割込み処理ルーチンの動作を説
明するフローチャート、第24図はタイマTMによる割
込み処理ルーチンの動作を説明するフローチャートであ
る。
第6図において、システムに電源が投入されると、本マ
ルチ・タスク制御用素子1はリセット動作を行ない内部
の各(妓能系子を初期化する(ステップ■)。そして、
マスタCPU2からコマンドかコマンド/ステータス・
レジスタCN5Tに1込まれるのを待つ(ステップ■)
。コマンドが書込まれると、各コマンド・コードに対応
したコマンド処理を行なう(ステップ■)。
コマンド0(コマンド名: INIT、第7図フローチ
ャート)は、マルチ・タスク制御用素子lの初期化を行
なうためのコマンドであり、マルチ・タスク制御用素子
lかマスタCPU2に対して割込みを発生するときにマ
スタCPU2へ出力するベクタ仙、マルチ・タスク制御
用素子lが物理するワーク・メモリ領域の先頭アドレス
とその大きさ、及びタスクの優先度を各タスクに対して
登録するためのコマンドである。
このコマンドが実行されると、人力データのエラーを調
査しくステップ■)、もし入力データに誤りかあれは、
エラーコードをコマンド/ステータス・レジスタCN5
Tにセットする(ステップ■)。
入力データに誤りかなけれは、コマンド・パラメータ・
レジスタCPIOに送られたデータから、割込みベクタ
値を割込みベクタレジスタMIVに書込み(ステップ■
)、またワーク・メモリ領域の先頭アドレスとその大き
さのデータをもとにしてメモリ・マツプMEMMAPを
初期化する(ステップ■)。そして、書込まれたタスク
の優先度をもとにして各タスク制御ブロックTCBを作
成する(ステップ■)。そして、優先度の商い順に並へ
てレテイーQを構成する(ステップ■)。このとき、タ
スク制御ブロックTCB内の■、■によって順序っけを
行なう。生成後は正常終了コードをコマンド/ステータ
ス・レジスタC,N S Tにセントしくステップ[相
])、内部演算制御回路C0NTのTSKCHGフラグ
をリセットして(ステップ■λ第6図のメインルーチン
に戻る。
エラーコードをコマンド/ステークズ・レジスタCN5
Tにセットした場合も同様にT S K CHGフラグ
をリセットしてメインルーチンに戻る。
コマンド1(コマンド名: TSTR、第8図フローチ
ャート)は、初期化したマルチ・タスク制御用素子1を
実行状態に移すためのコマンドである。
このコマンド1では、コマンドOの処理が実行済かとう
かのチェックを行ない(ステップ@)、実行済の場合の
み、レディーQの先頭に接続されているタスク(一番優
先度の高いタスク)を実行状態に移丁ためTSKCHG
フラグ(内部演算制御回路C0NTの制御フラグ)をセ
ットして(ステップo)、第6図のメインルーチンに戻
る。実行済でない場合は、コマンド/ステータス・レジ
スタCN5Tにエラーコードをセントしくステップ0)
、メインルーチンに戻る。
以上のコマンド0.1およびマルチ・タスク制御用素子
lへの書込み情報は、例えば第1図のプログラム・メモ
リ3の夕」期化プログラムに予じめ格納され、タスク自
答に応じてプログラム変更か可能であり、マルチ・タス
ク制御用素子1はこれにより種々に初期化設定すること
かできる。
コマンド2(コマンド1TcRT、第9図タイムチャー
ト)は初期設定の後、任意にタスクを生成するためのコ
マンドであり、人力データとして生成するタスクの番号
およびその優先度か本素子lのコマンド俸パラメータ・
レジスタCPIOに書込まれる。
このコマンド2が実行されると、人力データにエラーが
ないかの検査を行ない(ステップ[相])、エラーかあ
ればコマンド/ステータス・レジスタCN5Tにエラー
コードを書込む(ステップ[相])。
エラーがなければ、入力データで指定されたタスクのタ
スク制御ブロックTCBを生成する(ステップ0)。
タスク制御ブロックTCB中のタスク・ステータス■(
第3図参照)には次の4つのフラグが含まれる。
RUNフラクはタスクが実行状態にあることを示す。
PENDWフラクはメツセージ受信待ち状態にあること
を示す。
5USPEND フラグはタスクが停止状態にあること
を示す。
」二記タスク制御ブロックTCBの生成時(ステップ0
)、同時にその中のREADYフラグをセットする。
そして、タスクの優先度が商い順にレディーQに再接続
する(ステップo)。次にコマンド/ステータス・レジ
スタCN5Tに正常終了コードをセットしくステップ[
相])、実行状態のタスクとレディーQの先頭に接続さ
れているタスクの優先度を比較させるためのTSKCH
Gフラグをセントして(ステップ[相])、第6凶のメ
インルーチンに戻る。
コマンド3(コマンド名:TDEL、第10Vタイムチ
ヤート)は不要のタスクを消去するためのコマンドで、
消去するタスクの番号を入力データとして実行する。
人力データにエラーがないかの検査(ステップ0>にお
いて、エラーかあれはコマンド/ステータスφレジスタ
CN5Tにエラーコードかセットされ(ステップ[相]
)、第6図のメインルーチンに戻る。
エラーかなけれは、消去するタスクか占有していたワー
ク・メモリを解放するため、このタスクのタスク制御ブ
ロックTCB中にある占有メモリ先頭アドレス■および
占有メモリ・サイズのを読出し、このデータに基づいて
メモリ・マツプMEMMAP上で対応した領域を” o
 ”クリアする(ステップ[相])。ついでこのタスク
がレディー状態にあれば、消去するタスクのタスク制御
ブロックTCBをレディーQから切離しくステップ[相
])、このタスク制御ブロックTCBのすべてをクリア
する(ステップ[相])。終われは、コマンド/ステー
タス・レジスタCN5Tに正電終了コードをセットして
(ステップ[相])、メインルーチンに戻る。
コマンド4(コマンド名:TR5M、第11図1フロー
チヤート)は、入力データで指定されたタスク番号を持
つ持切または停止中のタスクをレディー状Il!4(′
P+起動可能状態)にするためのコマンドである。タス
ク番号を人力データとして実行する。
コマンド4か実行されると、まず入力データにエラーが
ないかの検査が行なわれ(ステップ@)、エラーがあれ
ばコマンド/ステータス・レジスタCN5Tにエラーコ
ードを設定して(ステップ[相])、メインルーチンに
戻る。
エラーがなけれは、指定されたタスクのPENDWフラ
グまたは5USPENDフラグをリセットするとともに
READYフラグをセットし、かつこのタスク制御ブロ
ックTCBをタスクの優先度の高い順序でレディーQに
接続する(ステップ[相])。そして、正常終了コード
をコマンド/ステータス・レジスタCN5Tにセットし
くステップ[相])、実行状態のタスクとレディーQの
先頭に接続されているタスクの優先度を比較するためT
SKCHGフラコマンド5(コマンド名:TSPD、第
12図フローチャート)は、入力データで指定されたタ
スク番号を持つ実行状態あるいはレディー状態にあるタ
スクを停止状態にするためのコマンドである。
このコマンド5が実行されると、入力データのエラーを
検査し、エラーがあればコマンド/ステータス・レジス
タCN5Tにエラーコードを設定してメインルーチンに
戻る(ステップ[相]、[相])。
エラーかなけれは、まず、人力データによって、停止状
態になるタスクをポート3からの人力信号(外部イベン
トによりレディー状態にする(再起動)という指定がさ
れているかどうかのチェックを行なう(ステップ■)。
外部イベントの指定がなければステップ@の処理ヘスキ
ップする。指定がある場合は、他のタスクが既に外部イ
ベントを使用しているかどうかの検査を行ない(ステッ
プ[相])、使用されていれば、コマンド/ステータス
・レジスタCN5Tにエラーコードをセントして(ステ
ップ[相])メインルーチンに戻る。使用され工いなけ
れば、ポート3の入力信号の遷移による内部割込みをイ
ネーブルにする(ステップ[相])。
すなわち、本コマンド5の人力データ設定により外部イ
ベント起動の指定か可能である。
そして、スキップした場合を含めて次に、そのタスク制
御ブロックTCB中のRUNフラグ(指定したタスクが
実行状態にある場合)またはREADYフラグ(レディ
ー状態にある場合)をリセットし、5USPENDフラ
グをセットする(ステップ■)。終われば、コマンド/
ステータス・レジスタCN5Tに正常終了コードをセッ
トする(ステップ[相])。そして指定されたタスクが
レディー状態にある場合を考慮して、このタスクをレデ
ィーQから切離し、レディーQに接続されているタスク
制御ブロックTCBを再度優先度胆にならび換え(ステ
ップ[相])、実行状態のタスクとレディーQの先頭に
接続されているタスクの優先度を比較するためのTSK
CHG フラグをセントして(ステップ[相])、メイ
ンルーチンに戻る。
コマンド6(コマンド名:TPRI 、第1a図タイム
チャート)は、入力データで指定された番号のタスクの
優先度を変更するコマンドである。
入力データにエラーがあるかの検査(ステップ■)にお
いて、エラーかある場合はコマンド/ステータスφレジ
スタCN5Tにエラーコードをセットして(ステップ@
)メインルーチンに戻る。
エラーがない場合、指定されたタスクのタスク管理ブロ
ックTCB内の優先度■(第3図参照)を入力データの
変更優先度の値に沓侠える(ステップO)。次に、レデ
ィーQに接続されているタスク管理ブロックTCBを優
先度胆にならひ換え(ステツー1’@)、コマンド/ス
テータ・レジスタCN5Tに正常終了コードをセントす
る(ステップ@)。そして、実行状態のタスクとレディ
ーQの先頭に接続されているタスクの優先度を比較する
ためにTSKCHG フラグをセクトして(ステップ@
→、メインルーチンに戻る。
コマンド7(コマンド名:TsLI 、41414図フ
ローチャート)は、入力データで指定された優先度を持
つタスク群のマスタCPU占有時間を制Nするためのコ
マンドである。すなわち、このコマンドは同一優先度の
タスクの時分割処理を指定″する。時分割処理は、指定
した優先度より商い優先度を持つレディー状態のタスク
か存在しない場合に限り有効である。より高い優先度を
持つレディー状態のタスクが存在すれは、そのタスクが
実行され時分割処理は無効となるが、高い優先度のタス
クがな(なれば有効となる。
このコマンド7が実行されると、ます、人力データのエ
ラーが検査される(ステップ@)。エラーが検出された
場合は、コマンド/ステータス・レジスタCN5Tにエ
ラーコードがセットされ(ステップ@)、メインルーチ
ンに戻る。
エラーか検出されなければ、人力データが時分割処理を
キャンセルする指定であるのかどうかを判定する(ステ
ップ@)。キャンセルの場合は、内部演算制御回路C0
NT内にある時分割制御用レジスタ5LICNTおよび
SL I PRI を“°0”クリアする(ステップ[
相]、■)。入力データが新たに時分割処理の設定を指
定する場合は、その人力デーネ、か、うタスクのCPU
占有時間を制御用レジスタS L I CNT に設定
しくステップ■)、時分割処理を行なうタスクの優先度
をもう一つの制御用レジスタ5LIPRI に設定する
(ステップ・)。
そして最後にコマンド/ステータス・レジスタCN5T
に正常終了コードをセントして(ステップ■)メインル
ーチンに戻る。
コマンド8(コマンド名二csET、第15図フローチ
ャート)は、マルチ・タスク制御用素子1内に設けられ
た時計に時刻を設定するためのコマンドである。マスタ
CPU2から本素子1内のコマンド・パラメータ・レジ
スタCPIOに、入力データとして時2分2秒データを
薔込みコマンドを実行する。
入力データのエラーが検査されて(ステップ・)、エラ
ーが検出された場合はコマンド/ステータス・レジスタ
CN5Tにエラーコードがセットされて(ステップ0)
、メインルーチンに戻る。
エラーかなけれは、システム・クロック領域SCAに時
゛1分2秒のデータが移される(ステップ■夫。そして
コマンド/ステータス・レジスタCN5Tに正常終了コ
ードをセットして(ステップ[相])メインルーチンに
戻る。この時計は後述するタイマ割込みルーチンにより
刻々計時される。
コマンド9(コマンド名: CGENT 、第16図フ
ローチャート)は、上記の時計から現在の時刻を読出す
ためのコマンドである。
このコマンド9か実行されると、システム・クロック領
域SCAから時2分2秒のデータか、マ、1zcPU2
からアクセスi工能なコマンド・パラメータ・レジスタ
CPIOに移される。移した後はコマンド/ステータス
・レジスタCN5Tに正常終了コードをセントして(ス
テップ[相])メインルーチンに戻る。
コマンド10(コマンド名:MALC,第17図フロー
チャート)は、マルチ・タスク制御用素子1が管理して
いるワーク・メモリ領域の中から、コマンドを実行した
タスクに対して要求されたサイズのワーク・メモリの使
用を許可するコマンドである。コマンド・パラメータ・
レジスタCPIOに要求するワーク・メモリ数(’10
0H単位)を蕾込みコマンドを実行する。
コマンド10か実行されると、人力データのエラー検出
が行なわれる(ステップ◎)。エラーが検出されれは、
コマンド/ステータス・レジスタCN5Tにエラーコー
ドをセントして(ステップ[相])メインルーチンに戻
る。
エラーか検出されなけれは、メモリ・マツプMEMMA
P を調査し、要求されたワーク・メモリか空いている
かどうかのチェックを行なう(ステップO)。空き領域
かなければコマンド/ステータス・レジスタCN5Tに
メモリ占有不可コードをセントして(ステップ[相])
、メインルーチンに戻る。窒き領域が見つかれは、コマ
ンドを実行したタスクか要求したサイズだけメモリ・マ
ツプMEMMAP上の対応したビットに゛ビ′をセット
する(ステ7プ[相])。そして、コマンドを実行した
タスクのタスク制御ブロックTCB内の出荷メモリ先頭
アドレス0名よひ占有メモリ・サイズ■の領域(第3図
参照)にそれぞれの値を設定しくステ)プ・)、次にコ
マンド・パラメータ・レジオCPIOに占有メモリ・先
頭アドレスを書込む。書込まれは、コマンド/ステータ
ス・レジスタCN5Tに正常終了コードをセットしくス
テップ[相])メインルーチンに戻る。
コマンド11(コマンド名:MREL、、第18図フロ
ーチャート)は、占有していたワーク・メモリ領域を開
放するためのコマンドである。
コマンド11を実行したタスクかワーク・メモリを占有
していなけれは(ステップ・)、コマンド/ステータス
・レジスタCN5Tにエラーコードをセントして(ステ
ップ[ハ])メインルーチンに戻る。
既にワーク・メモリか占有されていれば、コマンドを実
行したタスクのタスク制御ブロックTCB内に登録され
ている占有メモリ先頭アドレス■および占有メモリ・サ
イズ■の領域の値を参照し、メモリ・マツプM E M
 M A P 上の対応したビットを0“にリセットす
る(ステップ0)。そして、タスク制御ブロックTCB
内の占有メモリ先頭アドレス■落ひ占有メモリ・サイズ
■の領域をクリアする(ステップo)。最後にコマンド
/ステータス・レジスタCN5Tに正常終了コードをセ
ットして(ステップ@)、メインルーチンに戻る。
上述のようにタスクからメモリを要求する場合には、マ
ルチ・タスク制御用索子1に対してコマンド10(メモ
リ占有コマンド、 M、A LC)を実行する。また、
タスクが使用していたメモリか不要になり解放したい場
合には、コマンド11(メモリ解放コマンド、MREL
)を実行する。
このようにマルチ・タスク制御用素子lは、これらコマ
ンド10.11によって、予じめ登録された64にバイ
トまでのワーク用メモリ領域を100Hバイト単位で使
用中か否かを判断し、タスクから要求されたサイズの空
き領域を探し出して、タスクに割付ける機能を有Tる。
この機能は、限られたメモリ空間を複数のタスクで有効
に利用するのに効果を発揮し、またお互いのタスク間で
同一メモリ領域を重複して使用することを防止するのに
役立つ。なお、マルチ・タスク制御用索子1へのワーク
・メモリ領域の設定は、マルチ・タスク制御用素子Iの
初期設定時(コマンドOの実行時)に行なわれる。
コマンド12(コマンド名・PO5T、第19図フロー
チャート)は、本マルチ・タスク制御用糸子1内に設け
られたメイルホックスMBXと呼はれるメモリ領域に、
データを送るためのコマンドである。メイルボックスM
BXはこのコマンド12を実行したタスクと別タスク(
次に説明するコマンド■3実行)とのメソセージ中継点
となる。
5個のメイルボックスMBXI〜MBX5中の1個を指
定できる。コマンド・パラメータ・レジスタCP IO
に使用するメイル・ボックスMBXの番号、および指定
したメイル・ボックスMBXへ送るデータを書込み、コ
マンドを実行する。
コマンド12が実行されると、入力データのエラーを検
査しくステップ0)、エラーか検出されれはコマンド/
ステータス・レジスタCN5Tにエラーコードをセント
して(ステップ@)メインルーチンに戻る。
エラーが検出されなけれは、送信データを指定された番
号のメイル・ボックスM B Xに扮込む(ステップ(
ハ))。そして次に、既にコマンド13か実行され、コ
マンド12の実行によってデータか指定のメイル・ホッ
クスMBXに送られてくるのを待っているタスクかある
かどぅがを調査する(ステップ[有])。これはすべて
のタスクのタスク制御ブロックTCB内のタスク・ステ
ータ■中のPENDWフラクおよびメイルボックス番号
■とを参照して行なわれる。もし送信待ちのタスクがな
い場合はステップ[相]へスキップする。送信待ちのタ
スクかある場合(本実施例では1個のみを許している)
は、送信待ちのタスクのタスク制御ブロックTCB内の
PENDWフラグをリセット、またREADYフラグを
セントし、レディーQを優先度胆に接続しなおす(ステ
ップ@)。
そして送信待ちのタスクかある場合、ない場合共に、コ
マンド/ステータス・レジスタCN5Tに正常終了コー
ドをセット(ステップ[相]ン、さらにTSKCHG 
フラグをセントして(ステップ@)メインルーチンに戻
る。
コマンド13(コマンド名:PEND、第20図フロー
チャート)は別タスクより、指定したメイル・ボックス
MBXを介してデータを受け取るコマンドである。コマ
ンド−パラメータ・レジスタCPIOにデータを受け取
るメイル・ボックスMBXの番号を簀込みコマンドを実
行する。コマンド13が実行されると、ます入力データ
のエラー検査か行なわれ(ステップ[相])、エラーが
あれはコマンド/ステータス・レジスタCN5Tにエラ
ーコードをセットして(ステップ[相])、メインルー
チンに戻る。
エラーが検出されなけれは、指定したメイル・ホックス
MBXにデータが既に書込まれているかどうかチェツク
する(ステップ[相])。もし書込まれていなければ、
RUNフラグをリセット、 PENDWフラクをセント
しくステップo)、またTSKCHGフラグをセットす
る(ステップ・)。そして次に、コマンド/ステータス
・レジスタCN5Tにデータ未着コードをセントしくス
テップ・)、メインルーチンに戻る。既にデータか書込
まれていれば、コマンド・パラメータ・レジスタCPI
Oに指定したメイル・ホックスMBXに書込まれでいる
データを転送しくステップ・)、コマンド/ステータス
・レジスタCN5Tに正常終了コードをセットして(ス
テップ[相])、メインルーチンに戻る。
コマンド14(コマンド名・PMOD、ls2+図フロ
ーチャート)は、ポート1とボート2のデータ入出力方
向を設定するコマンドである。コマンド・パラメータ・
レジスタCPIOにボートIとボート2との入出力方向
を指定するためのコードを設定してコマンドを実行する
コマンド・パラメータ・レジスタCPIOに設定された
コードに基づきポート1とポート2の入出力方向を指定
しくステップ[相])、コマンド/ステータス・レジス
タCN5Tに正常終了コードをセットして(ステノプリ
)、メインルーチンに戻る。
タスクから発行された上記任怠のコマンド0〜14の処
理ルーチンを実行し、第6図のメインル−チンに戻ると
、まずコマンド/ステータス・レジスタCN5Tにエラ
ーコードがセットされているかどうかの判定を行なう(
ステップ[相])。エラーコードかセントされていれは
ステップ[株]ヘスキソプし、もしエラーコードかセク
トされてぃなけれは、次にTSKCHG フラグがセン
トされているかどうか判定する(ステップ・)。TSK
CHG フラグが” o ”であれはステップ[相]ヘ
スキツブし、ビであればタスク切換えルーチンを実行す
る(ステップ[相]、タスク切換えルーチンは第22図
のフローチャートに詳しく述へられる)。ステップ軸ま
たはステップ・がらスキップして、あるいはタスク切換
えルーチン(ステップ[相])が実行されてメインルー
チンに戻ると、次のコマンド受は入れ準備を行ない(ス
テップ[相])、TSKCHG フラグをリセットする
(ステップ[株])。そして、ステップ■に戻り、次の
コマンド受は入れ待ち状態となる。
上記したようにコマンド処理ルーチンでTsKCHGフ
ラグかセット(パビ′)されれは、タスク切換えルーチ
ンを実行する。第22図のフローチャートにおいて、タ
スク切換えルーチンに入ると、まずコマンドl(初期設
定終了および実行開始)の実行時かどうかのチェックを
行なう(ステップ[相])。
コマンドlの実行時であれはステップゆヘスキノプし、
以降の処理により、先にコマンド0(初期設定)で登録
したタスクの中から、レディー状態にありかつ優先度の
最も高いタスクを実行させるへくマスタCPU2に割込
み信号を発生する。
ます、レディーQの先頭に接続されているタスクのタス
ク制御ブロックTCBをレディーQから切離しくステッ
プ@)、このタスク制御ブロックTCB内のタスク・ス
タック・ポインタ■(第3図参照)の値を新スタック・
ポインタ・レジスタSPNに薔込む(ステップ())。
そして、タスク制御ブロックTCB内のタスク・ステー
タス■にRUNフラフラセットして(ステップ(2)、
マスタCPU2に対して割込み信号Ty了を発生する(
ステップO)。
マスタCPU2は、この1]込み信号INTに基つくマ
スタCP U 2側のタスク切換え割込みルーチンによ
り新しいタスクのスタック・ポインタの値を読込み、割
込みルーチンのリターンと同時に、マスタCPU2の管
理下においてそのタスクを実行する。
コマンド1の実行待以外では、タスクか実行状態かどう
か検音される(ステップ[相])。実行状態でないのは
コマンド5(タスクの停止)の実行時に限られる。実行
状態(RU N状態)のタスク自身かコマンド5を実行
すると、コマンド処理ルーチンてRU Nフラグかセッ
トされ、サスペンド状態(5USPENDフラクセノト
)となっている。この場合、ステップ[相]ヘスキップ
し、旧スタック・ポインタ・レジスタSPBのテークを
、今まで実行状態にあったタスクのタスク制御ブロック
TCB内のタスク・スタック・ポインタO領域に書込み
、保存する。この後、ステップO−■の処理を通して別
のタスクを実行するため、マルチ・タスク制御用素子1
からマスタCPU2に割込み信号を発生する。
タスクか実行状態(RUN状態)であれは、時分割処理
のタイム・アップ時間かどうか渡査される(ステップ[
相])。時分割処理指定のタスクかタイム・アップした
時にはステップ軸へスキップする。このスキップルーチ
ンは後に説明する第23図フローチャートのタイマ割込
み処理中でしか通らない。
タイム・アップ時でなけれは、各タスクのタスク制御ブ
ロックTCB内をlNfしてレディーQに接続されてい
るタスクがあるかどうかの検査を行なう(ステップ[相
])。なけれは、すなわち、現在実行状態のタスク以外
に実行待ち(レディー)状態のタスクがなけれは、第6
図のメインルーチンに戻る。レディーQに接続されてい
るタス°りがあれは、次に、実行状態のタスクの優先度
とレディーQの先頭に接続されているタスクの優先度と
を比較する(ステップ@)。実行状態のタスクの優先度
の方が尚ければ、同じく第6図のメインルーチン(ζ戻
る。ステップ[相]、■でメインルーチンに戻れは、割
込み信号IN了が発生されず、現在実行中のタスクかそ
のまま実行を続行することとなる。
レディーQの先頭に接続されているタスクの優先度の方
が高けれは、実行中のタスクのタスク制御フロックTC
BをレディーQに接続するとともij、RUNフラグを
リセットTる(ステップ[相])。
そして、旧スタックーポインタ・レジスタSPBのデー
タをタスク・制御ブロックTCBのタスク・スタック・
ポインタ■領域に保存しくステップ[相])、以降のス
テップ@〜Oの処理を通して割込みを発生させる。なお
、ステップ@〜○において、新しく実行状態となる別の
タスクは、前述したようにレディーQの先頭に接続され
ているタスクで、コマンド実行等により最も優先度が高
くなったタスクである。割込み信号了X了を発生した後
は第6図のメインルーチンに決り、次のコマンド受は入
れ準備を行なう(第6図ステップo′)。
第23図、第24図は第6図のメインルーチンに対する
割込み処理ルーチンのフローチャートである。
第23図はボート3への入力による割込み処理で、コマ
ンド5(タスクの停止、第12図フローチャート)によ
って停止状態にあるタスクを外部イベント起動するもの
である。
ポート3に入力されている信号の遷移によってこのルー
チンが起動される。このルーチンでは、コマンド5で外
部イベント起動を設定しているタスクのタスク制御ブロ
ックJCBを優先度胆でレディーQに接続しくステップ
O)、そのタスク制御ブロックTCB内の5USPEN
Dフラグをリセット、READYフラグをセクトする(
ステップO)。丁なイっち、これによって停止状態のタ
スクか再起動可能状態となるわけで、これが終れば割込
み処理ルーチンがらりターンする。
第24図はタイマによる割込み処理で、第2図のタイマ
TMがらの信号を内部割込み信号として、これが一定時
間単位で発生するとタイマ割込み処理ルーチンに入る。
タイマTMから内部割込み信号が発生すると、ます、シ
ステム・クロック頭載SCAに登録されている時計の値
(時8分2秒のデータ)を進める(ステップ○)。次に
コマンド7(タスクの時分割処理の設定、第7珠フロー
チヤート)で設定されたレジスタ5LIPRI に登録
されている優先度と、現在実行状態のタスクの優先度と
を比較する(ステップ○)。時分割処理は指定した優先
度より高いレディー状態のタスクが存在しない場合に限
り有効である。より商い優先度を持つレディー状態のタ
スクが存在すれは、そのタスクか実行され時分割処理は
無効となるが、高い優先度のタスクがな(なれば有効と
なる。上記ステップ○ の比較は、レジスタ5LIPR
■ に登録されている優先度のタスクが実行中であるか
どうか検査することと同等であり、時分割処理指定タス
クか実行状態にない場合は歯ちに割込み処理ルーチンか
らリターンする。
レジスタ5LIPRI に登録されている優先度と現在
実行状態のタスクの優先度と一致、つまり、現在実行状
態のタスクが時分割処理指定のタスつてあれは、レジス
タ5LICNTで登録されている時間か経過したかどう
かの判定を行なう(ステップ○)。経過していなけれは
、この割込み処理ルーチンからリターン1−る。すなイ
っち、マルチ・タスク制御用素子Iはメインルーチンに
戻り次のコマンド受は入れ待ち状態となり、マスクCI
) U2は時分割処理指定の現在実行状態にあるタスク
を続けて実行する。
登録された時間が経過したときは、実行状態のタスクの
タスク制御ブロックTCBkレティーQの末尾に接続す
るとともに、RUNフラグをリセット、READYフラ
グをセントしくステップe)。
第22図のタスク切換えルーチンをコールする(ステッ
プO)。
第22図フローチャートにおいて、時分割処理指Tのタ
スクがタイム・アップした場合は、ステップ[相]から
ステップ[相]へスキツプする。そしてステップ[相]
〜Oの処理を行なう。これらによって、今まで実行状態
にあったタスクのタスク・スタック・ポインタ■頭載に
旧スタック・ポインタ・しタスク5PB−のデータを保
存する(ステップ・)とともに、時分割処理に指定され
た同じ優先度を持つタスクのタスク制御ブロックTCB
をレディーQから切離しくステップO)、このタスク側
脚ブロックTCB内のタスク・スタック・ポインタ■領
域のデータを新スタック・ポインタ・レジスタSPNに
書込む(ステップ())。そして最後にタスク・ステー
タス■にRUNフラグをセントする(ステップ○)。こ
うしたタスク切換えルーチンを行なったのち割込みから
リターンする。
マスタCPU2では上述したマルチ・タスク制御用素子
1の動作により、時分割処理に指定した別のタスクを実
行することとなる。
上述のように本実施例のマルチ・タスク制御用素子1は
同時に最大8個までのタスクをサポートすることができ
る。8個を越えるタスクをサポートさせるには、必要に
応じてコマンド2(タスクの生成)、コマノド3(タス
クの消去)によりタスクを生成、消去し、タスクの入れ
換えを行なえばよい。そして、マルチ・タスク制御用素
子lにより各タスクは優先夏順にマスタCPU2の占有
権を割当てられる。また、コマンド7(タスクの時分割
処理の設定)により、同−優先度の複数のタスクを時分
割方式でスケジューリンクすることも1」能である。な
お、各タスクの優先度はタスク生成時に設定されるか、
コマンド6(タスクの優先夏変更)によりマスタCPU
2のプログラム実行中にも変更可能である。
時分割処理の開始時、タスクの実行順序はコマンド0(
初期設定)またはコマンド2(タスクの生成)により生
成したタスクの順序に従フ。タスク実行中でコマンド7
(タスクの時分割処理の設定)を実行すれは、実行した
タスクの優先度と時分割指定優先度とが等しい場合には
、実行した時点から時分割処理が有効となる。
コマンド川2(メツセージの送信)、コマンド18(メ
ソセージの受信)により、マルチ・タスク制御用素子1
のメイル・ホックスM B X ヲ利用してタスク間の
データ(メツセージ)の受授か行なえる。
コマンド12を実行した際、実行したタスクよりも調い
優先度を持つタスクが既にコマンド13を実行して待期
状態にあれば、タスク切換えにより持切していたタスク
が実行を開始する。低い優先艮をもつタスクがコマンド
13により持切中であれは、そのタスクはレディー状態
になるたけて、本コマンド12を実行したタスクがその
まま実行を継続する。コマンド12を実行した際、コマ
ンド13が実行されていなければ、データ(メソセージ
)はメイル・ボックスMBXに保存され、同様にそのま
まタスクの実行が継続される。
コマンド12か実行されていない時に、同一メイル・ボ
ックスMBXに対して複数のタスクかコマンド13を実
行すれは、コマンド13を実行したタスクの順番に待期
状態となる。コマンド12が実行されれは、待期状態に
あったタスクの先頭のものより順番にレディー状態また
は実行状態となる。コマンド13を実行した際、既に指
定したメイル・ボックスMBXにデータ(メツセージ)
か届・いている場合には、そのタスクがコマンド・パラ
メータ・レジスタCPIOより、―ちに届いているデー
タ(メソセージ)を読出すことかできる。
また、コマンド13の持切機能を利用すれは、タスク間
のデータ通信たけでなく、タスク間の同期および相互排
除を行なうことか可能である。fjお、タスク間の同期
および相互排除において、メイル・ボックスMBXに書
込まれるデータはタミーデータで、実際のタスク処理に
は使用されないものとする。
2個のタスクが処理の都合上、実行順序を制御しなけれ
はならない場合かある。例えは、一方のタスクの処理が
終了するまで他方のタスクの処理を行なわす待たせる場
合、コマンド+2.コマンド13を次のように利用して
お互いの同期をとることかできる。
■ タスク2、コマンド13を実行。タスク2はメツセ
ージ未着のため待期状態となる。
■ タスク1の処理Iをタスク2の処理Hよりも先に実
行する。
■ タスク11コマンド12を実行。タスク2の処理■
の実行を許可する。
■ タスク2の処理月を実行。
次に相互排除であるか、複数のタスクが1つの共刑の貢
源1例えはIlo、メモリ等を利用する上で同時利用を
禁止する必要がある場合がある。例として、プリンタの
同時使用を禁止する場合、次のようにして互いに排除す
ることができる。
■ タスク1、コマンド12を実行。
■ タスク1、コマンド13を実行。既にコマンド12
が実行されているため待期状態にはならず、排他部分を
ロック。
■ タスク2、コマンド13を実行。このコマンド13
によりタスクは待期状態となる。
■ タスク1、プリンタ使用。
■ タスクl、コマンド■2を実行。排他部分のロック
解除、同時にタスク2の排他部分をロソ■ タスク2、
プリンタ使用。
■ タスク2.コマンド12を実行、排他部分のロック
解除。
上述のようにしてタスク間の同期および相互排除を行な
うこともできる。
なお、本実施例におけるマルチ・タスク制御用素子lは
ハードウェアを1個のLSI上に集積化したものである
か、適宜回路要素を組合せ、装置とするようにして何ら
差支えない。
〈発明の効果〉 以」二のように本発明によるデバイスをマルチ・タスク
制御システムに組込むことにより、別途タイマ用の外部
素子は不要となり、またマスタCPUのソフトによるタ
イマのサポートは不要となる。
そして、タスクを登録し、時分割処理のコマンドを本デ
バイスに簀込むたけて、同一優先度のタスクの時分割処
理か実行され、指定時間毎に本デバイスから発生する割
込みによりタスクの切換えを行なうことかできる。ここ
で、マスクCI’Uはタイマのサポートや時分割処理の
制御を行なう必要かな(、大部分の実行時間中タスク処
理か可能であり、ユーザー・プロクラムの処理速度を向
上させることができる。
【図面の簡単な説明】
第1図は本発明のデバイスを使用したシステム構成例を
示す図、第2図は本発明の一実施例におけるデバイスの
内部構成例を示すブロック図、第3図は第2図のタスク
制御ブロックTCB領域を説明する図、第4図は第2図
のメモリ・マツプMEMMAP領域を説明する図、第5
図は本デバイスで使用されるコマンドと入力パラメータ
および出力パラメータを説明する図、第6図は本デバイ
スのメインルーチンの動作を説明するフローチャート、
第7図〜第21図は各コマンドによる処理ルーチンの動
作を説明するフローチャート、第22図はタスク切換ル
ーチンの動作を説明するフローチャート、第21はイベ
ント人力による割込み処理ル、1−チンの動作を説明す
るフローチャート、第24図はタイマ割込み処理ルーチ
ンの動作を説明するフローチャートである。 トマルチ・タスク制御用索子、2 マスタcpu、a・
・・プロクラム−メモリ、6−ヂータ・メモリ、IN′
rC・・割込み制御回路、Iさ“1゛ 割込み信号、T
CB・・タスク制御ブロック、C0NT・内部演算制岬
回路、1゛M・・タイマ、八flV・マスク割込み制御
レジスタ、CPIO・・コマンド・パラメータ・レジス
タ、CN5T・コマンド/ステータス・レジスタ、SP
N・・・新スタック・ポインタ・レジスタ、SPB・・
・旧スタック・ポインタ・レジスタ。 代理人 弁理士 福 士 愛 彦(他2名)矩6図 第 7因 @10図 第12図 第14図 筑16図 坑15図 治17図 18図 第22m 手、24図

Claims (1)

    【特許請求の範囲】
  1. 18 マスタCPUにより実行される複数のタスクの管
    理を上記マスタCPU以外で行なうデノくイスであり、
    時間計時を行なうための内部タイマ手段と、該タイマ出
    力により複数のタスクの時分割処理のため、タスクを選
    択しかつ上記マスタCPUに対して実行中のタスク切換
    え相開込みを発生させる手段とを備えてなることを特徴
    とするマルチ・タスク制御用デバイス。
JP22295083A 1983-11-25 1983-11-25 マルチ・タスク制御用デバイス Granted JPS60114941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22295083A JPS60114941A (ja) 1983-11-25 1983-11-25 マルチ・タスク制御用デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22295083A JPS60114941A (ja) 1983-11-25 1983-11-25 マルチ・タスク制御用デバイス

Publications (2)

Publication Number Publication Date
JPS60114941A true JPS60114941A (ja) 1985-06-21
JPH0376499B2 JPH0376499B2 (ja) 1991-12-05

Family

ID=16790412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22295083A Granted JPS60114941A (ja) 1983-11-25 1983-11-25 マルチ・タスク制御用デバイス

Country Status (1)

Country Link
JP (1) JPS60114941A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197045U (ja) * 1986-06-05 1987-12-15
JPH05184722A (ja) * 1992-07-13 1993-07-27 Kunio Busujima 遊技機

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730068A (en) * 1980-07-30 1982-02-18 Fujitsu Ltd Data processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730068A (en) * 1980-07-30 1982-02-18 Fujitsu Ltd Data processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62197045U (ja) * 1986-06-05 1987-12-15
JPH05184722A (ja) * 1992-07-13 1993-07-27 Kunio Busujima 遊技機

Also Published As

Publication number Publication date
JPH0376499B2 (ja) 1991-12-05

Similar Documents

Publication Publication Date Title
US5168566A (en) Multi-task control device for central processor task execution control provided as a peripheral device and capable of prioritizing and timesharing the tasks
US8145820B2 (en) Multiprocessor system and computer program product
JPS6031648A (ja) マルチ・タスク制御方法
JP2005056067A (ja) Dma転送制御装置
JPH0997189A (ja) 共有資源の排他制御方式
KR970016979A (ko) 다중 처리 시스템에서 타스크의 큐잉 시스템 및 방법
EP3436944B1 (en) Fast transfer of workload between multiple processors
JPH04246740A (ja) マイクロコンピュータ
US6769121B1 (en) Program execution device and process migrating method thereof and storage medium which stores process migration control program
EP0257655B1 (en) Multitask processing apparatus
JP2001290665A (ja) プロセッサシステム
JPS60114941A (ja) マルチ・タスク制御用デバイス
JP4559958B2 (ja) マルチコアプロセッサにおけるマルチコア制御方法
JPH0376500B2 (ja)
JPH0376497B2 (ja)
JPS60118939A (ja) マルチ・タスク制御用デバイス
Walls Embedded RTOS Design: Insights and Implementation
JP2693916B2 (ja) タスクスケジュール方法
JPH0376498B2 (ja)
JPS60114942A (ja) マルチ・タスク制御用デバイス
JP2004199247A (ja) プログラム更新方法
JPS60215249A (ja) マルチ・タスク制御素子を内蔵したコンピユ−タ周辺装置
JPS60163133A (ja) マルチ・タスク制御素子
JP2579008B2 (ja) 時分割マルチタスク実行装置
JP2011248469A (ja) 情報処理装置および情報処理方法