JPS6010820A - Driving method of echo cancellor - Google Patents

Abstract

PURPOSE:To cancel quickly an echo signal by setting a constant of division obtaining an approximated estimate impulse response correcting amount of an echo cancellor so as to satisfy a prescribed inequality. CONSTITUTION:An input signal (x) from a 4-wire section is fetched in an (x) register 17 and a time series signal xj of the signal (x) is inputted to a convolution circuit 18, a multiplier 21 and a square accumulating circuit 23. The circuit 18 applies convolution between the signal xj and an estimated impulse response H'j from an H register 19 and outputs an estimated echo signal y'. The signal y' is subtracted 16 from an actual echo signal (y) and its residual difference ej is inputted to a terminal station 11 and the multiplier 21. The multiplier 21 inputs the result of multiplication among signals e, xj and correcting coefficient alpha to a shift register 22. A (k) discriminating circuit 24 discriminates a (k) satisfying an inequality from a signal ¦xj¦<2> from the circuit 23 and the coefficient alpha, a control circuit 25 shifts the register 22 by k-bit by using the (k), outputs an approximated value DELTAH'j of an estimated impulse response correcting amount and inputs the value to an adder 26. The adder 26 adds the signals H'j and DELTAH'j and outputs an impulse response H'j+1 at next time.

Description

【発明の詳細な説明】 発明の技術分野 本発明はエコーキャンセラーの駆動方法に関する。[Detailed description of the invention] Technical field of invention The present invention relates to a method for driving an echo canceller.

技術の背景 衛星回線等の長距離電話回線では、一方の端局からの伝
送信号が他方の端局において反射され、いわゆるエコー
となって戻って来ることがある。Background of the Technology In long-distance telephone lines such as satellite lines, a transmitted signal from one end station may be reflected at the other end station and return as a so-called echo.

これは該他方の端局側におけるインピーダンス不整合に
起因するものであるが、いずれにしても通話妨害になる
ことは明らかである。そこでこのようなエコー自身が生
じてしまうことはやむを得ないものとして、発生したエ
コーをなるべく少なくしようとするのがエコーキャンセ
ラーであり、伝送回線に対して並列に挿入される。This is due to impedance mismatch on the other terminal side, but it is clear that it will interfere with the communication in any case. Therefore, since it is unavoidable that such echoes themselves occur, an echo canceller is inserted in parallel to the transmission line to try to reduce the generated echoes as much as possible.

従来技術と問題点 第１図はエコーキャンセラーを備える一般的な伝送回線
の一部を概略的に示す図である。本図において、０は一
方の端局の側を単に参照番号をもって表わし、＠は他方
の端局の側を単に参照番号をもって表わす。両端局間は
伝送回線１３によって接続される。この伝送回線は特に
長距離である。一方の端局◎からの入力信号Ｘは図中下
側の伝送回線１３に乗って他方の端局Ｏに向うが、この
端局［相］における諸々のエコーノリ（隼にブロック１
４として示すが例えばハイブリッド回路等がある）によ
って反射され、エコー信号ｙが図中上側の伝送回線１３
に乗って再び端局（−〇へそのまま戻れば、既述の通話
妨害を惹起する。Prior Art and Problems FIG. 1 is a diagram schematically showing a part of a general transmission line equipped with an echo canceller. In this figure, 0 simply represents the side of one terminal station with a reference number, and @ represents the side of the other terminal station simply with a reference number. A transmission line 13 connects both end stations. This transmission line is particularly long distance. The input signal
4, but the echo signal y is reflected by the transmission line 13 shown in the upper part of the figure (for example, there is a hybrid circuit, etc.)
If you return to the terminal station (-〇) again, the above-mentioned call interference will occur.

とのようなエコー信号ｙをなるべく抑圧するように設ケ
ラれたのがエコーキャンセラー１５であり、いわゆる学
習同定法（Ｌｅａｒｎｉｎｇ　Ｉｄｅｎｔｉｆｉｃａｔ
ｉｏｎＡｌｇｏｒｉｔｈｍ　）に基づく適応反響打消装
置が主流となっている。このエコーキャンセラー１５は
エコーＡス１４に近似した伝送特性を有し、入力信号Ｘ
を取シ込で近似のエコー信号ｙを推定し、実際のエコー
信号ｙとの引算を加算器１６にて行う。The echo canceller 15 is designed to suppress the echo signal y as much as possible, using the so-called learning identification method.
ion Algorithm)-based adaptive echo cancellation devices have become mainstream. This echo canceller 15 has a transmission characteristic similar to that of the echo AS 14, and has the input signal X.
An approximate echo signal y is estimated by inputting the input signal y, and an adder 16 performs subtraction with the actual echo signal y.

ここに（ｙ−９）なる操作がなされエコー信号ｙｌよか
なシ相殺されることになる。Here, the operation (y-9) is performed, and the echo signal yl is canceled out.

さらに詳しく言えば、入力信号Ｘは時系列な信号Ｘｊ（
サフィックスのｊは時刻を表わす）としてＸレジスタ（
Ｘ　−ＲＥＧ）　１７に取シ込まれ、たたみ込み回路１
８に出力される。一方、たたみ込み回　。More specifically, the input signal X is a time-series signal Xj (
The suffix j represents time) and the X register (
X-REG) 17, convolution circuit 1
8 is output. On the other hand, convolution times.

路１８はＨレジスタ（Ｈ−ＲＥＧ）１９からの推定イン
・法ス応答角を受信し、 なる演算を行い、これが前述の推定エコー信号Ｙトナル
。■はコンデルージョンマーク、すなわちたたみ込みを
表わす。The path 18 receives the estimated in/modus response angle from the H register (H-REG) 19 and performs the calculation, which is the estimated echo signal Y tonal described above. ■ represents a convolution mark, that is, a convolution.

ところで前記推定イン・ぐルス応答鳴けあくまでも推定
であるから真のインパルス応答Ｇとの間に誤差がある。By the way, since the estimated impulse response G is just an estimate, there is an error between it and the true impulse response G.

この誤差を学習同定法により徐々に零に近付けるような
補正を行うのが、タップ係数補正回路２０である。回路
２０は、推定インパルス応答Ｈｊに対する推定インＡ？
ルス応答修正量ΔＨｊを算出し、これをＨレジスタ１９
に加える。The tap coefficient correction circuit 20 corrects this error so that it gradually approaches zero using a learning identification method. The circuit 20 calculates the estimated in A? for the estimated impulse response Hj.
Calculate the pulse response correction amount ΔHj and store it in the H register 19.
Add to.

すなわち、 ’ｊ＋１　＝＝　４り旬なるアルゴリズムによって推定
インパルス応答を逐次修正して行くことによシ、ｊが大
となるにつれて推定イン／４’、Ｑ／ス応答伶は真のイ
ンパルス応答Ｇに収束し、推定エコー信号？は真のエコ
ー信号ｙに等しくなって、エコーがほぼ完全に抑圧され
る。In other words, by successively correcting the estimated impulse response using the algorithm 'j+1 == 4, as j becomes larger, the estimated in/4', Q/s response becomes the true impulse response G. Converged and estimated echo signal? becomes equal to the true echo signal y, and the echo is almost completely suppressed.

上記の推定イン・法ス応答修正量Δ［有］は、上記アル
プリズムによれば である。αは修正係数であシ、通常Ｏ〈α〈２を最適値
とし、この範囲のαにおいて収束（町→Ｇ）が期待でき
る。ｅｊは、（ｙ−ｙ）からまる打消について論するも
のであるが、この式から明らかなことは、一般に２の整
数乗とはならない電力項ＩＸｊｌ”によって、αｅｊＸ
ｊを除すという演算が含まれることである。ところが、
リアルタイムな演算が要求されるエコーキャンセラーに
おいて、このような割算に要する時間がそのリアルタイ
ム性に障害となシ、その障害を克服するためにノ・−ド
ウエアがかなり複雑且つ大形化してしまう。これが問題
点である。The above estimated in/outside response correction amount Δ[Yes] is according to the above Alprism. α is a correction coefficient, and the optimum value is usually O〈α〈2, and convergence (from town to G) can be expected within this range of α. ej discusses cancellation from (y-y), but it is clear from this equation that αejX
This includes the operation of dividing j. However,
In an echo canceller that requires real-time calculations, the time required for such division poses an obstacle to real-time performance, and to overcome this obstacle, the hardware becomes considerably complex and large. This is the problem.

発明の目的 本発明は上記問題点を解決することのできるエコーキャ
ンセラーの制御方法を提案することを目的とするもので
ある。OBJECTS OF THE INVENTION It is an object of the present invention to propose an echo canceller control method that can solve the above problems.

発明の構成 上記目的を達成するために本発明は、前記修正係数αが
Ｏ〈α〈２の範囲内にあればＨｊはＧに収束するととに
着目して、 を、０〈α・＄＜２を満足するｋを用いて１．２ −」−↓ ΔＨｆ＝２に で近似するようにしたことを特徴とするものであり、こ
れによって、上記式の分子の項αｅｊＸｊ　を表わすデ
ィジタルデータをにピットシフトさせるだけで上記ΔＨ
ｊ　の近似値としてΔＣ′を瞬時的に得るようにしたこ
とを特徴とするものである。Structure of the Invention In order to achieve the above object, the present invention focuses on the fact that if the correction coefficient α is within the range of O〈α〈2, then Hj converges to G, so that 0〈α・$〉 This method is characterized in that it is approximated by 1.2 −''−↓ ΔHf=2 using k that satisfies the equation 2, and thereby the digital data representing the numerator term αej The above ΔH can be achieved just by pit shifting.
This method is characterized in that ΔC' is instantaneously obtained as an approximate value of j.

発明の実施例 上述のとおり本発明は なる学習同定アルゴリズムにおいて、 に対して、 なるｋを利用して、 Δ爵：“０ｊＸｊ１１．（３） ２に なるΔ４’　を想定する。ΔＣ′はΔ肩　を近似するも
のである。この（３）式に至る過程は、（４）式で表わ
せる。Embodiments of the Invention As mentioned above, in the learning identification algorithm of the present invention, for The process of reaching this equation (3) can be expressed by equation (4).

せば、α′は前記所定の収束条件ｏくα′く２を満足す
ることである。すなわち、収束条件を満足させながら既
述の割算を簡略化することが可能となる。Then, α' satisfies the predetermined convergence conditions o x α' x 2. That is, it becomes possible to simplify the above-mentioned division while satisfying the convergence condition.

なお、一般に任意のディジタルデータＤについてこれを
にビットシフトすることは丞なる割算を実行することと
等価であることは周知である。本発明はこの等価な考え
方を巧みに利用したものといえる。つまシ、上記（３）
式のΔ心をめる演算は、その分子の項αｅｊＸｊを表わ
すディジタルデータを下位ピット方向に単純ににビット
シフトすれば良く、これをもってΔＨｊの近似値とすれ
ば実質的に割算処理なしに、前記収束条件を満たしつつ
請求めるΔ町にほぼ近い値が瞬時に得られる。It is generally known that bit-shifting arbitrary digital data D is equivalent to performing further division. It can be said that the present invention skillfully utilizes this equivalent concept. Tsumashi, above (3)
To calculate the Δ center of the equation, simply shift bits of the digital data representing the numerator term αej , a value almost close to the Δ town that can be claimed while satisfying the above convergence condition can be instantly obtained.

第２図は本発明の方法に基づくエコーキャンセラーの１
実施例を示す回路図である。本図中、第１図と同様の構
成要素には同一の参照番号又は記号を付して示す。入力
信号Ｘは、まずＸレジスタ１７に取り込まれ、又、エコ
ー信号ｙは加算器１６に印加される。Ｘレジスタ１７か
らの時系列的な入力信号Ｘｙｔｐ＼上記（１）式の前＝
若惜 に従い、２乗累積回路２３において、その分母の項に当
るＩＸｊ＋２が算出され、その分子の項に当るαｅｊＸ
ｊが乗算器２１でまる。ｅｊは加算器１６よシ、打消残
差信号として与えられる。その後、本来であれば−Ｈな
る割算操作が開始する訳ｊ であるが、本発明ではそのような割算操作に代えて次の
ような操作を行う。まず、回路２３からの＋ｘｊｔ”を
用いて、 を満足するｋを、ｋ判定回路２４より割り出す。FIG. 2 shows one example of an echo canceller based on the method of the present invention.
FIG. 2 is a circuit diagram showing an example. In this figure, components similar to those in FIG. 1 are designated with the same reference numbers or symbols. The input signal X is first taken into the X register 17, and the echo signal y is applied to the adder 16. Time-series input signal Xytp from the X register 17\before the above equation (1)=
According to Wakagai, in the square accumulation circuit 23, IXj+2 corresponding to the denominator term is calculated, and αejX corresponding to the numerator term
j is multiplied by the multiplier 21. ej is provided by the adder 16 as a cancellation residual signal. After that, normally, a division operation of -H would start, but in the present invention, the following operation is performed instead of such a division operation. First, using +xjt'' from the circuit 23, the k determining circuit 24 determines k that satisfies the following.

との回路２４ではα・ＩＸｊ１２　の絶対値を表わす自
然２進符号について、最もＭＳＢ　（Ｍｏｓｔ　５１ｇ
ｎ１ｆｉｃａｎｔＢｔｔ　）寄りにある“１＃の位置を
みつける。そして、上記の最ＭＳＢ寄９の“１＃が２″
５０位（くらい）にあるとき、ｋ＝に’＋１個のシフト
パルスＳＰを、シフト制御回路２５よシフトパルスタ２
２に供給する。今、シフトレジスタ２２には上記（２）
式および（３）式の分子の項に当るαｅｊＸｊがストア
されておシ、このディジタルデータαｅｊＸｊ　をに個
のシフトパルスＳＰでシフトすることにょシ、上記（３
）式のΔ旬′がまる。上記のに判定回路の動作によれば ト箸〈ｌ となるから、修正係数αをあらかじめ０〈α〈２はＯく
α′〈２の範囲内となシ、 Δ旬−片詩Ｖの代わりにΔ旬、＝Ｗ を用いることができる。Δ町の代わシとしてのΔ町がま
れば、その後は通常の操作によって、時刻ｊの槍の値を
Ｈレジスタ１９よシ読み出して、所や、（＝４＋Δ角）
を加算器２６よ請求め、これを再びＨレジス月９にスト
アし、次のＨＪ＋２の算出のときに又読み出す。今、読
み出した旬は、たたみ込み回路１８に供給され、ここで
、入力信号Ｘｊとのたたみ込みを行い推定エコー信号９
を出力する。加算器１６でのｙ−９によってエコーが減
少し、ｅｊが端局◎へ送られると共に乗算器２１ヘフイ
ードバツクされ、同様の操作をｅｊ→０となるように繰
シ返す。In the circuit 24, the most MSB (Most 51g
n1ficantBtt) Find the position of "1#" near the MSB. Then, "1#" near the most MSB 9 above is 2.
When it is at the 50th position (approximately), the shift control circuit 25 applies '+1 shift pulses SP to k=, and the shift pulse generator 2
Supply to 2. Now, the above (2) is in the shift register 22.
αejXj corresponding to the term in the numerator of equations and (3) are stored, and in order to shift this digital data αejXj with shift pulses SP, the above (3)
) of the equation is rounded. According to the operation of the above-mentioned judgment circuit, t chopsticks 〈l. Therefore, the correction coefficient α must be set in advance to be within the range of 0〈α〈2 is 0 × α′〈2, and instead of Δshun - Katauta V It is possible to use Δx,=W. Once Δ town as a substitute for Δ town is filled up, the value of the spear at time j is read out from the H register 19 by normal operation, and the location and (=4 + Δ angle) are calculated.
is requested from the adder 26, stored in the H register month 9 again, and read out again when calculating the next HJ+2. The signal that has just been read out is supplied to the convolution circuit 18, where it is convolved with the input signal Xj to generate the estimated echo signal 9.
Output. The echo is reduced by y-9 in the adder 16, and ej is sent to the terminal station ◎ and fed back to the multiplier 21, and the same operation is repeated so that ej→0.

発明の詳細 な説明したように本発明によれば簡単なハードウェアに
よってしかも瞬時的に推定インノ９ルス応答修正量Δ殉
に近似したΔ槍′をめることかでき、エコーキャンセラ
ーの簡素化および高速化に同時に有効である。As described in detail, according to the present invention, it is possible to instantaneously set the estimated inno-9 response correction amount Δyari′ using simple hardware, thereby simplifying the echo canceller and It is also effective for speeding up.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はエコーキャンセラーを備える一般的な伝送回線
の一部を概略的に示す図、第２図は本発明の方法に基づ
くエコーキャンセラーの１実施例を示す回路図である。 ＠、Ｏ・・・端局、１６・・・加算器、１７・・・Ｘレ
ジスタ、１８・・・たたみ込み回路、１９・・・Ｈレジ
スタ、２０・・・タップ係数補正回路、２２・・・シフ
トレジスタ、２４・・・ｋ判定回路、２５・・・シフト
制御器　ｉ路、Ｘ・・・入力信号、ｙ・・・エコー信号
、１５・・・エコーキャンセラー、９・・・推定エコー
４１％　４．ｑ。 ・・・推定インパルス応答、Δ町・・・推定インパルス
応答修正量、ｅｊ・・・ｙ−ｙの差信号。 特許出願人 富士通株式会社 特許出願代理人 弁理士　青　木　朗 弁理士西舘和之 弁理士　内　１）幸　男 弁理士　山　口　昭　之FIG. 1 is a diagram schematically showing a part of a general transmission line including an echo canceller, and FIG. 2 is a circuit diagram showing an embodiment of an echo canceller based on the method of the present invention. @, O... terminal station, 16... adder, 17... X register, 18... convolution circuit, 19... H register, 20... tap coefficient correction circuit, 22...・Shift register, 24...k determination circuit, 25...shift controller i path, X...input signal, y...echo signal, 15...echo canceller, 9...estimated echo 41 %4. q. ... Estimated impulse response, Δmachi... Estimated impulse response correction amount, ej... y-y difference signal. Patent applicant Fujitsu Limited Patent agent Akira Aoki Patent attorney Kazuyuki Nishidate Patent attorney 1) Yukio Patent attorney Akira Yamaguchi

Claims (1)

【特許請求の範囲】 １、伝送路の２線−４線変換回路において、４線区間か
らの入力信号Ｘを取シ込み、該入力信号Ｘによるエコー
信号ｙを、推定エコー信号９にょシ相殺するためのエコ
ーキャンセラーであって、しかも該推定エコー信号ｙを
導出するために、前記入力信号Ｘを時系列で表わした信
号Ｘｊ　と時系列的な推定インパルス応答Ｈ」とのたた
み込み（Ｘｊ○角）を行い該推定イン・法ス応答旬カ、
（ただし、αは予め定めた一定の修正係数、ｅｊは前記
信号ｙおよびｙの時刻ｊにおける差信号（ｙ−ｆ）、Δ
山は推定イン・ぐルス応答修正量であふ・いて、 前記推定インノ４ルス応答修正量Δ町を、編・＝キ で定まる推定インパルス応答修正量で近似し、ことに正
の整数には を満足するｋに設定することを特徴とするエコーキャン
セラーの駆動方法。 ２、前記の近似された推定インパルス応答修正量Δ旬を
得るために、αｅｊＸｊを表わすディジタルデータを下
位ビット方向へにビットシフトさせる特許請求の範囲第
１項記載のエコーキャンセラーの駆動方法。[Claims] 1. In a 2-wire to 4-wire conversion circuit of a transmission line, an input signal X from a 4-wire section is received, and an echo signal y caused by the input signal In order to derive the estimated echo signal y, the input signal X is convolved with a time-series estimated impulse response H (Xj ) and then calculate the estimated in-law response time,
(However, α is a predetermined fixed correction coefficient, ej is the difference signal (y-f) between the signals y and y at time j, and Δ
The mountain is filled with the estimated impulse response correction amount, and the estimated impulse response correction amount Δ is approximated by the estimated impulse response correction amount determined by the equation, especially for positive integers. A method for driving an echo canceller, characterized in that k is set to a satisfactory value. 2. The method for driving an echo canceller according to claim 1, wherein the digital data representing αejXj is bit-shifted in the direction of lower bits in order to obtain the approximated estimated impulse response modification amount Δx.