JPS60106358A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPS60106358A JPS60106358A JP21073983A JP21073983A JPS60106358A JP S60106358 A JPS60106358 A JP S60106358A JP 21073983 A JP21073983 A JP 21073983A JP 21073983 A JP21073983 A JP 21073983A JP S60106358 A JPS60106358 A JP S60106358A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- main circuit
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明il−を電力変換装置に係り、特に制御回路部と
それによって制御される被数台の主回路部が分離配置さ
れ、制御回路部から主回路部への制御情報がシリアルデ
ータとして伝送されて複数台の主回路部が制御される電
力変換装置に関するものでりる〇 [発明の技術的背景とその問題点] 近年、鉄鋼圧延工程などに犬各量の直流レオナードやサ
イクロコンバータが使用されているが、これらの電力変
換装置では制御回路で作られる微弱な制・卿信号でサイ
リスク等のスイッチング要素を制御し、交流入力電力か
ら直流または交流電力を得ている。
それによって制御される被数台の主回路部が分離配置さ
れ、制御回路部から主回路部への制御情報がシリアルデ
ータとして伝送されて複数台の主回路部が制御される電
力変換装置に関するものでりる〇 [発明の技術的背景とその問題点] 近年、鉄鋼圧延工程などに犬各量の直流レオナードやサ
イクロコンバータが使用されているが、これらの電力変
換装置では制御回路で作られる微弱な制・卿信号でサイ
リスク等のスイッチング要素を制御し、交流入力電力か
ら直流または交流電力を得ている。
これらの電力変換装置は微弱な制#情号を扱う ゛制御
回路部と、サイリスタ等の大電力を扱う主回路部とを含
むので、一体構造として温度、湿度等を一定値に制御し
た環境のよい電気室に設置することが望ましいが、据付
面積が大きくなるので電気室スペースの有効利用の点か
ら問題があり、さらには電気室の建築コストを引き上け
る要因にもなっている。
回路部と、サイリスタ等の大電力を扱う主回路部とを含
むので、一体構造として温度、湿度等を一定値に制御し
た環境のよい電気室に設置することが望ましいが、据付
面積が大きくなるので電気室スペースの有効利用の点か
ら問題があり、さらには電気室の建築コストを引き上け
る要因にもなっている。
電気室スペースの有効活用、電気室の建築コスト低減を
図るために従来は電力変換装置を、小スペースではある
が温度、湿度等の外部環境変化に弱い制御回路部と、大
きなスペースを占めるが外部環境変化に対しては比較的
強い主回路部に分割し、制御回路部だけを環境の艮い電
気室に収納し、大きいスペースを占める主回路部を電気
室外に設置し、その間を多数の制御線で結んたfljl
J仙j回に部/主回路部分割構造形の′−4力変換装置
が用いられている。
図るために従来は電力変換装置を、小スペースではある
が温度、湿度等の外部環境変化に弱い制御回路部と、大
きなスペースを占めるが外部環境変化に対しては比較的
強い主回路部に分割し、制御回路部だけを環境の艮い電
気室に収納し、大きいスペースを占める主回路部を電気
室外に設置し、その間を多数の制御線で結んたfljl
J仙j回に部/主回路部分割構造形の′−4力変換装置
が用いられている。
第1図に従来から用いられている上記分割構造形の電力
変換装置の一例を示す。第1図は転調圧延王様駆動に多
用される周知のは流レオナード装置に用いたものであり
、主回路部は大答翔、化に対処するために3段縦続構造
となっている。
変換装置の一例を示す。第1図は転調圧延王様駆動に多
用される周知のは流レオナード装置に用いたものであり
、主回路部は大答翔、化に対処するために3段縦続構造
となっている。
第1図において、10は制御回路部であり、環境の良い
電気室に設置される部分である。この中には制御回路1
がありこの中で後述の直流′電動機31の速贋制御演算
などが行われ、電圧指令信号S2A。
電気室に設置される部分である。この中には制御回路1
がありこの中で後述の直流′電動機31の速贋制御演算
などが行われ、電圧指令信号S2A。
s2B、s2cが線2A、 2B、 2Cに出力される
。
。
3A、 3B、 3Cけ移相器であす、電圧指令を受け
て動作し主回路サイリスクの点弧パルス信号を発生する
0 例えば3Aからはそれに対応する主回路ブリッジ5Aの
サイリスタ点弧パルス(k号4Aが発生され信号線4A
を通して主回路ブリッジ5人へ送られる。
て動作し主回路サイリスクの点弧パルス信号を発生する
0 例えば3Aからはそれに対応する主回路ブリッジ5Aの
サイリスタ点弧パルス(k号4Aが発生され信号線4A
を通して主回路ブリッジ5人へ送られる。
同様に3Bから発せられる点弧パルス信号は信号線4B
を通して主回路ブリッジ5Bへ、また3Cから発せられ
る点弧パルス信号は信号線4Cを通して主回路ブリッジ
5Cへ送られる。
を通して主回路ブリッジ5Bへ、また3Cから発せられ
る点弧パルス信号は信号線4Cを通して主回路ブリッジ
5Cへ送られる。
これらの信号線4A、 4B、 4Cは電気信号を伝え
る信号線である。8は電気・室などに堀られた信号線を
収納するためのピットであり、このピット8の中に信号
線4A、 4B、 4Cが布設され、主回路20へ導び
かれている。
る信号線である。8は電気・室などに堀られた信号線を
収納するためのピットであり、このピット8の中に信号
線4A、 4B、 4Cが布設され、主回路20へ導び
かれている。
20は主回路部であり、外形1M量とも太きいため、電
気室から離れた比較的スペースに余裕のある場所に設置
される。このとき、制御回路部10と主回路部20を結
ぶ信号線布設用ピット8は数百メートルと長大なものと
なるのが通常である05A、 5B、 5Cは主回路ブ
リッジであり、これらは主回路部20に収納される。3
0は圧延機々械部で直流電動機31と負荷32から成り
、動力供給線21+22を迎して給電される電力で直流
電動機が運転される。
気室から離れた比較的スペースに余裕のある場所に設置
される。このとき、制御回路部10と主回路部20を結
ぶ信号線布設用ピット8は数百メートルと長大なものと
なるのが通常である05A、 5B、 5Cは主回路ブ
リッジであり、これらは主回路部20に収納される。3
0は圧延機々械部で直流電動機31と負荷32から成り
、動力供給線21+22を迎して給電される電力で直流
電動機が運転される。
このように構成した従来の電力変換装置は電気室スペー
スの上動活用と電気室建築コスト低減の点では有利であ
るが、信号線4A、 4B、 4Cの長さが長大となる
ので、信号線にノイズが乗って制御の信頼性低下を招く
という問題がある。また多数の信号線をピット8内に布
設するのでヒツトの外形が大きくなり、ピットの建設コ
ストが高くなると共に配線工事費が冷加するという問題
がある。
スの上動活用と電気室建築コスト低減の点では有利であ
るが、信号線4A、 4B、 4Cの長さが長大となる
ので、信号線にノイズが乗って制御の信頼性低下を招く
という問題がある。また多数の信号線をピット8内に布
設するのでヒツトの外形が大きくなり、ピットの建設コ
ストが高くなると共に配線工事費が冷加するという問題
がある。
[発明の目的]
本発明は、制御回路部と複数台の主回路部が分離配置さ
t′1−た電力変換装置において、制御回路部から王l
!2回路部への制御信号をシリアルデータとして伝送し
、これによって制御イば号伝送用の配線数をへらずと共
に朋ノイズ性を向上した信頼性の高い電力変換装置を提
供することを目的としている。
t′1−た電力変換装置において、制御回路部から王l
!2回路部への制御信号をシリアルデータとして伝送し
、これによって制御イば号伝送用の配線数をへらずと共
に朋ノイズ性を向上した信頼性の高い電力変換装置を提
供することを目的としている。
[発明の概要]
本発明は、制御回路部と複数台の主回路部が分離配置さ
れ、制御回路部から信号伝送路を介して複数台の主回路
部を制御する電力変換装置において、制御回路部で発生
された信号をシリアルデータに変換して送信するシリア
ル送信回路と、シリアルデータな伝送するシリアル伝送
路と、伝送されたシリアルデータを受信して各主回路部
ごとに並列データに変換する受信回路と、各主回路部ご
との並列データを各主回路部共通の制御周期に対応して
同期化させるラッチ回路を備え、これによって信号伝送
路の配?#数を低減させて伝送ピットの工事費と配線工
数の低減をはかると共に、電気ノイズの低減と信頼性の
向上をはかったものである。
れ、制御回路部から信号伝送路を介して複数台の主回路
部を制御する電力変換装置において、制御回路部で発生
された信号をシリアルデータに変換して送信するシリア
ル送信回路と、シリアルデータな伝送するシリアル伝送
路と、伝送されたシリアルデータを受信して各主回路部
ごとに並列データに変換する受信回路と、各主回路部ご
との並列データを各主回路部共通の制御周期に対応して
同期化させるラッチ回路を備え、これによって信号伝送
路の配?#数を低減させて伝送ピットの工事費と配線工
数の低減をはかると共に、電気ノイズの低減と信頼性の
向上をはかったものである。
[発明の実施例]
本発明の一実施例を第2図に示す。
第2図において、制御回路部用においては、制御回路1
から発せられた電圧指令SIl’A+ ”2B+ ”’
脣に基づいて移相器3A、 3B、 3Cが動作し、点
弧ノくルス制御イ8号S4A、+ S4B+ S4Cを
線4h、4B、 4Cに出力する。
から発せられた電圧指令SIl’A+ ”2B+ ”’
脣に基づいて移相器3A、 3B、 3Cが動作し、点
弧ノくルス制御イ8号S4A、+ S4B+ S4Cを
線4h、4B、 4Cに出力する。
制御信号S 4 A+ 84 B+ S 4 Cは複数
個の論理値信号力為らなる並列化データであり、シリア
ル送信回路100によって一定の周期でサンプリングさ
れ、シリアルデータ信号S 101として順次、信号線
101に出力される。
個の論理値信号力為らなる並列化データであり、シリア
ル送信回路100によって一定の周期でサンプリングさ
れ、シリアルデータ信号S 101として順次、信号線
101に出力される。
102は電気/光変換器であり、電気信号であるシリア
ルデータ信号S loiを光の信号に変換し、光フアイ
バ伝送路103に送出する。8は゛屯カケーブルが布設
される配電用ビットであり、光ンアイノく103もビッ
ト8の中に布設される0 王回路都20では、3段縦続イ;゛与成の電力変換装置
・主回路部を3つに分割し、電力変換部200,300
゜400として独立に設置する。
ルデータ信号S loiを光の信号に変換し、光フアイ
バ伝送路103に送出する。8は゛屯カケーブルが布設
される配電用ビットであり、光ンアイノく103もビッ
ト8の中に布設される0 王回路都20では、3段縦続イ;゛与成の電力変換装置
・主回路部を3つに分割し、電力変換部200,300
゜400として独立に設置する。
電力変換部200において201は光/電気忽換部であ
り、光ファイバ103を通して入って来た光信号を電気
信号に変換し、シリアルデータ信号5202として線2
02に出力する。
り、光ファイバ103を通して入って来た光信号を電気
信号に変換し、シリアルデータ信号5202として線2
02に出力する。
シリアルデータ信号5202は送受信回路203に入力
されるが、この回路では、例えば制御回路部IOの中の
信号線4Aに発せられた制御信号84Aが電力変換部2
00に割当てられるとすると、シリアルデータ化されて
送られてくる制御信号84A (線4Aの信号)を順次
取り込み、並列化したデータ89f14として線204
に出力すると共に自己に割当てられた以外のシリアルデ
ータに関してはそのIま信号線205に出力する。
されるが、この回路では、例えば制御回路部IOの中の
信号線4Aに発せられた制御信号84Aが電力変換部2
00に割当てられるとすると、シリアルデータ化されて
送られてくる制御信号84A (線4Aの信号)を順次
取り込み、並列化したデータ89f14として線204
に出力すると共に自己に割当てられた以外のシリアルデ
ータに関してはそのIま信号線205に出力する。
206は電気/光変換器であり信号線205を通じて入
力される電気信号を光信号に変換して、次段の電力変換
部300へ光ファイバ211を介して送出する。
力される電気信号を光信号に変換して、次段の電力変換
部300へ光ファイバ211を介して送出する。
2071d受信終了検出回路であり送受信回路203の
出力信号線205に乗るデータをチェックし、電力変換
部200が受け取るべきデータを送受信回路203が全
て受信したことをチェックし、受信終了信号820Bを
線208に出力する。
出力信号線205に乗るデータをチェックし、電力変換
部200が受け取るべきデータを送受信回路203が全
て受信したことをチェックし、受信終了信号820Bを
線208に出力する。
209は第1ラッチ回路であり受信終了信号8208の
指令に基づいて送受信回路203の出力線204に乗る
データを取り込んで保持し、その出力線210には前述
の制御回路部10の中の制御信4 S4Aが再現される
。
指令に基づいて送受信回路203の出力線204に乗る
データを取り込んで保持し、その出力線210には前述
の制御回路部10の中の制御信4 S4Aが再現される
。
222は遅延回路であり、受信終了信号8208発生と
同時に起動され、ある一定時間後に遅延ラッチ信号S銘
8を線223に発生する。
同時に起動され、ある一定時間後に遅延ラッチ信号S銘
8を線223に発生する。
220は第2ラッチ回路であり、遅延ラッチ信号822
8の指令に基づいて前述の第1ラッチ回路の出力データ
S 1ntoを取り込んで保持する。この場合も出力信
号8221 (線221の信号)は、前述の匍」御信号
84人を再現している。
8の指令に基づいて前述の第1ラッチ回路の出力データ
S 1ntoを取り込んで保持する。この場合も出力信
号8221 (線221の信号)は、前述の匍」御信号
84人を再現している。
5人は主回路ブリッジであり、信号S 221を指令と
してザイリスタの点弧制御が行われ線21に直流電圧を
出力して直流機3】に供給する。
してザイリスタの点弧制御が行われ線21に直流電圧を
出力して直流機3】に供給する。
電力変換部300.400についても同様である。すな
わち電力変換部200の中の少累記号201.20.3
゜207、209.220.222.5A及びその船記
号202.204.205゜208、210.221.
223は、電力変換部300の中の要素記号30.1.
303.307.309.320.322.5B及びそ
の線記号302、304.305.308.310.−
321.323に対応し、さらに電力変換部400の中
の要素記号401.、403.407.409゜420
、422.5C及びその線信号402.4o4,4o5
.408.410゜421、423にそれぞれ対応する
。
わち電力変換部200の中の少累記号201.20.3
゜207、209.220.222.5A及びその船記
号202.204.205゜208、210.221.
223は、電力変換部300の中の要素記号30.1.
303.307.309.320.322.5B及びそ
の線記号302、304.305.308.310.−
321.323に対応し、さらに電力変換部400の中
の要素記号401.、403.407.409゜420
、422.5C及びその線信号402.4o4,4o5
.408.410゜421、423にそれぞれ対応する
。
また、電力変換部200の要素206と光ファイバ21
1け、電力変換部300ではそれぞれ306と311に
対応する。
1け、電力変換部300ではそれぞれ306と311に
対応する。
但し、電力変換部200では、制御回路部用の中の制御
信号S4Aが笛、力変換部200の中の信号8羽lの所
に再現され、それに基づいて主回路ブリッジ5Aが制御
されるのに対し、電力変換部300では制御回路部10
の中の制御信号84Bが割当てられ、その制御信号s4
Bが電力変換部300の中の信号8821の所に再現さ
れ、これに基づいて主回路ブリッジ5Bが制御される。
信号S4Aが笛、力変換部200の中の信号8羽lの所
に再現され、それに基づいて主回路ブリッジ5Aが制御
されるのに対し、電力変換部300では制御回路部10
の中の制御信号84Bが割当てられ、その制御信号s4
Bが電力変換部300の中の信号8821の所に再現さ
れ、これに基づいて主回路ブリッジ5Bが制御される。
同様に電力変換部400では制御回路部lOの中の制御
信号s4cが割当てられ、その制御信号84Cが電力変
換部400の中の信号8421の所に再現され、これに
基づいて主回路ブリッジ5Cが制御される。
信号s4cが割当てられ、その制御信号84Cが電力変
換部400の中の信号8421の所に再現され、これに
基づいて主回路ブリッジ5Cが制御される。
次に第2図の動作なぁ3図に示すタイミング図を参照し
て説明する。
て説明する。
第3図は第2図中の制御回路部10の中で発生された制
御信号54AI S4B、 S4Cがどのようなタイミ
ングで主回路部20の中の主回路ブリッジ5A、 5B
、 5Cまで伝送されていくかを示している。すなわち
第3図の中の記号S4A+ ”’4BI S4Cは第2
図の制御回路部10の中の移相器3A、 3B、 3C
で発生された点弧パルス制御信号を示し、記号8101
は第2図のシリアル送信回路100の中に取入れられた
上記側f・卸信号S4A、 S4B+ 84Cがどのよ
うな順序でシリアルデータとして送出されるかを示して
いる。
御信号54AI S4B、 S4Cがどのようなタイミ
ングで主回路部20の中の主回路ブリッジ5A、 5B
、 5Cまで伝送されていくかを示している。すなわち
第3図の中の記号S4A+ ”’4BI S4Cは第2
図の制御回路部10の中の移相器3A、 3B、 3C
で発生された点弧パルス制御信号を示し、記号8101
は第2図のシリアル送信回路100の中に取入れられた
上記側f・卸信号S4A、 S4B+ 84Cがどのよ
うな順序でシリアルデータとして送出されるかを示して
いる。
また第3図の記号8210.5810+ 8410に゛
上記制御情報S4A、 84B、 S4Cが第1ラツチ
回路209.309.409にどのタイミングで取入れ
られるかを示し、並号5221+ 5i321+ 54
21は第1ラツチ回路209.309.409の出力が
第2ラツチ回路220.320.420の中にどのタイ
ミングで取入れられるかを示している。
上記制御情報S4A、 84B、 S4Cが第1ラツチ
回路209.309.409にどのタイミングで取入れ
られるかを示し、並号5221+ 5i321+ 54
21は第1ラツチ回路209.309.409の出力が
第2ラツチ回路220.320.420の中にどのタイ
ミングで取入れられるかを示している。
時点tllにおいてシリアル送イg回路100が制御信
号S4A、 84B、 s4cをサンプリングし取込む
と、そのデータ”4Al + ”4B1 + 84CI
は記号8101に示したl1lff序でシリアルデータ
として光ファイバ103に送出される。
号S4A、 84B、 s4cをサンプリングし取込む
と、そのデータ”4Al + ”4B1 + 84CI
は記号8101に示したl1lff序でシリアルデータ
として光ファイバ103に送出される。
すなわち時点ill〜tlBの間に制御データ54AI
が、時点t12〜118の間に制御データ84Blが、
時点tlB〜telの間に制御データ54C1が111
次送出される。従って時間tll −t21がシリアル
送信回路100が制御信号54A1 、84Bl 、
84C1をサンプリングするサンプリング周期Tsとな
る。
が、時点t12〜118の間に制御データ84Blが、
時点tlB〜telの間に制御データ54C1が111
次送出される。従って時間tll −t21がシリアル
送信回路100が制御信号54A1 、84Bl 、
84C1をサンプリングするサンプリング周期Tsとな
る。
時点t12においては、シリアル送信回路100が制御
データ84人lを送出し終わり、この時点では電力変換
器200の中の送受信回路203の中には制御データ5
4AIが送られて来ており、そのデータが出力線204
に現われる。同時に受信終了検出回路207が動作し受
信終了信号8208が発生され、8208の指令により
第1ラッチ回路209が信号5204を取り込み、信号
S 210として出力する。すなわち信号521ol:
Fi時点tHBにおいて制御データS 4Alが再現さ
れる。
データ84人lを送出し終わり、この時点では電力変換
器200の中の送受信回路203の中には制御データ5
4AIが送られて来ており、そのデータが出力線204
に現われる。同時に受信終了検出回路207が動作し受
信終了信号8208が発生され、8208の指令により
第1ラッチ回路209が信号5204を取り込み、信号
S 210として出力する。すなわち信号521ol:
Fi時点tHBにおいて制御データS 4Alが再現さ
れる。
次に時点tlBにおいては、シリアル送信回路100が
制御データ84Blを送出し終わり、この時点では電力
変換器300の中の送受イキ回路303の中には制御デ
ータ84B、1が送られて来ており、そのデータが出力
線304に坑わノする。同時に受信終了検出回路307
が動作し受信終了信号5sosが発生され18808の
指令により第1ラッチ回路309が信号8804を取り
込み、信号8810として出力する。すなわち信号88
10には時点t113において制j+1.’llデータ
84Blがが再現される。
制御データ84Blを送出し終わり、この時点では電力
変換器300の中の送受イキ回路303の中には制御デ
ータ84B、1が送られて来ており、そのデータが出力
線304に坑わノする。同時に受信終了検出回路307
が動作し受信終了信号5sosが発生され18808の
指令により第1ラッチ回路309が信号8804を取り
込み、信号8810として出力する。すなわち信号88
10には時点t113において制j+1.’llデータ
84Blがが再現される。
次に時点telにおいては、シリアル送信回路100が
制御データ54C1を送出し終わり、この時点では電力
変換器400の中の送受信回路403の中には制御デー
タ84C1が送られて米ており、そのデータが線404
に現われる。[用時に受信終了検出回路407が動作し
受信終了信号S’408か発生され、8408の指令に
より第1ラッチ回路409が信号8404を取り込み、
毎号8410として出力する。すなわち信号8410に
は時点t21において?l+ll 011データ84c
1が再現される。
制御データ54C1を送出し終わり、この時点では電力
変換器400の中の送受信回路403の中には制御デー
タ84C1が送られて米ており、そのデータが線404
に現われる。[用時に受信終了検出回路407が動作し
受信終了信号S’408か発生され、8408の指令に
より第1ラッチ回路409が信号8404を取り込み、
毎号8410として出力する。すなわち信号8410に
は時点t21において?l+ll 011データ84c
1が再現される。
第3図から分かるように、制御回路部では時点t1.l
において制御信号S4A、 84B、 84cは同時点
のデータとしてサンプリングされ、制御データ84人l
。
において制御信号S4A、 84B、 84cは同時点
のデータとしてサンプリングされ、制御データ84人l
。
54111.84C1として主回路部に伝送される。
主回路部内の第1ラッチ回路出方とじて再現される制御
信号84Al+ 84Bl+ 84C1は第3図の82
10 。
信号84Al+ 84Bl+ 84C1は第3図の82
10 。
8810+ 8410の時点t1211181 t21
に時間的にずれて再現される。
に時間的にずれて再現される。
縦
一方第2図のように、多段gM化した電力変換装置にお
いては、例えば出力電流の電流断続などに対して主回路
ブリッジ5A、 5B、 5Cのサイリスタに同時に点
弧パルスを導入しないと不安定現象を引き起こし、場合
によっては装置の起動ができなくなる。
いては、例えば出力電流の電流断続などに対して主回路
ブリッジ5A、 5B、 5Cのサイリスタに同時に点
弧パルスを導入しないと不安定現象を引き起こし、場合
によっては装置の起動ができなくなる。
従って制御回路部10にて発生された点弧パルス制御信
号は同時性をもって主回路ブリッジに加えなければなら
ない。
号は同時性をもって主回路ブリッジに加えなければなら
ない。
本発明においては上記した制御信号の同時性を確保する
ために、次のような方法を用いている。
ために、次のような方法を用いている。
すなわち第2図の電力変換部200において遅延回路2
22の遅延時tt+jをサンプリング周期Tsの%Ts
に設定すると、信号S 210は時間へTsだけ遅れて
第2ラッチ回路220に取込まれ、信号S Lllとし
出力される。従って第3図の信号8910の時点t1g
におけるデータbλ1は、それより海TSだけ遅れた時
点telの点で信号8221におけZデータ54Alと
して再生される。
22の遅延時tt+jをサンプリング周期Tsの%Ts
に設定すると、信号S 210は時間へTsだけ遅れて
第2ラッチ回路220に取込まれ、信号S Lllとし
出力される。従って第3図の信号8910の時点t1g
におけるデータbλ1は、それより海TSだけ遅れた時
点telの点で信号8221におけZデータ54Alと
して再生される。
神た、第2図の電力変換部300において遅延回路32
2の遅延時間をサンプリング周期TsのX Tsに設定
すると、信号8810は時間XTsだけ遅れて第2ラッ
チ回路320に取込まれ、信号5821として出力され
る。
2の遅延時間をサンプリング周期TsのX Tsに設定
すると、信号8810は時間XTsだけ遅れて第2ラッ
チ回路320に取込まれ、信号5821として出力され
る。
従って第3図の信号5310の時点tlBにおけるデー
タ84Blは、それよりXTsだけ遅れた時点tilt
の点で信号81321におけるデータ84Blとして再
生される0 同じく、第2図の電力変換部400においては遅延回路
422の遅舛時間を零に設定すると (N号5410は
時間遅ガなくラッチ回路420に取込まれ、信号84C
1として出力される。
タ84Blは、それよりXTsだけ遅れた時点tilt
の点で信号81321におけるデータ84Blとして再
生される0 同じく、第2図の電力変換部400においては遅延回路
422の遅舛時間を零に設定すると (N号5410は
時間遅ガなくラッチ回路420に取込まれ、信号84C
1として出力される。
従って第3図の信号8410の時点telにおけるデー
タ54C1け連名なく信号8421におけるデータ54
C1として再生される。
タ54C1け連名なく信号8421におけるデータ54
C1として再生される。
なお、電力変換部400においては説明の都合上第2ラ
ツチ回路420.遅延回路422を取付けているが、こ
れは必ずしも必要ではなく、第1ラッチ回路出力841
0で主回路ブリッジ5Cを直接に制御してもよい。
ツチ回路420.遅延回路422を取付けているが、こ
れは必ずしも必要ではなく、第1ラッチ回路出力841
0で主回路ブリッジ5Cを直接に制御してもよい。
上述のように第2図の回路を用いると第3図の信号52
21+ 5821+ 5421の時点telにおける制
御データ54A1154BII 54C1は同時性が保
たれる。
21+ 5821+ 5421の時点telにおける制
御データ54A1154BII 54C1は同時性が保
たれる。
すなわち制御回路部10で同時に発生された信号54A
I S4B、 S4Cは時点tllで同時にデータ84
^1+ 84BllS4C1として受信され、さらにサ
ンプリング周期Tsだけ遅れた時点telにおいて信号
8221 + ”’821 +8421の中に同時に制
御データS4A]、 84Bl、 84C1として再生
され、これによって主回路ブリッジ5A、 5B。
I S4B、 S4Cは時点tllで同時にデータ84
^1+ 84BllS4C1として受信され、さらにサ
ンプリング周期Tsだけ遅れた時点telにおいて信号
8221 + ”’821 +8421の中に同時に制
御データS4A]、 84Bl、 84C1として再生
され、これによって主回路ブリッジ5A、 5B。
5Cが同時に制御されるので多段縦続化した電力変換装
置において問題になる電流断続時の不安定現象は発生せ
ず、また、起動/停止の失敗も生じない。
置において問題になる電流断続時の不安定現象は発生せ
ず、また、起動/停止の失敗も生じない。
[発明の効果]
以上説明したように本発明によれば、制御回路部と複数
台の主回路部を分割配置し、制御回路部と主回路部の間
を光ファイバ等の伝送路で結んで制御信号をシリアルア
ー夕として主回路部へ送り主回路部内でシリアルデータ
な同期化して主回路部を制御しているので次のような効
果が得られるー(1)制御回路部と主回路部を分割配置
できることから、外形の小さい制御回路部だけを環境の
良い′電気室に配置し、外形の大きい王回ll1li部
は電気室外のスペース的に余裕のある場所に設置できる
ので電気罠スペースの有効活用がはかれ、建屋建粂コス
トの低減がはかれる。
台の主回路部を分割配置し、制御回路部と主回路部の間
を光ファイバ等の伝送路で結んで制御信号をシリアルア
ー夕として主回路部へ送り主回路部内でシリアルデータ
な同期化して主回路部を制御しているので次のような効
果が得られるー(1)制御回路部と主回路部を分割配置
できることから、外形の小さい制御回路部だけを環境の
良い′電気室に配置し、外形の大きい王回ll1li部
は電気室外のスペース的に余裕のある場所に設置できる
ので電気罠スペースの有効活用がはかれ、建屋建粂コス
トの低減がはかれる。
(2)制御回路部と主回路部を光ファイバで結び、元フ
ァイバを;Pliじて制価1信号の伝送を行うようにで
きるので電気的ノイズに対して’B(< 、’1m +
lj4性の高い装置となる。
ァイバを;Pliじて制価1信号の伝送を行うようにで
きるので電気的ノイズに対して’B(< 、’1m +
lj4性の高い装置となる。
(8)制御回路部と主回路部は原理的にブ0ファイバ1
本たけでftjlJ M情報を伝送できるので元ファイ
バを収納するための特別なビットは必要なくなり、ピッ
ト工事費および配線工数の低減がはかれる。
本たけでftjlJ M情報を伝送できるので元ファイ
バを収納するための特別なビットは必要なくなり、ピッ
ト工事費および配線工数の低減がはかれる。
(4)電力変換装置の大容量化に対処するために主回路
部を多段縦続化することが多いが、本発明を用いると単
体として製作しておいた電力変換ユニットを電力容景に
応じて適宜、追加して行き、その間を光ファイバで接続
するだけで運転が可能となるので設置工事費の低減がは
かれる。
部を多段縦続化することが多いが、本発明を用いると単
体として製作しておいた電力変換ユニットを電力容景に
応じて適宜、追加して行き、その間を光ファイバで接続
するだけで運転が可能となるので設置工事費の低減がは
かれる。
以上列挙した効果から明らかなように、本発明によれば
、低価格で信頼性の高い電力変換装置が実現できる。
、低価格で信頼性の高い電力変換装置が実現できる。
第1図は従来の制御回路部/王回路部分離形電力変換装
置の一例を示す系統図、第2図は本発明の一実施例を示
す系統図、第3図は本発明における(a号発生状鯨を示
すタイミング図である。 1・・・制御回路 3A、 3B、 3C・・・移相器
5A、 5B、 5C・・・主回路ブリッジ 8・・・
ピット10・・・制御回路部 20・・・主回路部31
・・・10流電動機 32・・・負荷100・・・シリ
アル送信回路
置の一例を示す系統図、第2図は本発明の一実施例を示
す系統図、第3図は本発明における(a号発生状鯨を示
すタイミング図である。 1・・・制御回路 3A、 3B、 3C・・・移相器
5A、 5B、 5C・・・主回路ブリッジ 8・・・
ピット10・・・制御回路部 20・・・主回路部31
・・・10流電動機 32・・・負荷100・・・シリ
アル送信回路
Claims (2)
- (1)制御回路と複数台の主1!21路部が分離配置さ
れ制御回路部から信号伝送路を介して複数台の主回路部
を制御する電力変換装置において、制御回路部で発生さ
れた信号をシリアルデータに変換して送信するシリアル
送イサ回路と、上記シリアルデータな伝送するシリアル
信号伝送路と、上記伝送されたシリアルデータを受信し
て各主回路部ごとに並列データに変換する受信回路と、
上記各主回路部ごとの並列データを各王回w1部共辿の
制御周期に対応して同期化させるラッチ回路を備えたこ
とを特徴とする電力変換装置。 - (2)上記シリアル信号伝送路として光ファイバを用い
ると共にその前後に電気−光変換器および光−電気変換
器を設けた特許請求の範囲第1項記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21073983A JPS60106358A (ja) | 1983-11-11 | 1983-11-11 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21073983A JPS60106358A (ja) | 1983-11-11 | 1983-11-11 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60106358A true JPS60106358A (ja) | 1985-06-11 |
Family
ID=16594307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21073983A Pending JPS60106358A (ja) | 1983-11-11 | 1983-11-11 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60106358A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1134882A2 (en) * | 2000-03-06 | 2001-09-19 | Vacon Oyj | Frequency converter |
-
1983
- 1983-11-11 JP JP21073983A patent/JPS60106358A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1134882A2 (en) * | 2000-03-06 | 2001-09-19 | Vacon Oyj | Frequency converter |
EP1134882A3 (en) * | 2000-03-06 | 2001-09-19 | Vacon Oyj | Frequency converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3077076B2 (ja) | 多点入力2線式伝送器 | |
US5060224A (en) | Method and apparatus for connecting branch networks with a trunk network in optical transmission system | |
JPS60106358A (ja) | 電力変換装置 | |
US6448810B1 (en) | Bidirectional bus-repeater controller | |
JPH10207591A (ja) | インターフェイスボード | |
WO2024082204A1 (zh) | 一种面向高可靠高安全应用的轻量化电子控制*** | |
WO1988009531A1 (en) | Interface circuit for mechanical application | |
JPH0346637Y2 (ja) | ||
JP3158594B2 (ja) | 遠方監視制御システム | |
JPS64913B2 (ja) | ||
JPS63280977A (ja) | 電磁弁制御装置 | |
KR0127877Y1 (ko) | 알에스-485/알에스-232 컨버터를 구비한 피엘씨 통신 네트워크 | |
KR100406967B1 (ko) | 병렬포트다중입력확장장치 | |
JPH10240406A (ja) | コンピュータ装置 | |
JP3136700B2 (ja) | 伝送速度切替機能付き省配線ターミナル装置 | |
JPH0775345B2 (ja) | シリアルインターフェイス | |
JPS6137818B2 (ja) | ||
SU1522149A1 (ru) | Устройство дл защиты систем автоматического управлени | |
RU2221342C2 (ru) | Приемопередатчик волоконно-оптической линии связи | |
JPS61134139A (ja) | 端末接続方式 | |
JPH03164899A (ja) | ハンド制御機構 | |
JPH0587843B2 (ja) | ||
JPS59140730A (ja) | 屋内配線信号重畳搬送装置 | |
JPS57132455A (en) | Communication controlling system | |
JPS60209864A (ja) | デ−タ伝送用回路装置 |