JPS60106358A - 電力変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明ｉｌ−を電力変換装置に係り、特に制御回路部と
それによって制御される被数台の主回路部が分離配置さ
れ、制御回路部から主回路部への制御情報がシリアルデ
ータとして伝送されて複数台の主回路部が制御される電
力変換装置に関するものでりる〇 ［発明の技術的背景とその問題点］ 近年、鉄鋼圧延工程などに犬各量の直流レオナードやサ
イクロコンバータが使用されているが、これらの電力変
換装置では制御回路で作られる微弱な制・卿信号でサイ
リスク等のスイッチング要素を制御し、交流入力電力か
ら直流または交流電力を得ている。

これらの電力変換装置は微弱な制＃情号を扱う　゛制御
回路部と、サイリスタ等の大電力を扱う主回路部とを含
むので、一体構造として温度、湿度等を一定値に制御し
た環境のよい電気室に設置することが望ましいが、据付
面積が大きくなるので電気室スペースの有効利用の点か
ら問題があり、さらには電気室の建築コストを引き上け
る要因にもなっている。

電気室スペースの有効活用、電気室の建築コスト低減を
図るために従来は電力変換装置を、小スペースではある
が温度、湿度等の外部環境変化に弱い制御回路部と、大
きなスペースを占めるが外部環境変化に対しては比較的
強い主回路部に分割し、制御回路部だけを環境の艮い電
気室に収納し、大きいスペースを占める主回路部を電気
室外に設置し、その間を多数の制御線で結んたｆｌｊｌ
Ｊ仙ｊ回に部／主回路部分割構造形の′−４力変換装置
が用いられている。

第１図に従来から用いられている上記分割構造形の電力
変換装置の一例を示す。第１図は転調圧延王様駆動に多
用される周知のは流レオナード装置に用いたものであり
、主回路部は大答翔、化に対処するために３段縦続構造
となっている。

第１図において、１０は制御回路部であり、環境の良い
電気室に設置される部分である。この中には制御回路１
がありこの中で後述の直流′電動機３１の速贋制御演算
などが行われ、電圧指令信号Ｓ２Ａ。

ｓ２Ｂ、ｓ２ｃが線２Ａ、　２Ｂ、　２Ｃに出力される
。

３Ａ、　３Ｂ、　３Ｃけ移相器であす、電圧指令を受け
て動作し主回路サイリスクの点弧パルス信号を発生する
０ 例えば３Ａからはそれに対応する主回路ブリッジ５Ａの
サイリスタ点弧パルス（ｋ号４Ａが発生され信号線４Ａ
を通して主回路ブリッジ５人へ送られる。

同様に３Ｂから発せられる点弧パルス信号は信号線４Ｂ
を通して主回路ブリッジ５Ｂへ、また３Ｃから発せられ
る点弧パルス信号は信号線４Ｃを通して主回路ブリッジ
５Ｃへ送られる。

これらの信号線４Ａ、　４Ｂ、　４Ｃは電気信号を伝え
る信号線である。８は電気・室などに堀られた信号線を
収納するためのピットであり、このピット８の中に信号
線４Ａ、　４Ｂ、　４Ｃが布設され、主回路２０へ導び
かれている。

２０は主回路部であり、外形１Ｍ量とも太きいため、電
気室から離れた比較的スペースに余裕のある場所に設置
される。このとき、制御回路部１０と主回路部２０を結
ぶ信号線布設用ピット８は数百メートルと長大なものと
なるのが通常である０５Ａ、　５Ｂ、　５Ｃは主回路ブ
リッジであり、これらは主回路部２０に収納される。３
０は圧延機々械部で直流電動機３１と負荷３２から成り
、動力供給線２１＋２２を迎して給電される電力で直流
電動機が運転される。

このように構成した従来の電力変換装置は電気室スペー
スの上動活用と電気室建築コスト低減の点では有利であ
るが、信号線４Ａ、　４Ｂ、　４Ｃの長さが長大となる
ので、信号線にノイズが乗って制御の信頼性低下を招く
という問題がある。また多数の信号線をピット８内に布
設するのでヒツトの外形が大きくなり、ピットの建設コ
ストが高くなると共に配線工事費が冷加するという問題
がある。

［発明の目的］ 本発明は、制御回路部と複数台の主回路部が分離配置さ
ｔ′１−た電力変換装置において、制御回路部から王ｌ
！２回路部への制御信号をシリアルデータとして伝送し
、これによって制御イば号伝送用の配線数をへらずと共
に朋ノイズ性を向上した信頼性の高い電力変換装置を提
供することを目的としている。

［発明の概要］ 本発明は、制御回路部と複数台の主回路部が分離配置さ
れ、制御回路部から信号伝送路を介して複数台の主回路
部を制御する電力変換装置において、制御回路部で発生
された信号をシリアルデータに変換して送信するシリア
ル送信回路と、シリアルデータな伝送するシリアル伝送
路と、伝送されたシリアルデータを受信して各主回路部
ごとに並列データに変換する受信回路と、各主回路部ご
との並列データを各主回路部共通の制御周期に対応して
同期化させるラッチ回路を備え、これによって信号伝送
路の配？＃数を低減させて伝送ピットの工事費と配線工
数の低減をはかると共に、電気ノイズの低減と信頼性の
向上をはかったものである。

［発明の実施例］ 本発明の一実施例を第２図に示す。

第２図において、制御回路部用においては、制御回路１
から発せられた電圧指令ＳＩｌ’Ａ＋　”２Ｂ＋　”’
脣に基づいて移相器３Ａ、　３Ｂ、　３Ｃが動作し、点
弧ノくルス制御イ８号Ｓ４Ａ、＋　Ｓ４Ｂ＋　Ｓ４Ｃを
線４ｈ、４Ｂ、　４Ｃに出力する。

制御信号Ｓ　４　Ａ＋　８４　Ｂ＋　Ｓ　４　Ｃは複数
個の論理値信号力為らなる並列化データであり、シリア
ル送信回路１００によって一定の周期でサンプリングさ
れ、シリアルデータ信号Ｓ　１０１として順次、信号線
１０１に出力される。

１０２は電気／光変換器であり、電気信号であるシリア
ルデータ信号Ｓ　ｌｏｉを光の信号に変換し、光フアイ
バ伝送路１０３に送出する。８は゛屯カケーブルが布設
される配電用ビットであり、光ンアイノく１０３もビッ
ト８の中に布設される０ 王回路都２０では、３段縦続イ；゛与成の電力変換装置
・主回路部を３つに分割し、電力変換部２００，３００
゜４００として独立に設置する。

電力変換部２００において２０１は光／電気忽換部であ
り、光ファイバ１０３を通して入って来た光信号を電気
信号に変換し、シリアルデータ信号５２０２として線２
０２に出力する。

シリアルデータ信号５２０２は送受信回路２０３に入力
されるが、この回路では、例えば制御回路部ＩＯの中の
信号線４Ａに発せられた制御信号８４Ａが電力変換部２
００に割当てられるとすると、シリアルデータ化されて
送られてくる制御信号８４Ａ　（線４Ａの信号）を順次
取り込み、並列化したデータ８９ｆ１４として線２０４
に出力すると共に自己に割当てられた以外のシリアルデ
ータに関してはそのＩま信号線２０５に出力する。

２０６は電気／光変換器であり信号線２０５を通じて入
力される電気信号を光信号に変換して、次段の電力変換
部３００へ光ファイバ２１１を介して送出する。

２０７１ｄ受信終了検出回路であり送受信回路２０３の
出力信号線２０５に乗るデータをチェックし、電力変換
部２００が受け取るべきデータを送受信回路２０３が全
て受信したことをチェックし、受信終了信号８２０Ｂを
線２０８に出力する。

２０９は第１ラッチ回路であり受信終了信号８２０８の
指令に基づいて送受信回路２０３の出力線２０４に乗る
データを取り込んで保持し、その出力線２１０には前述
の制御回路部１０の中の制御信４　Ｓ４Ａが再現される
。

２２２は遅延回路であり、受信終了信号８２０８発生と
同時に起動され、ある一定時間後に遅延ラッチ信号Ｓ銘
８を線２２３に発生する。

２２０は第２ラッチ回路であり、遅延ラッチ信号８２２
８の指令に基づいて前述の第１ラッチ回路の出力データ
Ｓ　１ｎｔｏを取り込んで保持する。この場合も出力信
号８２２１　（線２２１の信号）は、前述の匍」御信号
８４人を再現している。

５人は主回路ブリッジであり、信号Ｓ　２２１を指令と
してザイリスタの点弧制御が行われ線２１に直流電圧を
出力して直流機３】に供給する。

電力変換部３００．４００についても同様である。すな
わち電力変換部２００の中の少累記号２０１．２０．３
゜２０７、２０９．２２０．２２２．５Ａ及びその船記
号２０２．２０４．２０５゜２０８、２１０．２２１．
２２３は、電力変換部３００の中の要素記号３０．１．
３０３．３０７．３０９．３２０．３２２．５Ｂ及びそ
の線記号３０２、３０４．３０５．３０８．３１０．−
３２１．３２３に対応し、さらに電力変換部４００の中
の要素記号４０１．、４０３．４０７．４０９゜４２０
、４２２．５Ｃ及びその線信号４０２．４ｏ４，４ｏ５
．４０８．４１０゜４２１、４２３にそれぞれ対応する
。

また、電力変換部２００の要素２０６と光ファイバ２１
１け、電力変換部３００ではそれぞれ３０６と３１１に
対応する。

但し、電力変換部２００では、制御回路部用の中の制御
信号Ｓ４Ａが笛、力変換部２００の中の信号８羽ｌの所
に再現され、それに基づいて主回路ブリッジ５Ａが制御
されるのに対し、電力変換部３００では制御回路部１０
の中の制御信号８４Ｂが割当てられ、その制御信号ｓ４
Ｂが電力変換部３００の中の信号８８２１の所に再現さ
れ、これに基づいて主回路ブリッジ５Ｂが制御される。

同様に電力変換部４００では制御回路部ｌＯの中の制御
信号ｓ４ｃが割当てられ、その制御信号８４Ｃが電力変
換部４００の中の信号８４２１の所に再現され、これに
基づいて主回路ブリッジ５Ｃが制御される。

次に第２図の動作なぁ３図に示すタイミング図を参照し
て説明する。

第３図は第２図中の制御回路部１０の中で発生された制
御信号５４ＡＩ　Ｓ４Ｂ、　Ｓ４Ｃがどのようなタイミ
ングで主回路部２０の中の主回路ブリッジ５Ａ、　５Ｂ
、　５Ｃまで伝送されていくかを示している。すなわち
第３図の中の記号Ｓ４Ａ＋　”’４ＢＩ　Ｓ４Ｃは第２
図の制御回路部１０の中の移相器３Ａ、　３Ｂ、　３Ｃ
で発生された点弧パルス制御信号を示し、記号８１０１
は第２図のシリアル送信回路１００の中に取入れられた
上記側ｆ・卸信号Ｓ４Ａ、　Ｓ４Ｂ＋　８４Ｃがどのよ
うな順序でシリアルデータとして送出されるかを示して
いる。

また第３図の記号８２１０．５８１０＋　８４１０に゛
上記制御情報Ｓ４Ａ、　８４Ｂ、　Ｓ４Ｃが第１ラツチ
回路２０９．３０９．４０９にどのタイミングで取入れ
られるかを示し、並号５２２１＋　５ｉ３２１＋　５４
２１は第１ラツチ回路２０９．３０９．４０９の出力が
第２ラツチ回路２２０．３２０．４２０の中にどのタイ
ミングで取入れられるかを示している。

時点ｔｌｌにおいてシリアル送イｇ回路１００が制御信
号Ｓ４Ａ、　８４Ｂ、　ｓ４ｃをサンプリングし取込む
と、そのデータ”４Ａｌ　＋　”４Ｂ１　＋　８４ＣＩ
は記号８１０１に示したｌ１ｌｆｆ序でシリアルデータ
として光ファイバ１０３に送出される。

すなわち時点ｉｌｌ〜ｔｌＢの間に制御データ５４ＡＩ
が、時点ｔ１２〜１１８の間に制御データ８４Ｂｌが、
時点ｔｌＢ〜ｔｅｌの間に制御データ５４Ｃ１が１１１
次送出される。従って時間ｔｌｌ　−ｔ２１がシリアル
送信回路１００が制御信号５４Ａ１　、８４Ｂｌ　、　
８４Ｃ１をサンプリングするサンプリング周期Ｔｓとな
る。

時点ｔ１２においては、シリアル送信回路１００が制御
データ８４人ｌを送出し終わり、この時点では電力変換
器２００の中の送受信回路２０３の中には制御データ５
４ＡＩが送られて来ており、そのデータが出力線２０４
に現われる。同時に受信終了検出回路２０７が動作し受
信終了信号８２０８が発生され、８２０８の指令により
第１ラッチ回路２０９が信号５２０４を取り込み、信号
Ｓ　２１０として出力する。すなわち信号５２１ｏｌ：
Ｆｉ時点ｔＨＢにおいて制御データＳ　４Ａｌが再現さ
れる。

次に時点ｔｌＢにおいては、シリアル送信回路１００が
制御データ８４Ｂｌを送出し終わり、この時点では電力
変換器３００の中の送受イキ回路３０３の中には制御デ
ータ８４Ｂ、１が送られて来ており、そのデータが出力
線３０４に坑わノする。同時に受信終了検出回路３０７
が動作し受信終了信号５ｓｏｓが発生され１８８０８の
指令により第１ラッチ回路３０９が信号８８０４を取り
込み、信号８８１０として出力する。すなわち信号８８
１０には時点ｔ１１３において制ｊ＋１．’ｌｌデータ
８４Ｂｌがが再現される。

次に時点ｔｅｌにおいては、シリアル送信回路１００が
制御データ５４Ｃ１を送出し終わり、この時点では電力
変換器４００の中の送受信回路４０３の中には制御デー
タ８４Ｃ１が送られて米ており、そのデータが線４０４
に現われる。［用時に受信終了検出回路４０７が動作し
受信終了信号Ｓ’４０８か発生され、８４０８の指令に
より第１ラッチ回路４０９が信号８４０４を取り込み、
毎号８４１０として出力する。すなわち信号８４１０に
は時点ｔ２１において？ｌ＋ｌｌ　０１１データ８４ｃ
１が再現される。

第３図から分かるように、制御回路部では時点ｔ１．ｌ
において制御信号Ｓ４Ａ、　８４Ｂ、　８４ｃは同時点
のデータとしてサンプリングされ、制御データ８４人ｌ
。

５４１１１．８４Ｃ１として主回路部に伝送される。

主回路部内の第１ラッチ回路出方とじて再現される制御
信号８４Ａｌ＋　８４Ｂｌ＋　８４Ｃ１は第３図の８２
１０　。

８８１０＋　８４１０の時点ｔ１２１１１８１　ｔ２１
に時間的にずれて再現される。

縦 一方第２図のように、多段ｇＭ化した電力変換装置にお
いては、例えば出力電流の電流断続などに対して主回路
ブリッジ５Ａ、　５Ｂ、　５Ｃのサイリスタに同時に点
弧パルスを導入しないと不安定現象を引き起こし、場合
によっては装置の起動ができなくなる。

従って制御回路部１０にて発生された点弧パルス制御信
号は同時性をもって主回路ブリッジに加えなければなら
ない。

本発明においては上記した制御信号の同時性を確保する
ために、次のような方法を用いている。

すなわち第２図の電力変換部２００において遅延回路２
２２の遅延時ｔｔ＋ｊをサンプリング周期Ｔｓの％Ｔｓ
に設定すると、信号Ｓ　２１０は時間へＴｓだけ遅れて
第２ラッチ回路２２０に取込まれ、信号Ｓ　Ｌｌｌとし
出力される。従って第３図の信号８９１０の時点ｔ１ｇ
におけるデータｂλ１は、それより海ＴＳだけ遅れた時
点ｔｅｌの点で信号８２２１におけＺデータ５４Ａｌと
して再生される。

神た、第２図の電力変換部３００において遅延回路３２
２の遅延時間をサンプリング周期ＴｓのＸ　Ｔｓに設定
すると、信号８８１０は時間ＸＴｓだけ遅れて第２ラッ
チ回路３２０に取込まれ、信号５８２１として出力され
る。

従って第３図の信号５３１０の時点ｔｌＢにおけるデー
タ８４Ｂｌは、それよりＸＴｓだけ遅れた時点ｔｉｌｔ
の点で信号８１３２１におけるデータ８４Ｂｌとして再
生される０ 同じく、第２図の電力変換部４００においては遅延回路
４２２の遅舛時間を零に設定すると　（Ｎ号５４１０は
時間遅ガなくラッチ回路４２０に取込まれ、信号８４Ｃ
１として出力される。

従って第３図の信号８４１０の時点ｔｅｌにおけるデー
タ５４Ｃ１け連名なく信号８４２１におけるデータ５４
Ｃ１として再生される。

なお、電力変換部４００においては説明の都合上第２ラ
ツチ回路４２０．遅延回路４２２を取付けているが、こ
れは必ずしも必要ではなく、第１ラッチ回路出力８４１
０で主回路ブリッジ５Ｃを直接に制御してもよい。

上述のように第２図の回路を用いると第３図の信号５２
２１＋　５８２１＋　５４２１の時点ｔｅｌにおける制
御データ５４Ａ１１５４ＢＩＩ　５４Ｃ１は同時性が保
たれる。

すなわち制御回路部１０で同時に発生された信号５４Ａ
Ｉ　Ｓ４Ｂ、　Ｓ４Ｃは時点ｔｌｌで同時にデータ８４
＾１＋　８４ＢｌｌＳ４Ｃ１として受信され、さらにサ
ンプリング周期Ｔｓだけ遅れた時点ｔｅｌにおいて信号
８２２１　＋　”’８２１　＋８４２１の中に同時に制
御データＳ４Ａ］、　８４Ｂｌ、　８４Ｃ１として再生
され、これによって主回路ブリッジ５Ａ、　５Ｂ。

５Ｃが同時に制御されるので多段縦続化した電力変換装
置において問題になる電流断続時の不安定現象は発生せ
ず、また、起動／停止の失敗も生じない。

［発明の効果］ 以上説明したように本発明によれば、制御回路部と複数
台の主回路部を分割配置し、制御回路部と主回路部の間
を光ファイバ等の伝送路で結んで制御信号をシリアルア
ー夕として主回路部へ送り主回路部内でシリアルデータ
な同期化して主回路部を制御しているので次のような効
果が得られるー（１）制御回路部と主回路部を分割配置
できることから、外形の小さい制御回路部だけを環境の
良い′電気室に配置し、外形の大きい王回ｌｌ１ｌｉ部
は電気室外のスペース的に余裕のある場所に設置できる
ので電気罠スペースの有効活用がはかれ、建屋建粂コス
トの低減がはかれる。

（２）制御回路部と主回路部を光ファイバで結び、元フ
ァイバを；Ｐｌｉじて制価１信号の伝送を行うようにで
きるので電気的ノイズに対して’Ｂ（＜　、’１ｍ　＋
ｌｊ４性の高い装置となる。

（８）制御回路部と主回路部は原理的にブ０ファイバ１
本たけでｆｔｊｌＪ　Ｍ情報を伝送できるので元ファイ
バを収納するための特別なビットは必要なくなり、ピッ
ト工事費および配線工数の低減がはかれる。

（４）電力変換装置の大容量化に対処するために主回路
部を多段縦続化することが多いが、本発明を用いると単
体として製作しておいた電力変換ユニットを電力容景に
応じて適宜、追加して行き、その間を光ファイバで接続
するだけで運転が可能となるので設置工事費の低減がは
かれる。

以上列挙した効果から明らかなように、本発明によれば
、低価格で信頼性の高い電力変換装置が実現できる。

【図面の簡単な説明】

第１図は従来の制御回路部／王回路部分離形電力変換装
置の一例を示す系統図、第２図は本発明の一実施例を示
す系統図、第３図は本発明における（ａ号発生状鯨を示
すタイミング図である。 １・・・制御回路　３Ａ、　３Ｂ、　３Ｃ・・・移相器
５Ａ、　５Ｂ、　５Ｃ・・・主回路ブリッジ　８・・・
ピット１０・・・制御回路部　２０・・・主回路部３１
・・・１０流電動機　３２・・・負荷１００・・・シリ
アル送信回路

Claims (2)

【特許請求の範囲】
1. （１）制御回路と複数台の主１！２１路部が分離配置さ
   れ制御回路部から信号伝送路を介して複数台の主回路部
   を制御する電力変換装置において、制御回路部で発生さ
   れた信号をシリアルデータに変換して送信するシリアル
   送イサ回路と、上記シリアルデータな伝送するシリアル
   信号伝送路と、上記伝送されたシリアルデータを受信し
   て各主回路部ごとに並列データに変換する受信回路と、
   上記各主回路部ごとの並列データを各王回ｗ１部共辿の
   制御周期に対応して同期化させるラッチ回路を備えたこ
   とを特徴とする電力変換装置。
2. （２）上記シリアル信号伝送路として光ファイバを用い
   ると共にその前後に電気−光変換器および光−電気変換
   器を設けた特許請求の範囲第１項記載の電力変換装置。