JPS60102028A - 無線周波数信号受信器用トランジスタ化された増幅器および混合器入力段 - Google Patents
無線周波数信号受信器用トランジスタ化された増幅器および混合器入力段Info
- Publication number
- JPS60102028A JPS60102028A JP59198761A JP19876184A JPS60102028A JP S60102028 A JPS60102028 A JP S60102028A JP 59198761 A JP59198761 A JP 59198761A JP 19876184 A JP19876184 A JP 19876184A JP S60102028 A JPS60102028 A JP S60102028A
- Authority
- JP
- Japan
- Prior art keywords
- radio frequency
- frequency signal
- input
- input stage
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は無線周波数信号受信器、特にかかる受信器用
集積回路構成に適用されるトランジスタ化された増幅器
および混合器入力段に関するものである。
集積回路構成に適用されるトランジスタ化された増幅器
および混合器入力段に関するものである。
受信器入力段の動特性、すなわち感知されうる歪を含ま
ず受信さ〜れる入力信号の最大および最小レベル差は、
この段の感度によって下限が、この段の送信特性の直線
性からの偏倚によって上限が制限される。
ず受信さ〜れる入力信号の最大および最小レベル差は、
この段の感度によって下限が、この段の送信特性の直線
性からの偏倚によって上限が制限される。
入力動特性の上限を拡大するために、簡単な方法で、入
力段回路を設計し直したり修正したりする種々の既知の
手段があり、特に１９８１年９月１６日本願人等により
出願されたイタリヤ特許第２８９８４Ａ／８１号に記述
されている手段は、以下に先行例として引用される。こ
れらの方法は、前、述の目的を十分には満足しておらず
、人力段が非直線的に働いたりその利得が不連続になっ
たりする過渡期を生じさせる不便さがあり、その結果信
号の歪とか出力レベルの減少が発生する。また印加電圧
が２ｖ以下の時は回路は効率的に動作しない。
力段回路を設計し直したり修正したりする種々の既知の
手段があり、特に１９８１年９月１６日本願人等により
出願されたイタリヤ特許第２８９８４Ａ／８１号に記述
されている手段は、以下に先行例として引用される。こ
れらの方法は、前、述の目的を十分には満足しておらず
、人力段が非直線的に働いたりその利得が不連続になっ
たりする過渡期を生じさせる不便さがあり、その結果信
号の歪とか出力レベルの減少が発生する。また印加電圧
が２ｖ以下の時は回路は効率的に動作しない。
本発明の目的は、高い入力動特性を持ち、入力信号の全
領域で利得が直線性を有し不連続がなく、非常に簡単な
回路で先行技術で要求されるよりも低い印加電圧で効率
的に動作する無線周波数受信器用入力段を構成するにあ
る。
領域で利得が直線性を有し不連続がなく、非常に簡単な
回路で先行技術で要求されるよりも低い印加電圧で効率
的に動作する無線周波数受信器用入力段を構成するにあ
る。
この目的を達成するために、本発明無線周波数信号受信
器用トランジスタ化された増幅器および混合器入力段は
、′無線周波数信号発生器（ＲＦ）の出力に接続する差
動入力端子と、増幅器の利得を自動的に調整するため、
前記無線周波数信号の平均レベルに依存して変化するす
くなくとも一つの電圧（Ｖｌ、Ｖ２）を発生する受信器
回路（ＡＧＯ）に接続する調整端子とを有する差動増幅
器（ＴＩ−Ｔ４）と１前記差動増幅器（Ｔｚ−１Ｔ４）
の差動出力端子に接続する第１の人力と、発振器＋ＯＳ
）に接続する第２の入力と、これが出力を形成する出力
とを有する混合回路（Ｔ５−Ｔ１１）とを具えた無線周
波数信号受信器用トランジスタ化された増幅器および混
合器入力段において、前記人力段が前記混合器（Ｔ５−
Ｔｌｌ）と前記無線周波数信号発生器（ＲＦ）の出力と
の間に接続する減衰器（Ｔ１２．Ｔ１８．Ｒ７−ＲＩＯ
）を具え、当該減衰器があらかじめ設定された減衰係数
を有することを特徴とするものである。
器用トランジスタ化された増幅器および混合器入力段は
、′無線周波数信号発生器（ＲＦ）の出力に接続する差
動入力端子と、増幅器の利得を自動的に調整するため、
前記無線周波数信号の平均レベルに依存して変化するす
くなくとも一つの電圧（Ｖｌ、Ｖ２）を発生する受信器
回路（ＡＧＯ）に接続する調整端子とを有する差動増幅
器（ＴＩ−Ｔ４）と１前記差動増幅器（Ｔｚ−１Ｔ４）
の差動出力端子に接続する第１の人力と、発振器＋ＯＳ
）に接続する第２の入力と、これが出力を形成する出力
とを有する混合回路（Ｔ５−Ｔ１１）とを具えた無線周
波数信号受信器用トランジスタ化された増幅器および混
合器入力段において、前記人力段が前記混合器（Ｔ５−
Ｔｌｌ）と前記無線周波数信号発生器（ＲＦ）の出力と
の間に接続する減衰器（Ｔ１２．Ｔ１８．Ｒ７−ＲＩＯ
）を具え、当該減衰器があらかじめ設定された減衰係数
を有することを特徴とするものである。
以下図面を参照して一実施態様について本発明の詳細な
説明するが、本発明はこの実施態様に限られるものでは
ない。
説明するが、本発明はこの実施態様に限られるものでは
ない。
複数の図面で同一素子には同一の参照符号を付した。第
１図ではとくに、入力段は“カスコード”形差動増幅器
として知られ、通常の広帯域無線周波数人力段として使
用されている第１の差動増幅器を具えている。それはｎ
ｐｎ ）ランジスタＴＩ。
１図ではとくに、入力段は“カスコード”形差動増幅器
として知られ、通常の広帯域無線周波数人力段として使
用されている第１の差動増幅器を具えている。それはｎ
ｐｎ ）ランジスタＴＩ。
Ｔ２とＴ８．Ｔ４の二つの対を具えている。トランジス
タＴｌ、Ｔ２の第１の対で、それらのエミッタは抵抗Ｒ
１を介して印加電圧の負の端子（接地符号で示されてい
る）に接続し、一方それらのベースは無線周波数信号源
、すなわちアンテナ変圧器（ブロックＲＦの内に巻線で
図示されている）に接続している。ＴＩとＴ２のベース
はまた抵抗Ｒ２を介して常に参照電圧源Ｖｒ １の正の
端子に接続している。Ｔ２のベースはまた入力信号を短
絡するコンデンサＣ１を介して接地されている。
タＴｌ、Ｔ２の第１の対で、それらのエミッタは抵抗Ｒ
１を介して印加電圧の負の端子（接地符号で示されてい
る）に接続し、一方それらのベースは無線周波数信号源
、すなわちアンテナ変圧器（ブロックＲＦの内に巻線で
図示されている）に接続している。ＴＩとＴ２のベース
はまた抵抗Ｒ２を介して常に参照電圧源Ｖｒ １の正の
端子に接続している。Ｔ２のベースはまた入力信号を短
絡するコンデンサＣ１を介して接地されている。
Ｔ１とＴ２のコレクタはそれぞれトランジスタＴ３とＴ
４のエミッタに接続し、Ｔ８とＴ４のベースは順次に参
照電圧源ｖｒ ２の正の端子にともに接続されている。
４のエミッタに接続し、Ｔ８とＴ４のベースは順次に参
照電圧源ｖｒ ２の正の端子にともに接続されている。
第２の差動増幅器は二つのｎｐｎトランジスタＴ５とＴ
６を具え、Ｔ５とＴ６のエミッタは直線化抵抗Ｒ８とＲ
４をそれぞれ介してｎｐｎ ）ランジスタＴ７のコレク
タに接続し、Ｔ ７のエミッタは接地され電流発生源と
して適応されている。Ｔ５とＴ６のベースは、Ｔ８のコ
レクタとＴ４のコレクタそれぞれに接続し、両者とも抵
抗Ｒ５とＲ６それぞれを介して印加電圧源＋ｖＣＣの正
の端子に接続している。補助入力段は二つのｎｐｎ ）
ランジスタＴ１２とＴ１８を具え、Ｔ１２とＴｉ３のベ
ースはＴ８とＴ４のベースと共通に接続し、Ｔ１２とＴ
１．９のコレクタはＴ５どＴ６のコレクタそれぞれに接
続し、Ｔ１２とＴ１８のエミッタはそれぞれ抵抗Ｒ７を
介してＴ１のベースと抵抗Ｒ８を介してＴ２のベースに
接続している。二つのトランジスタＴ１４とＴ１８はベ
ース共通の形態をしているので１以下の電流利得、すな
わち入力信号に対し減衰段を形成している。この減衰人
力段は、−さらに詳細に後述するが、無線周波数入力信
号が低い平均レベルの時は動作せず、反対に入力信号の
平均レベルが高い時は減衰段が導通し、第１と第２の差
動増幅器を具えた増幅入力段を短絡する。
６を具え、Ｔ５とＴ６のエミッタは直線化抵抗Ｒ８とＲ
４をそれぞれ介してｎｐｎ ）ランジスタＴ７のコレク
タに接続し、Ｔ ７のエミッタは接地され電流発生源と
して適応されている。Ｔ５とＴ６のベースは、Ｔ８のコ
レクタとＴ４のコレクタそれぞれに接続し、両者とも抵
抗Ｒ５とＲ６それぞれを介して印加電圧源＋ｖＣＣの正
の端子に接続している。補助入力段は二つのｎｐｎ ）
ランジスタＴ１２とＴ１８を具え、Ｔ１２とＴｉ３のベ
ースはＴ８とＴ４のベースと共通に接続し、Ｔ１２とＴ
１．９のコレクタはＴ５どＴ６のコレクタそれぞれに接
続し、Ｔ１２とＴ１８のエミッタはそれぞれ抵抗Ｒ７を
介してＴ１のベースと抵抗Ｒ８を介してＴ２のベースに
接続している。二つのトランジスタＴ１４とＴ１８はベ
ース共通の形態をしているので１以下の電流利得、すな
わち入力信号に対し減衰段を形成している。この減衰人
力段は、−さらに詳細に後述するが、無線周波数入力信
号が低い平均レベルの時は動作せず、反対に入力信号の
平均レベルが高い時は減衰段が導通し、第１と第２の差
動増幅器を具えた増幅入力段を短絡する。
第１の差動増幅器の入力、すなわちＴ１とＴ２のベース
、および減衰段の入力、すなわちＴ１２とＴ１８のエミ
ッタは、抵抗Ｒ７とＲ８それぞれを介してブロックＡＧ
Ｏで表示される回路の出力に常に接続し、ＡＧＯの第２
出力はＴ７のベースに接続している。ブロックＡＧＣで
表示される回路は、人力無線周波数信号のレベルに依存
する二つの直流電圧ｖ１とｖ２を発生する。この依存性
を表示するものとしてＡＧＯの入力端子は線図でＶ（Ｒ
Ｆ）と表わされている。
、および減衰段の入力、すなわちＴ１２とＴ１８のエミ
ッタは、抵抗Ｒ７とＲ８それぞれを介してブロックＡＧ
Ｏで表示される回路の出力に常に接続し、ＡＧＯの第２
出力はＴ７のベースに接続している。ブロックＡＧＣで
表示される回路は、人力無線周波数信号のレベルに依存
する二つの直流電圧ｖ１とｖ２を発生する。この依存性
を表示するものとしてＡＧＯの入力端子は線図でＶ（Ｒ
Ｆ）と表わされている。
同じｎｐｎ ） ５ ＞ジスタＴ８．Ｔ９とＴＩＯ。
Ｔｌｌの二つの対は、平衡のとれた二重の混合器を形成
するよう相互接続されている。さらに対Ｔ８ 、Ｔ９の
エミッタはＴ５とＴ１２のコレクタに共に接続し、Ｔ
１０ ｔ Ｔ １１のエミッタはＴ６とＴ１８のコレク
タに共に接続μている。混合器の第１人力の二つの端子
は無線周波数信号の平均レベルが低い時、第２の差動増
幅器の入力端子、すなわちトランジスタＴ５とＴ６のベ
ースヲ具え、前記レベルが高い時は前記端子は減衰段の
入力端子、すなわちＴ１２とＴ１８のエミッタからなる
。
するよう相互接続されている。さらに対Ｔ８ 、Ｔ９の
エミッタはＴ５とＴ１２のコレクタに共に接続し、Ｔ
１０ ｔ Ｔ １１のエミッタはＴ６とＴ１８のコレク
タに共に接続μている。混合器の第１人力の二つの端子
は無線周波数信号の平均レベルが低い時、第２の差動増
幅器の入力端子、すなわちトランジスタＴ５とＴ６のベ
ースヲ具え、前記レベルが高い時は前記端子は減衰段の
入力端子、すなわちＴ１２とＴ１８のエミッタからなる
。
Ｔ９と’［’ＩＯのベースは互いに接続し、混合器第１
人力の第１端子を形成し、その第２端子は正の印加電圧
端子＋Ｖｃｃである。
人力の第１端子を形成し、その第２端子は正の印加電圧
端子＋Ｖｃｃである。
混合器の第２人力は、図面でブロックＯ８で表、示され
、ブロックＲＦに同調した信号の周波数に依存して１当
業者によく知られた従って記述されてもいないし線図に
示されてもいない方法で周波数が可変となる発振器に接
続している。
、ブロックＲＦに同調した信号の周波数に依存して１当
業者によく知られた従って記述されてもいないし線図に
示されてもいない方法で周波数が可変となる発振器に接
続している。
Ｔ８のベースとコレクタ、Ｔ１０のコレクタとＴｌｌの
ベースは電圧印加端子＋ｙｃｃに接続し、Ｔ９とＴｌｌ
のコレクタは互いに接続し混合段の出力を形成し、バン
ド・パスフィルタＦＴを介し、図でブロックＩＦで表示
される中間周波数増幅段の入力に接続している。
ベースは電圧印加端子＋ｙｃｃに接続し、Ｔ９とＴｌｌ
のコレクタは互いに接続し混合段の出力を形成し、バン
ド・パスフィルタＦＴを介し、図でブロックＩＦで表示
される中間周波数増幅段の入力に接続している。
前述の混合器回力の動作を次に説明しよう。ブロックＲ
Ｆに同調した無線周波数信号が低い平均レベルの時は、
二つの差動増幅器（Ｔｌ−Ｔ４とＴ５．Ｔ６）を具えた
増幅入力段で増幅されて混合器（１”８−ＴＩＮ ）に
加えられる。混合器では、無線周波数信号は混合器第２
の入力に印加される発振器Ｏ８からの信号と結合され、
従って混合器出力には入力信号の周波数と発振器Ｏ８の
周波数との和および差の周波数信号が現われる。この信
号はフィルタＦＴで適性にフィルタされ、中間周波数増
幅器ＩＦで増幅され、図には図示されてぃないが他の受
信器回路でさらに信号処理される。
Ｆに同調した無線周波数信号が低い平均レベルの時は、
二つの差動増幅器（Ｔｌ−Ｔ４とＴ５．Ｔ６）を具えた
増幅入力段で増幅されて混合器（１”８−ＴＩＮ ）に
加えられる。混合器では、無線周波数信号は混合器第２
の入力に印加される発振器Ｏ８からの信号と結合され、
従って混合器出力には入力信号の周波数と発振器Ｏ８の
周波数との和および差の周波数信号が現われる。この信
号はフィルタＦＴで適性にフィルタされ、中間周波数増
幅器ＩＦで増幅され、図には図示されてぃないが他の受
信器回路でさらに信号処理される。
第１および第２の差動増幅器の利得は、無線周波数入力
信号の平均レベルに依存する振幅を有する二つの直流電
圧ｖ１とｖ２を介して回路ＡＧＯによって自動的に調整
される。電圧Ｖ１は第１の差動増幅器に作用し二つのト
ランジスタＴ１とＴ２のベースのバイアスを修正する０
電圧ｖ２は第２の差動増幅器に作用しトランジスタＴ７
の導通を変化させ、従ってこの回路に印加する電流を変
化させる。
信号の平均レベルに依存する振幅を有する二つの直流電
圧ｖ１とｖ２を介して回路ＡＧＯによって自動的に調整
される。電圧Ｖ１は第１の差動増幅器に作用し二つのト
ランジスタＴ１とＴ２のベースのバイアスを修正する０
電圧ｖ２は第２の差動増幅器に作用しトランジスタＴ７
の導通を変化させ、従ってこの回路に印加する電流を変
化させる。
さらに入力信号の平均レベルが増加すると、電圧ｖ１と
ｖ２とは減少し、容易に麺かるように、二つの差動増幅
器のトランジスタのエミッタ電流は減少して利得が下る
。
ｖ２とは減少し、容易に麺かるように、二つの差動増幅
器のトランジスタのエミッタ電流は減少して利得が下る
。
抵抗Ｒ７とＲ８はある大きさを持っているので、トラン
ジスタＴ１２と’Ｉ’ｌｌは、回路ＡＧＯによって第１
の差動増幅器の入力に印加される電圧が九その増幅器の
直線性応答を保証するに足る十分な大きさを有する限り
は非導通である。入力信号レベルが大きくなってＡＧＯ
を介した電圧ｖ１に減少が発生すると、トランジスタＴ
１２とＴ１８はｊｌ、通し、カスケードに接続した第１
および第２の差動増幅器によって形成される回路の入力
と出力を短絡する。短絡効果は信号レベルとともに増加
しカスケードの二つの差動増幅器の利得はその増幅器が
完全に非能動になるまで減少し、入力信号はトランジス
タＴ１２とＴＩ、ｌのみを介して混合回路に送られる。
ジスタＴ１２と’Ｉ’ｌｌは、回路ＡＧＯによって第１
の差動増幅器の入力に印加される電圧が九その増幅器の
直線性応答を保証するに足る十分な大きさを有する限り
は非導通である。入力信号レベルが大きくなってＡＧＯ
を介した電圧ｖ１に減少が発生すると、トランジスタＴ
１２とＴ１８はｊｌ、通し、カスケードに接続した第１
および第２の差動増幅器によって形成される回路の入力
と出力を短絡する。短絡効果は信号レベルとともに増加
しカスケードの二つの差動増幅器の利得はその増幅器が
完全に非能動になるまで減少し、入力信号はトランジス
タＴ１２とＴＩ、ｌのみを介して混合回路に送られる。
すなわちトランジスタＴ１２とＴ１８は入力信号に対し
減衰段として働き、非常に高い入力レベルでも歪なく動
作する。実際信号レベルはバイアス条件によって１さら
に参照電圧Ｖｒ １およびＶｒ’２−によってより制限
される。
減衰段として働き、非常に高い入力レベルでも歪なく動
作する。実際信号レベルはバイアス条件によって１さら
に参照電圧Ｖｒ １およびＶｒ’２−によってより制限
される。
しかしながら上述の解決法が適用され、信号レベルが一
方の人力段を非能動化し、他方の入力段を能動化するよ
う変化すると、装置は非直線形になり信号を歪ませてし
まう。また利得に不連続性が生じ、出力信号レベルを低
めてしまう。こういった不都合は、理論的には二つの入
力段のスイッチオフスイッチオンを支配する法則を限定
するパラメータを精確に調整することによって避けるこ
とができるが、■産にある集積回路の素子のベラ、メー
タのばらつきは、上述の不都合をさけられないものどじ
、精確な設計も役立たないものとしてしまう。
方の人力段を非能動化し、他方の入力段を能動化するよ
う変化すると、装置は非直線形になり信号を歪ませてし
まう。また利得に不連続性が生じ、出力信号レベルを低
めてしまう。こういった不都合は、理論的には二つの入
力段のスイッチオフスイッチオンを支配する法則を限定
するパラメータを精確に調整することによって避けるこ
とができるが、■産にある集積回路の素子のベラ、メー
タのばらつきは、上述の不都合をさけられないものどじ
、精確な設計も役立たないものとしてしまう。
入力信号レベルの変化に応じて、ある信号通路または他
の信号通路に特権を与える第１図に示されたごとき回路
の動作は、はんのわずかの素子を付加したのみで本発明
による大きな改善が連成される。第２図で示されるごと
くその素子は二つの抵抗Ｒ９とＲＩＯおよび参照電圧源
ｖｒ８である。
の信号通路に特権を与える第１図に示されたごとき回路
の動作は、はんのわずかの素子を付加したのみで本発明
による大きな改善が連成される。第２図で示されるごと
くその素子は二つの抵抗Ｒ９とＲＩＯおよび参照電圧源
ｖｒ８である。
第２図に示される回路形態では、減衰入力段の二つのト
ランジスタＴ１２．Ｔ１８は抵抗Ｒ９とＲＩＯそれぞれ
を介して接地されるエミッタと１参照印加電圧ｖｒ３の
正の端子にともに接続するペースとを有している。参照
電圧ｖｒ３の値と抵抗Ｒ９とＲＩＯの大きさは、トラン
ジスタＴ１２とＴ１８のベース−エミッタ接合が一様に
バイアスされるよう（ｐｌａｎｅ−ｐｏｌａｒｉｚａｄ
）に選択され、それでこれらトランジスタは常時スイ
ッチオンされ従ってＡ級で動作する。それ故この減衰段
はあらかじめ設定可能な一定の減衰係数を有している。
ランジスタＴ１２．Ｔ１８は抵抗Ｒ９とＲＩＯそれぞれ
を介して接地されるエミッタと１参照印加電圧ｖｒ３の
正の端子にともに接続するペースとを有している。参照
電圧ｖｒ３の値と抵抗Ｒ９とＲＩＯの大きさは、トラン
ジスタＴ１２とＴ１８のベース−エミッタ接合が一様に
バイアスされるよう（ｐｌａｎｅ−ｐｏｌａｒｉｚａｄ
）に選択され、それでこれらトランジスタは常時スイ
ッチオンされ従ってＡ級で動作する。それ故この減衰段
はあらかじめ設定可能な一定の減衰係数を有している。
・平均人力信号レベルがまだかなり低い時は、信号はカ
スケードに接続された二つの差動増幅器よりなる高利得
入力段より増幅され、一方補助入力段はほんのわずかの
信号を減衰しその効果はほとんど無視できる。
スケードに接続された二つの差動増幅器よりなる高利得
入力段より増幅され、一方補助入力段はほんのわずかの
信号を減衰しその効果はほとんど無視できる。
入力信号の平均レベルが増大すると、回路ＡＧＯが電圧
ｖ１とｖ２を減少させ、結果として増幅入力段の利得を
非常に高い入力信号で増幅器を非能動化させるまで減少
させる。それで入力信号は減衰段のみを介して混合回路
に送りこまれ、信号は非常に高いレベル−でも歪が生じ
ない（勿論バイアス条件と適合する限度内で）。前述の
ように人力段は常にスイッチオンされあらかじめ設定さ
れた減衰条件で動作しているので、増幅段が打ち切られ
減衰段のみが残留する局面でも利得の非直線性も不連続
も示さない。これは減衰器がスイッチオンまたはオフさ
れる過渡期における信号中の歪発生や出力レベルの減少
をさけている。
ｖ１とｖ２を減少させ、結果として増幅入力段の利得を
非常に高い入力信号で増幅器を非能動化させるまで減少
させる。それで入力信号は減衰段のみを介して混合回路
に送りこまれ、信号は非常に高いレベル−でも歪が生じ
ない（勿論バイアス条件と適合する限度内で）。前述の
ように人力段は常にスイッチオンされあらかじめ設定さ
れた減衰条件で動作しているので、増幅段が打ち切られ
減衰段のみが残留する局面でも利得の非直線性も不連続
も示さない。これは減衰器がスイッチオンまたはオフさ
れる過渡期における信号中の歪発生や出力レベルの減少
をさけている。
第２図に示される本発明による回路は、また特に第１図
の回路動作に必要とするよりも低い印加・電圧で動作す
るという有利さがある。第１図および第２図に示される
回路で印加電圧を決める要素について次に検討してみる
。
の回路動作に必要とするよりも低い印加・電圧で動作す
るという有利さがある。第１図および第２図に示される
回路で印加電圧を決める要素について次に検討してみる
。
ブロックＡＧＯで発生する直流電圧Ｖｌは設計の段階で
選択され、それで人力信号レベルが増大すると、電圧ｖ
１は第１の差動段の最大利得に対応するほぼ２ ＶＢＥ
の最大値からこの段の非能動化に対応するほぼＩ ＶＢ
Ｅの最小値まで変化する。第１図の回路形態での抵抗Ｒ
７とＲ８は、人力信号レベルが十分高くなるまでトラン
ジスタＴ１ｇとＴ１８を非能動に保つ大きさである。ト
ランジスタＴ１２とＴｌｌが導通すると、二つの抵抗Ｒ
７とＲ８のそれぞれに約Ｉ ＶＢＥの電圧降下が生ずる
よう設計されている。
選択され、それで人力信号レベルが増大すると、電圧ｖ
１は第１の差動段の最大利得に対応するほぼ２ ＶＢＥ
の最大値からこの段の非能動化に対応するほぼＩ ＶＢ
Ｅの最小値まで変化する。第１図の回路形態での抵抗Ｒ
７とＲ８は、人力信号レベルが十分高くなるまでトラン
ジスタＴ１ｇとＴ１８を非能動に保つ大きさである。ト
ランジスタＴ１２とＴｌｌが導通すると、二つの抵抗Ｒ
７とＲ８のそれぞれに約Ｉ ＶＢＥの電圧降下が生ずる
よう設計されている。
結果的に参照印加′ｎＬ圧Ｖｒ ２はトランジスタＴ１
２とＴ１８が導通にある時、はぼ８ ＶＢＥの電圧を提
供せねばならない。印加電産は、それ故この電圧源Ｖｒ
２と印加電源を含む第１図の回路の種種の素子で生ず
る電圧降下を補償するため、この参照電圧ｖｒ ２より
も十分高くなければならない。
２とＴ１８が導通にある時、はぼ８ ＶＢＥの電圧を提
供せねばならない。印加電産は、それ故この電圧源Ｖｒ
２と印加電源を含む第１図の回路の種種の素子で生ず
る電圧降下を補償するため、この参照電圧ｖｒ ２より
も十分高くなければならない。
・回路素子の抵抗とトランジスタが適正な大きさで、ト
ランジスタが休止で動作点が必要上飽和領域近くの能動
領域の限界にあるときは、印加電圧はほぼ２ｖ以内でよ
いが、受信器回路が適正に動作しているときはこの値以
下になってはいけない。
ランジスタが休止で動作点が必要上飽和領域近くの能動
領域の限界にあるときは、印加電圧はほぼ２ｖ以内でよ
いが、受信器回路が適正に動作しているときはこの値以
下になってはいけない。
他方、第２図における回路形態の本発明の原理により、
抵抗Ｒ９とＲＩＯがトランジスタＴ１２とＴ１８の動作
に適合した大きさであれば、参照電圧ｉ１Ｑ ｖｒ８に
とって、対応するトランジスタのベース・エミッタ接合
での電圧降下と接地した抵抗での電圧降下の和に等しい
ほぼ２ ＶＢＥの電圧を減衰段の各分岐に印加すること
のみが必要となる。
抵抗Ｒ９とＲＩＯがトランジスタＴ１２とＴ１８の動作
に適合した大きさであれば、参照電圧ｉ１Ｑ ｖｒ８に
とって、対応するトランジスタのベース・エミッタ接合
での電圧降下と接地した抵抗での電圧降下の和に等しい
ほぼ２ ＶＢＥの電圧を減衰段の各分岐に印加すること
のみが必要となる。
同様に、トランジスタＴ１とＴ２が休止状態で動作点を
飽和領域ぢかくの能動領域に持っていくと、第１の差動
段は参照電源Ｖｒ ２がほぼ２ ＶＢＥの電圧を印加す
れば導通する。従って抵抗Ｒ５とＲ６が適当な大きさで
、トランジスタＴ３とＴ４が飽和６ｆｆＭちかくの能動
領域の限界で動作していれば、第２図の糸は約１．５ｖ
の印加電圧で効率よく動作し、すなわちこの値は第１図
の回路におけるより、小さい。
飽和領域ぢかくの能動領域に持っていくと、第１の差動
段は参照電源Ｖｒ ２がほぼ２ ＶＢＥの電圧を印加す
れば導通する。従って抵抗Ｒ５とＲ６が適当な大きさで
、トランジスタＴ３とＴ４が飽和６ｆｆＭちかくの能動
領域の限界で動作していれば、第２図の糸は約１．５ｖ
の印加電圧で効率よく動作し、すなわちこの値は第１図
の回路におけるより、小さい。
本発明の池の実施態様では単一の減衰分岐が対称構造の
減衰段の代りに使用され得る。かがる実施態様は、勿論
素子の数を減する必要があり、ゎずかＳ ／ ＩＪ比の
劣化が許容される時使用することができる。
減衰段の代りに使用され得る。かがる実施態様は、勿論
素子の数を減する必要があり、ゎずかＳ ／ ＩＪ比の
劣化が許容される時使用することができる。
勿論多くの変形と修正が本発ＩσＩの実施態様として発
明の本質をはなれることなく可能である。例えばｎｐｎ
）ランジスタはｐｎｐ トランジスタで置換可能であ
り、バイポーラトランジスタとして示ｃｒれ記述されて
きた一個または複数個のトランジスタは電界効果トラン
ジスタで置換することができる０
明の本質をはなれることなく可能である。例えばｎｐｎ
）ランジスタはｐｎｐ トランジスタで置換可能であ
り、バイポーラトランジスタとして示ｃｒれ記述されて
きた一個または複数個のトランジスタは電界効果トラン
ジスタで置換することができる０
第１図は先願の特許明細書に示され記述された増幅器お
よび混合器入力段の簡略化した回路線図を示し、 第２図は本発明による第１図を修正した入力段の回路線
図を示す。 ＦＩＧ、１ ＦＩＧ、２
よび混合器入力段の簡略化した回路線図を示し、 第２図は本発明による第１図を修正した入力段の回路線
図を示す。 ＦＩＧ、１ ＦＩＧ、２
Claims (1)
- 【特許請求の範囲】 Ｌ 無線周波数信号発生器（ＲＦ）の出力に接続する差
動入力端子と、増幅器の利得を自動的に調整するため、
前記無線周波数信号の平均レベルに依存して変化するす
くなくとも一つの電圧＋Ｖ１．Ｖ２）を発生する受信器
回路（ＡＧＣ）−に接続する調整端子とを有する差動増
幅器（ＴＩ−Ｔ４）と、前記差動増幅器（ＴＩ−Ｔ４）
の差動出力端子に接続する第１の入力と、発振器（Ｏ８
）に接続する第２の入力と、これが出力を形成する出力
とを有する混合回路（Ｔ５−ＴＩＮ）とを具えた無ｌ１
ｉＩｉ！周波数信号受信機用トテンジスタ化された増幅
器および混合器入力段において、前記入力段が前記混合
器（Ｔ５−’Ｉ’ｌｌ）と前記無線周波数信号発生器［
ＲＦ）の用カとの間に接続する減衰器（Ｔ１２．Ｔ１３
、Ｒ７−Ｒ１０）を具え、当該減衰器があらかじめ設
定された減衰係数を有することを特徴とする無線周波数
信号受信機用トランジスタ化された増幅器および混合器
入力段。 区 前記無線周波数信号発生器の出力が直流短絡回路で
あり、そのなかで前記利得調整端子が前記差動増幅器（
Ｔｌ−Ｔ４）の−入力端子と一致し前記混合器（Ｉ’５
−Ｔｌ１）が差動入力段（ＴＧ−Ｔ７ ）を具えている
特許請求の範囲第１項に記載の入力段において、前記減
衰器（Ｔ１２．ＴＩ’ｌ、Ｒ７−ＲＩＯ）がすくなくと
も１個のトランジスタ（Ｔ１２゜Ｔ１３）を具え、当１
俄トランジスタのエミッタが抵抗（Ｒ７，Ｒ８）を介し
て前記無線周波数信号発生器の出力に接続し、コレクタ
が前記混合器（Ｔ５−Ｔ７）の前記差動入力段の出力端
子に接続し、前記トランジスタ（Ｔｌｇ 、’ｌ’１３
）がそのエミッタ・ベース接合を一様にバイアスするよ
う適用された回路手段に接続していることを特徴とする
特許請求の範囲第１項に記載の無線周波数信号受信機用
トランジスタ化された増幅器および混合器入力段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8323043A IT1212776B (it) | 1983-09-29 | 1983-09-29 | Stadio d'ingresso amplificatore e miscelatore a transistori per un radioricevitore. |
| IT23043A/83 | 1983-09-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60102028A true JPS60102028A (ja) | 1985-06-06 |
Family
ID=11203200
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198761A Pending JPS60102028A (ja) | 1983-09-29 | 1984-09-25 | 無線周波数信号受信器用トランジスタ化された増幅器および混合器入力段 |
| JP1992037431U Expired - Lifetime JPH0718180Y2 (ja) | 1983-09-29 | 1992-06-03 | 無線周波受信機用トランジスタ化増幅兼混合入力段 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992037431U Expired - Lifetime JPH0718180Y2 (ja) | 1983-09-29 | 1992-06-03 | 無線周波受信機用トランジスタ化増幅兼混合入力段 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4704738A (ja) |
| JP (2) | JPS60102028A (ja) |
| DE (1) | DE3435728C2 (ja) |
| FR (1) | FR2552956B1 (ja) |
| GB (1) | GB2149600B (ja) |
| IT (1) | IT1212776B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6218809A (ja) * | 1985-07-18 | 1987-01-27 | Toshiba Corp | チユ−ナａｇｃ回路 |
| EP0462782B1 (en) * | 1990-06-16 | 1995-03-01 | Nec Corporation | Receiver for a cellular mobile radio communication system |
| JP2884869B2 (ja) * | 1991-12-12 | 1999-04-19 | 日本電気株式会社 | 周波数ミキサ回路 |
| US5625307A (en) * | 1992-03-03 | 1997-04-29 | Anadigics, Inc. | Low cost monolithic gallium arsenide upconverter chip |
| US5465415A (en) * | 1992-08-06 | 1995-11-07 | National Semiconductor Corporation | Even order term mixer |
| US5396192A (en) * | 1993-12-29 | 1995-03-07 | At&T Corp. | Radio frequency amplifier |
| JPH08307181A (ja) * | 1995-05-09 | 1996-11-22 | Sony Corp | レベル制御回路 |
| US5570056A (en) * | 1995-06-07 | 1996-10-29 | Pacific Communication Sciences, Inc. | Bipolar analog multipliers for low voltage applications |
| US5650743A (en) * | 1995-12-12 | 1997-07-22 | National Semiconductor Corporation | Common mode controlled signal multiplier |
| GB2321148B (en) * | 1997-01-11 | 2000-10-25 | Plessey Semiconductors Ltd | Double balanced mixer |
| US5933771A (en) * | 1997-06-20 | 1999-08-03 | Nortel Networks Corporation | Low voltage gain controlled mixer |
| US6073002A (en) * | 1998-05-04 | 2000-06-06 | Motorola | Mixer circuit and communication device using the same |
| JP2000174576A (ja) * | 1998-12-08 | 2000-06-23 | Fujitsu Ltd | 可変利得増幅器 |
| US6230001B1 (en) * | 1999-05-27 | 2001-05-08 | Rockwell Collins, Inc. | Active commutated double balanced mixer |
| GB2351404B (en) | 1999-06-24 | 2003-11-12 | Nokia Mobile Phones Ltd | A transmitter and a modulator therefor |
| US6259323B1 (en) | 1999-12-17 | 2001-07-10 | Nokia Mobile Phones Ltd. | Gain control for low noise amplifier |
| GB2358532A (en) * | 2000-01-22 | 2001-07-25 | Mitel Semiconductor Ltd | AC voltage amplifier using current mode stages |
| US6725030B2 (en) * | 2000-12-28 | 2004-04-20 | Koninklijke Philips Electronics N.V. | CMOS radio frequency amplifier with inverter driver |
| US6865382B2 (en) * | 2002-01-07 | 2005-03-08 | Broadcom Corp. | Mixer having low noise, controllable gain, and/or low supply voltage operation |
| US7565128B2 (en) * | 2003-09-23 | 2009-07-21 | Nxp B.V. | High performance low noise amplifier |
| KR100574470B1 (ko) * | 2004-06-21 | 2006-04-27 | 삼성전자주식회사 | 전류증폭결합기를 포함하는 선형 혼합기회로 |
| KR100783492B1 (ko) * | 2004-07-31 | 2007-12-11 | 인티그런트 테크놀로지즈(주) | 차동증폭회로 및 이를 포함한 믹서회로 |
| US20100127735A1 (en) * | 2006-10-31 | 2010-05-27 | Wen Hu Zhao | Mixer circuit and mixer circuit arrangement |
| CN103607177B (zh) * | 2013-12-05 | 2016-04-20 | 中国电子科技集团公司第三十八研究所 | 一种解决芯片批次间增益不一致性的电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5879342A (ja) * | 1981-09-16 | 1983-05-13 | エス・ジ−・エス−アテス・コンポネンチ・エレツトロニシ・ソシエタ・ペル・アチオニ | 無線周波受信機用トランジスタ化増幅兼混合入力段 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3431506A (en) * | 1965-06-23 | 1969-03-04 | Us Army | Electronically variable radio frequency attenuator |
| US4301455A (en) * | 1979-10-17 | 1981-11-17 | United States Of America | Groundspeed measurement system |
-
1983
- 1983-09-29 IT IT8323043A patent/IT1212776B/it active
-
1984
- 1984-09-25 JP JP59198761A patent/JPS60102028A/ja active Pending
- 1984-09-25 FR FR8414667A patent/FR2552956B1/fr not_active Expired
- 1984-09-28 DE DE3435728A patent/DE3435728C2/de not_active Expired - Fee Related
- 1984-09-28 GB GB08424549A patent/GB2149600B/en not_active Expired
- 1984-10-01 US US06/657,572 patent/US4704738A/en not_active Expired - Lifetime
-
1992
- 1992-06-03 JP JP1992037431U patent/JPH0718180Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5879342A (ja) * | 1981-09-16 | 1983-05-13 | エス・ジ−・エス−アテス・コンポネンチ・エレツトロニシ・ソシエタ・ペル・アチオニ | 無線周波受信機用トランジスタ化増幅兼混合入力段 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4704738A (en) | 1987-11-03 |
| FR2552956B1 (fr) | 1988-03-25 |
| GB8424549D0 (en) | 1984-11-07 |
| IT8323043A0 (it) | 1983-09-29 |
| DE3435728A1 (de) | 1985-04-11 |
| GB2149600A (en) | 1985-06-12 |
| FR2552956A1 (fr) | 1985-04-05 |
| GB2149600B (en) | 1986-11-05 |
| JPH0648222U (ja) | 1994-06-28 |
| JPH0718180Y2 (ja) | 1995-04-26 |
| DE3435728C2 (de) | 1995-04-13 |
| IT1212776B (it) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60102028A (ja) | 無線周波数信号受信器用トランジスタ化された増幅器および混合器入力段 | |
| US4480337A (en) | Transistor mixer and amplifier input stage | |
| US4267518A (en) | Gain controllable amplifier stage | |
| US4039981A (en) | Variable impedance circuit | |
| US4388540A (en) | Controllable multiplier circuit with expanded gain control range | |
| US3891937A (en) | Circuit arrangement for electronic gain/control, in particular electronic volume control circuit | |
| US4344043A (en) | Variable load impedance gain-controlled amplifier | |
| US3731215A (en) | Amplifier of controllable gain | |
| US4864248A (en) | Amplifier arrangement with controllable gain | |
| US4410859A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| US4994756A (en) | Circuit arrangement for amplifying a television signal | |
| JPS5844803A (ja) | １１／２ポ−ルオ−デイオ電力増幅器 | |
| JPH0141045B2 (ja) | ||
| US4345214A (en) | Variable emitter degeneration gain-controlled amplifier | |
| CA1210089A (en) | Current source circuit arrangement | |
| US3651420A (en) | Variable gain direct coupled amplifier | |
| US3414830A (en) | Electrical amplifier | |
| JPH0326565B2 (ja) | ||
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JP3127572B2 (ja) | ドライブ回路 | |
| JPS5930330B2 (ja) | 自動利得制御回路 | |
| JPS6117167B2 (ja) | ||
| JPH0332097Y2 (ja) | ||
| US3148338A (en) | Gain control system for commoncollector transistor stage | |
| JPH06152478A (ja) | 共通自動利得制御回路 |