JPS60100190A - Television screen display unit - Google Patents
Television screen display unitInfo
- Publication number
- JPS60100190A JPS60100190A JP59214779A JP21477984A JPS60100190A JP S60100190 A JPS60100190 A JP S60100190A JP 59214779 A JP59214779 A JP 59214779A JP 21477984 A JP21477984 A JP 21477984A JP S60100190 A JPS60100190 A JP S60100190A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- memory
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[産業上の利用分野」
本発明はテレビジョン受像機等の映像画面に関数軌跡、
座標軸、文字、記号等を人生4−るノニめの表示装置に
関するムのである。[Detailed Description of the Invention] [Industrial Field of Application] The present invention provides a method for displaying function trajectories,
This is about a display device that displays coordinate axes, characters, symbols, etc. in real life.
[従来技術]
種々の関数計算の過程において、所定の関1ik U)
軌跡を表示することは、極めて白III jiごと“ζ
C,;C6このような関数軌跡やグラフは、たとんばマ
イクロコンピュータとテレビノヨン受象機とのmみ合せ
によって、表示されるが、従来は同・画面1−には同一
色(白土だ(J黒)の軌跡しか表示i−ることかてきず
、複数の関数軌跡を識別4〜ることか困難であっノこ〇
[発明の目的1
本発明は、種々の関数軌跡を安価な装置と簡単な操作て
大小4′ろノーめになされたらのでテレヒジジン受像機
等の映像画面に関数軌跡を複数種の色彩て表示てきろケ
レヒノヨン表ンド装置を提供上ることを1己1的と4′
るムのである。[Prior art] In the process of various function calculations, a predetermined function 1ikU)
Displaying the trajectory is extremely white III ji “ζ
C, ;C6 Such function trajectories and graphs are displayed by a combination of a Tomba microcomputer and a TV Noyon receiver, but conventionally the same color (white clay) was displayed on the screen 1-. It is difficult to identify multiple function trajectories.Objective of the Invention 1 The present invention is to display various function trajectories using an inexpensive device. If you can easily operate the function locus in multiple colors on the video screen of a TV receiver, etc., we will provide you with a display device that can be used for both large and small scales.
It's from Lum.
[発明のfiXシ成1
本発明はテレビジョン受像機に接続4−ることにより、
該テレビジョン受像機のIILIi 1lll 11に
情報を表示する装置で、テレヒノヨノ画面は多数の画素
にで1戊り、1画素jrhに邑を−ノ+lるノーめの1
画素をnヒツト(n!J複数て整数)構成したしのであ
って、画面」−1に表、J(されろ情報のブし!フラノ
、命令を貯えろプロタフムメモリ(Ilolvl)と、
上記プ[7タラノー・メモリのプUグラノ\命令を解読
し実行4−るための手段と、
該手段の制御のらとにテレヒンヨン画面上に表示するデ
ータを貯えろ111S記ビット数11と同1−nil・
’−1のランダムアクセスメモリ(1工人M)と、]j
4記各1N A Mの出力から所定の色コ 1・を抜き
出し、この色コ−1・から色信号を(′1り出4−八め
υ)手段と、
前記l(ΔMの出力から輝度信号を?jIるための手段
と、
バースト信号および水〜IZ・垂直同期信ぢを得ろため
の手段と、
前記色信号、輝度信号、バースト(91号および水平・
垂直同期信号を混合して合成映像(1,チとし゛ご得る
手段と、
この合成映像信号を高周波変!J^14−ろ罫段とを具
備して成ることを特徴とづ゛る。[fiX configuration of the invention 1] The present invention provides the following features:
This is a device that displays information on the IILIi 1llll 11 of the television receiver, and the TV screen has a large number of pixels.
I configured n pixels (n!J is an integer), and there is a table on the screen ``1'', and a table ``J'' (Browse the information! Furano, store the instructions in the protaph memory (Ilolvl),
A means for decoding and executing the command in the program memory, and storing data to be displayed on the telephony screen in addition to the control of the means. 1-nil・
'-1 random access memory (1 worker M) and ]j
4. Extract a predetermined color code 1 from the output of each 1N AM, and extract a color signal from this color code 1 by ('1 extraction 4 - 8 m) means, and calculate the luminance from the output of the l(ΔM). Means for obtaining the burst signal and water to IZ/vertical synchronization signal; Means for obtaining the color signal, luminance signal, burst signal (No. 91 and horizontal/vertical synchronization signal);
The present invention is characterized by comprising a means for mixing a vertical synchronizing signal to obtain a composite video signal (1), and a filter stage for converting the composite video signal into a high frequency signal.
[実施例] 以下にこの発明の一実施例を図面ととムに説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.
第1図と第2図において+ +、、1本発明の関数・1
ilh跡等の信号を送出出来るようになした電j′I基
ト1−1幹機(以下計算機という。)で、この関数1す
L跡等の信シ)は信号変換器2に加えられ、こご′ζ所
定形式の合成映像搬送波に変換され、この合成映像搬送
波か家庭用の一1゛レビジョン受像(幾3のJ′)丁す
接続端rに印加されて、所定の関数・+vi跡か映像画
面イー1−に映出さA]ろ。In Figures 1 and 2, + +, 1 Function of the present invention 1
In the electric base 1-1 main machine (hereinafter referred to as a computer) which is capable of sending out signals such as ilh traces, this function 1 (signals such as ilh traces) is added to signal converter 2. , here'ζ is converted into a synthesized image carrier wave of a predetermined format, and this synthesized image carrier wave is applied to the connection terminal r of a home-use 11゛revision receiver (J' of 3), and a predetermined function +vi is applied. A trace will appear on the video screen E1-.
計x′?、+a +の操作画には、第3図に小4′よう
に、1aには関数軌跡N・の大小を指示4ろ複数のキー
、1)M、1ンX、IンY、S’l’、1.(ack、
l01SIN。Total x'? , +a On the + operation screen, as shown in Fig. 3, 4' indicates the magnitude of the function locus N. 4 and multiple keys, 1) M, 1-X, I-Y, S'l', 1. (ack,
l01SIN.
L F活を0111えごいる。」、記の3キーの機能に
ついては後述4ろ、なお第3図にて明らかなように操作
用ギ−としては、公知の電r!:ξ1−1計’n、1m
と同様な機能をしり各種の=1’ −Iff、即し、関
数選択キーlb、;°ノコl−lc、ブし1タソノ、キ
1(1を6ii1え一ζいろ。LF life is 0111 selfish. The functions of the three keys will be described later in Section 4, but as is clear from FIG. :ξ1-1 total'n, 1m
It has the same function as various =1'-Iff, i.e., function selection key lb,;
本発明において1lll算機1から送出される関数軌跡
等の映像情報により第4図に小4”よりに関数軌跡Cや
座標軸X、Yかテレビジョン受像機3の映像画面4に表
示されろか、ごの関数軌跡や座標軸は適自大きさて輝く
画素1’の連続線により形成されろ。1りの画素1)は
第5図に小4−.1:うに映像画面4を行列状ニ(21
vN I)x(2N + I)flにI(M。In the present invention, the function locus C and the coordinate axes X and Y are displayed on the video screen 4 of the television receiver 3 using the video information such as the function locus sent from the computer 1 as shown in FIG. The function locus and coordinate axes of the image are formed by a continuous line of shining pixels 1' of an appropriate size.One pixel 1) is shown in Figure 5.
vN I) x (2N + I)fl to I(M.
Nは適宜な整数)に区分した人きさて表わさイする。N is an appropriate integer).
また、画1fii J二の各画素の列(水)(・)方向
の座標位(−11は、たとえば画面の左端から数んた画
素ムター(二〕、わされ、行(垂直)方向の座標位置(
J)ことえば両面のJJ:iliから数えた画素数て表
わされる。1.1τ11桟1から送出される映像情報は
、列方向の叶佳:″′位置を小4゛信舅1と行方向の1
東標位置を小4’ f、:!j、1と、各信号1.Jの
タイミングを示ず信号1?とに’; シ;+ 。In addition, the coordinate position of each pixel in the screen 1fii J2 in the column (water) (・) direction (-11 is, for example, the coordinate position of the several pixels from the left edge of the screen (2), the coordinate position in the row (vertical) direction) position(
J) In other words, it is expressed as the number of pixels counted from JJ:ili on both sides. 1.1 The video information sent from the 1τ11 crosspiece 1 is located at the position of 4" in the column direction and 1 in the row direction.
The east marker position is 4' f, :! j, 1, and each signal 1. Signal 1 without showing the timing of J? Toni';shi;+.
、1のデータで表わされる座標の画素か輝くか否かを’
I”、’“0”で表わした信号!〕とにJ−〇構成され
る。なおこの実施例ては信号1.、IfJそれぞれi」
、列の位置を表イつず5ヒツトの2進化10IIL:+
−1・信号である。, determine whether the pixel at the coordinates represented by the data 1 shines or not.'
I", 'signal represented by "0"!]".
, show the position of the column. Binary evolution of 5 hits 10 IIL: +
-1・It is a signal.
前記映像画面4に、文字、記号等を大小4”ろ場合には
、本実施例では第6図に71り4′よ〕に、前記した画
素の3×5個(3列5 ij)の11月蔦ン1IJJ域
l・〕1に表示し、該領域Iε1にそれぞ41列4;よ
ひ行に画、÷13個分の余白部分Sを形成している。、
4tJわ1)前記映像画面4は、6×8個(6列8
tj)の画、F:41i′l位領域1・〕、としζ、1
1×m個の中位領域■ε、を(i’していろ。(第7I
ズ1参照)
映像画面4に、1ノ(」ろ単位領域I!、、の位置IJ
: l1ij記したと同様に、映(象情1’lj I
、 、1 、 Il、I)により決定さAする。前記し
た動作モー トキーin、 l aのうち、1(ack
ギ−1LF=1−、h;よびSl)キ の押圧操作にJ
、り該!11位領域1・:1の11″I置の移動を指令
4る信号か31多月幾1から出力されるよっにな−1て
おり、本実施例においては、I(ack ;l’ 、I
、FキーおよびSPキ に、1、り指定さイ1ノーji
i位領域1・:lの映像画面4に対4′る(1γ置をカ
ーソルとfj+、し、よ〕こ前記した各種情1すを選択
4′ろたy)θ弁1’ −1i11 l b、 I c
の操作に、1す、計算機1から呼び出された文字、記号
等、例えば数字、四則演豹把号等の映像情報をキー情報
と称4ろ、1
次に電子車−1:41’19機1を第8図に乙と一ノい
てさらに訂述4゛ろ。If characters, symbols, etc. are to be displayed on the video screen 4 in a size of 4", in this embodiment, 3 x 5 pixels (3 rows 5 ij) of the above-mentioned pixels are placed at 71-4' in FIG. It is displayed in the November vine 1 IJJ area l.]1, and in the area Iε1, 41 columns and 4 horizontal lines are drawn, and a margin S of ÷13 is formed.
4tJ1) The video screen 4 has 6 x 8 pieces (6 rows and 8
tj) image, F: 41i'l area 1.], and ζ, 1
Do (i') 1×m intermediate regions ■ε. (7th I
(See image 1) On the video screen 4, the position IJ of the unit area I!
: As written in l1ij, the image (image 1'lj I
, ,1, Il,I) is determined by A. Among the operation mode keys in and la mentioned above, 1 (ack
1LF=1-, h; and SL) J for pressing operation
, Rika! The signal commanding the movement of the 11th place area 1.:1 to the 11'' I position is output from the 31 Tatsuki Iku1, and in this example, I(ack;l', I
, F key and SP key are specified as 1 and 1.
4' to the video screen 4 of the i-position area 1. b, Ic
For the operation of 1, the video information such as characters, symbols, etc. called from the computer 1, such as numbers, four arithmetic symbols, etc., is called key information. 1 in Figure 8 with Otsu and Ichi and further revise 4.
第8区1こむいて、K LJはギ ユニットて、KUM
は前記しノこ動作モ トキ−11$ 1 aのロノタ式
ギニに−ノト、K U Iは、前記した関数選択キー1
t’FIb、数字および記号キー1!i I C1お、
j−びブしツタラムキーj!$ 1 +1の復帰式キー
ユニットでと)ろ、。8th Ward 1 Komuite, K LJ is Gi Unit, KUM
is the above-mentioned saw operation motor key 11$1a, and KUI is the above-mentioned function selection key 1.
t'FIb, number and symbol key 1! i I C1 Oh,
j-bibushi tutaram key j! With the return type key unit of $ 1 +1).
先4゛軌跡等の表引を指示ずろ動作モ 1・=1= l
ff1aについて第3図を参1iji して説明4ろと
I) Mキーは映像画面4」二に関数軌跡、座標軸、文
字、記号等の表示を指示する軌跡等表示用ギ でδる3
゜r’xギ−およびPYギ−(J、映像画IfIf/1
ニ設ノトケるXおよびY軸座標のそれぞれの111位尺
度/\X。Instructing to look up the next 4゛ locus, etc. 1・=1=l
Regarding ff1a, please refer to Figure 3 and explain 4 and I).
゜r'xgi- and PYgi-(J, video image IfIf/1
111 scale of each of the X and Y axis coordinates /\X.
△yを指令゛4′るらのである。△y is commanded ゛4'.
例えば、順次PXキハ数値ギ−131,1〕Yキー、数
1めキー寸3」を抑圧操作4′るごとに、]、す、11
′!位…△Xを3、単位量△yを3として指定4“ろ3
゜+3ackギ−は、前記した中位領域ト:1の表7ド
li’7置を示すカーソルの1同左への移動を指令し、
S1ンキーはカーソルの1同右への移動を指令し、1゜
Fギ−はカーソルの1行政行を指令し、110キは単位
領域I・〕、の映像消去、4−なわlC空白金指小4′
るムのである。For example, every time the PX Kiha value key - 131, 1] Y key, number 1 key size 3 is suppressed 4',], Su, 11
′! Place...Specify △X as 3 and unit quantity △y as 3 4"ro 3
゜+3ack gear commands to move the cursor indicating the position of table 7 doli'7 in the above-mentioned intermediate area t:1 to the left,
The S1 key commands the cursor to move one step to the right, the 1°F key commands the cursor to move one line, the 110 key erases the image of the unit area I. 4′
It's from Lum.
STはスタート用のギ−である。ST is a starting gear.
再び第8図においてKCはキーユーノトK [Jに対応
したキー解読器で、復帰式キーユニットKU1に対応し
たキー解読器K CI 、および[7ソク式ギーユニッ
トK[JMに対応し)こK U Mを(j″づ゛る3゜
ItLIはブロクラムメモリて、例えば、IjOM(リ
−1・・オンリー・メモリ)からなる。MLJはメモリ
ユニットで、例えばllΔM(ランダム・アクセス・メ
モリ)からなり、複数個のメモリ部I。Again in FIG. 8, KC is a key decoder corresponding to the key unit K [J], a key decoder K CI corresponding to the return type key unit KU1, and a key decoder K CI corresponding to the return type key unit KU1, and a key decoder corresponding to the key unit K [JM]. ItLI is a block memory, for example, consisting of IjOM (Li-1...only memory). MLJ is a memory unit, consisting of llΔM (random access memory), for example. , a plurality of memory units I.
、1.x、y、△X、△y2Δ、M、9M、、P(ン。, 1. x, y, △X, △y2Δ, M, 9M,, P(n.
およびレノスタ部W、Zを(1′ケる。FAは加誠算4
4−ろ演′S月Ill路で♂うろ。、、ICは比較判別
回路、八〇Gはア;1−コノ、レ タ、ΔCGはア:l
’−+−ムレ−タΔCCの人力制御回路である。And renostar part W, Z (1'). FA is addition
4-Roen'S Moon Ill Road ♂ Wandering. ,,IC is a comparison/discrimination circuit, 80G is A;1-Kono, letter, ΔCG is A:l
'-+-Muleta ΔCC human control circuit.
MΔS(」アドレス決定回路、MΔ1えはアトレスレノ
スタ、M D C:はアトレスデコ タでJうり、MS
は人出力制御回路で、人力制御回路MSIおよヒ111
力制御回路M S Oヲf−i”4’ ロ。ごtL等M
AS、MΔ1え、IVI I) c tJ、 iii+
記メモリユニットMLJに対して作動4゛ろムの一ζあ
る。MΔS(' address determination circuit, MΔ1 is Atres Renostar, MDC: is Atres decoder, MS
is the human power control circuit, and the human power control circuit MSI and H111
Force control circuit M S
AS, MΔ1e, IVI I) c tJ, iii+
For the memory unit MLJ, there is one working 4-ROM.
ItΔSfJアドレス決定回路、It A Rはアトレ
スレノスタ、Ill、1 C+Jアドレスデコーダ、お
よび11UGは命令選択回路である。こA1″5・1工
ΔS、11Δ■え、It I) CおよびIt U G
は前記プ(Jタソノ、メモリ■えUに対して作動4−る
ムのである、。ItΔSfJ address determination circuit, It AR is an address reno star, Ill, 1 C+J address decoder, and 11UG is an instruction selection circuit. This A1″5・1 workΔS, 11Δ■E, It I) C and It U G
is the operating mode for the memory.
1Mはブログラノ・メモ1月tUからの命令の解読器で
ある。1M is a decoder of instructions from Brograno Memo January tU.
F[Jは第1出カバソフアレジスタ、l? tl Cf
J第1出力バッファレノスタFUの人力制御回路で♂う
り、その第1出カバツフアレンスタF 11か前記した
信号1t、l)を出力する第1出力端子1tT 5 (
’l)谷端子と接続されている。F [J is the first output cover register, l? tl Cf
The first output terminal 1tT 5 (
'l) Connected to the valley terminal.
WUは第2出力バノフアレノスタで、この第2出力バノ
フアレンスタWUに対して人力制御回路WI01ノフト
制御回路5LlWか作動し、W OfJその第2出力バ
ツフアレジスタWIJの出力制御回路で、映像情報信+
H,,+を出力4“ろ第2山力端子11■6に接続され
でいる。WU is the second output banoff buffer register WU, and the human control circuit WI01 and the noft control circuit 5LlW operate for the second output banoff buffer register WU, and the output control circuit of the second output buffer register WIJ operates the video information signal +
The outputs H, , + are connected to the second output terminal 11 and 6.
つぎに、関数軌跡をテレヒジニIン・ブ像(&3の映像
画面4に表示4−ろノーめに、RIp: I幾1の第1
お、1、び第2出力端子1115および6に前記しノー
信シ」1工。Next, the function locus is displayed on the video screen 4 of the TV image (&3).
1 and 2 output terminals 1115 and 6.
■〕」九)こびI、、Jを出力4゛る動作を、動f′1
フ(J チト−トを示4′第11図および計算機1を示
す第8図に乙とついて、説明4′る。■〕9) Output 4゛ of dwarfs I, , J, and move f'1
Figure 11 shows the computer 1 and Figure 8 shows the computer 1.
第11図において、S1スアソブでは、関数軌跡の映像
情報である信号1 、.1 、 I+、、 Dを得るた
め1こ(ま、−)き゛の、j;うに、計工′−(幾1の
;1=−ユニー・ソト1(LJによるキ 操作をおこな
う。In FIG. 11, in the S1 subsub, signals 1, . 1, I+,, To obtain D, perform the key operation of 1 ko(ma, -), j; uni, keiko'-(multiple 1; 1=-uni soto 1 (LJ).
14′、l’Xキーを押1」、シ、リリいて、+iFj
記栄位量△Xに相当4゛る数値キーを押圧4′る。りき
に、1’Yキーを押11シ、前記単位h1△yに相当4
る数値キ を押11′、・1′ろ3.そして、I) h
lIギ−を押圧しノー後に、関数選択=l” IIT、
Ibのうらからa1111関数キー択し、表引しようと
4−ろ関数「(×)に対4゛るプロゲラミンクをおこな
う。たとえば、関数r(x)か e”s目1xであると
きには、第2図に示したギ−1iNb、Icおよび1d
のうし、順次、tvlR,eXIVI−17MR1s+
n X MItt =のギ−を押圧4る。14', l'Press the
Press the numeric key 4' corresponding to the recorded value △X. Next, press the 1'Y key to select 11, which corresponds to the unit h1△y.
Press the numeric keys 11', 1' and 3. and I) h
After pressing lI key and NO, function selection=l"IIT,
Select the a1111 function key from the back of Ib, and perform progeramink for the 4-ro function "(x)" to look up the table.For example, when the function r(x) is the The gears shown in the figure 1iNb, Ic and 1d
Noushi, sequentially, tvlR, eXIVI-17MR1s+
Press the gear of n x MItt = 4.
このようなキー抑圧操作により、旧算機1にお1ノる関
vj、(!X−8111xノブ[Jグラミニ/9を完了
’4”、、l。By such a key suppression operation, one entry to the old computer 1 is performed.
第8図において、よ4〜、l)xキーを押圧4”ると、
この状態をメモリュニッl−MU内の1ビットメモリて
記憶しておく。つぎに、数値ギ−を押j上し/jとき、
比較判別回路JCにおいて、ごの押11.操作を検知ケ
るとともに数値データは+li位i、、it、 /′X
Xであると判断し、この単位量△Xの敗(%Itデ タ
をメモリュニソl□MU内のメモリ部△Xに記憶4゛る
。4−なイつち、 順次、KL) l−KCl −ンΔ
CC−1△ CC→MSI→tvlUと動作4゛る。In Figure 8, press the x key 4" to
This state is stored in a 1-bit memory in the memory unit MU. Next, when pressing the numerical value j up/j,
In the comparison/discrimination circuit JC, press 11. As soon as the operation is detected, the numerical data is +li, i,, it, /'X
It is determined that X, and the loss of this unit quantity △X (%It data is stored in the memory section △X in the memory unit MU. −nΔ
CC-1△ There are 4 operations: CC → MSI → tvlU.
つぎに、PYキ を押圧4−ると、前記PXギ−の押I
J、払傅を記憶4〜るメモリをセラl−1,、新たにI
)Yギ−を押11シたごとを記憶する。つぎに数値キー
の抑圧操作を、1)1f記したように、比較判別回路J
Cに4;いて検知し、数値データは単位量△yであると
判断し、ごの単位量△yの数値データをメモリユニット
MjJ内のメモリ;ηく△yに記憶する。つぎに、前記
し/= J、つに、I)Mキーの押圧操作後、関vir
h)を指定・1へくギ−ffllb、IcおよびIdl
’Tから適宜選択してキー押圧操作すると、その抑圧操
作しノーキに対応する指令コ−1・信号か順次、メモリ
ュエノ1−MU内のメモリ部Δに記憶されろ。このよう
に、PMギキーよる関数を指定する指令の解除は、メモ
リユニット内U内に設けた、PMギ−の抑圧状態を記憶
するメモリ (フリップフロップ回路等である)によっ
ておこなう。このメモリを、つぎのステップS2のS′
Fキーの抑圧操作によりリセットさ且ておこなう。Next, when the PY key is pressed 4-, the PX key is pressed
J, memorize the memory 4 ~ cellar l-1,, new I
)Press Y key to memorize the 11th action. Next, the suppression operation of the numeric key is performed by the comparison discrimination circuit J as described in 1) 1f.
C is detected, the numerical data is determined to be a unit quantity Δy, and the numerical data of each unit quantity Δy is stored in the memory;η×Δy in the memory unit MjJ. Next, after pressing the above /= J, Tsuni, I) M key,
h) Specify 1 to ffllb, Ic and Idl
When you select an appropriate key from 'T' and press a key, the command code 1/signal corresponding to the suppression operation is sequentially stored in the memory section Δ in the memory 1-MU. In this way, the command specifying the function based on the PM key is canceled by the memory (such as a flip-flop circuit) provided in the memory unit U and storing the suppressed state of the PM key. This memory is transferred to S' in the next step S2.
Reset by pressing the F key.
なお、前記した単位量△X、ΔYのみを変更して、同一
の関数軌跡を表示したいときには、S′vキーを押圧操
作する前に、再度、+iij記した操作と間柱なキー操
作で、!1′L位量△X、△yを設定4−4cばよい。If you want to display the same function locus by changing only the unit quantities △X and ∆Y mentioned above, before pressing the S'v key, repeat the operation marked +iii and the key operation again. It is sufficient to set the 1'L position amounts △X and △y to 4-4c.
また、表示を希望する関数軌跡の関数[(X)を指定4
−ろ指令を解除4′るには、前記したメモリユニットM
U内のメモリをリセット4−ればよいか、このメモリの
りセットは、PM子キー抑圧操作後のキーユニット1り
(Jのうちのいづれかのキー押圧操作jこよりおこなう
ようにしてらよい。Also, specify the function [(X) of the function locus you wish to display 4
- To cancel the 4' command, use the memory unit M described above.
It is sufficient to reset the memory in U, or this memory setting can be performed by pressing any key of key unit 1 (J) after the PM child key suppression operation.
S2ステツプでは、Slステップにおけるプログラミン
グの指令操作後に、S′rギ−を抑圧操作4′ろことに
より、つぎのステップS3に進む。In step S2, after the programming command operation in step S1, the S'r gear is suppressed by operation 4', and the process proceeds to step S3.
S3ステツプては、メモリ部Iの値をOにし、かつ関数
f(x)の変数Xを設定する。ケなわ13.1=0、お
よびx=−N・△Xの処理をセる。これは、メモリユニ
ット内のメモリ部1に0を記10させ、かつメモリ部X
に−N・△Xを記憶さUる。In step S3, the value of the memory section I is set to O, and the variable X of the function f(x) is set. Keyword 13.1=0 and x=-N·ΔX processing. This causes 0 to be written in memory section 1 in the memory unit, and memory section X
-N・△X is memorized.
なお、値Nは、前記し映像画面4の列方向にJj(Jる
中央列の番号に相当する。Note that the value N corresponds to the number of the center column of the video screen 4, which is Jj (J) in the column direction.
S4ステツプでは、メモリ部■の11.!(と数値21
刈との比較判別をおこなう。いま、メモリ部1の値は0
であると4−ると、この判別結果はYESとなり、つき
゛のステップS5に進む。In step S4, 11. ! (and the number 21
Comparison and discrimination with mowing. Now, the value of memory part 1 is 0
If 4-, the result of this determination is YES, and the process proceeds to step S5.
S5ステツプでは、関数f(X)の演算を実行4−る。In step S5, the calculation of the function f(X) is executed.
これは、まず、プログラムメモ1月?l]からの命令に
よりメモリュニツI−M U内のメモリ部Xの内容を、
第1メモリ部M1に移4−o4°なわら、第8図におい
て、順次MU →MS、、−1”Δ−ΔCG→ΔCC→
MS→MUと動作ケる。その後、メモリュニッl−MU
のメモリ部Δに記憶している前記関数[(X)の変数X
に対する演算を実行4′る。これは、第8図において、
アキコムレ タΔCGに、ギ−M n 、に対応したフ
ード信号を人力して、プログラムメモ1月lU内のRO
Mのアトレスヲ指定し、そのIt OMから、メモリ部
M1の内容をメモリュニノl−M U内のレジスタ部W
に呼ひ出せという指令を呼び出4°0この指令により、
メモリ部M1?こ記憶していたx14−なわし−N・△
Xがレジスタ部Wに人力さイする。ごのj;うにして、
PCをカウノトアソブさUることによりC8の演工′−
をおこなう。この演り:&’+果をM −1−yキーに
にり指定されたメモリ部M2に一時記憶4−る。つぎに
、eXの演τ9と同様に、5inxの演算を実行し、こ
の演算結果を1亥レノスタr’ql W iご人力4〜
る。このよき、乗1′−記号Xのキー指令より、eXの
演エン結果と5inxの演算結果との乗算か指令さイ1
、この乗り結果か1懐レノスク;It wにめられる。First of all, is this the program memo for January? The contents of the memory section X in the memory unit I-M U are
While moving to the first memory part M1 4-o4°, in FIG. 8, sequentially MU → MS, -1"Δ-ΔCG → ΔCC→
It works from MS to MU. After that, memory unit l-MU
The variable X of the function [(X) stored in the memory unit Δ
4'. This is shown in Figure 8.
The RO in the program memo January 1U is manually inputted to the Akicomreta ΔCG with the food signal corresponding to G-Mn.
Specify the address of M, and from that It OM, transfer the contents of the memory section M1 to the register section W in the memory node l-M U.
Call the command to call 4°0 With this command,
Memory part M1? I remembered this x14-Nawashi-N・△
X manually enters the register section W. Go no j;
C8 operation by autoassociating the PC'-
will be carried out. This performance: &'+ result is temporarily stored in the memory section M2 specified by pressing the M-1-y key. Next, in the same way as eX's operation
Ru. From this key command of the multiplier 1'-symbol
As a result of this ride, I won a prize.
その後、該レジスタ部Wの内容をメモリ1tl(yに関
&’l l+’i yとして記憶4°る。このような順
序て関数(+lj yをめる動作を実?jした後に、メ
モリュニッl−M LJ内のメモリ部11に0を記憶4
−ろ。このようにして、映像画面4の第1列画素+r#
(2M++個である)のうち、関数値yに相当する画素
の決定、ずなわら、行位置の決定のために、次のステッ
プS6に進む。After that, the contents of the register W are stored in the memory 1tl(y) as &'l l+'i y.After executing the operation of adding the function (+lj y) in this order, -M Store 0 in memory section 11 in LJ 4
-Ro. In this way, the first column pixel +r# of the video screen 4
The process proceeds to the next step S6 to determine the pixel corresponding to the function value y among the 2M++ pixels, and also to determine the row position.
S6ステノプでは、メモリュニッI−M U 内のメモ
リ部yに記憶した関数値yの(−11と、M・△y f
+’iとの比較判別をおこなう。これは、S5ステツプ
でめた関数値yに11当する映像画面4上の?)゛位置
が映像画面4の」−側或いは]・側にはみ出した(−1
であるか否かを判別する処理である。J:4゛、プログ
ラムメモリRUのROMからの命令に、にす、メモリュ
ニッl−M LJ内のレジスタ部Wに値Mを記憶する。In the S6 stenope, the function value y stored in the memory section y in the memory unit I-M U is (-11 and M・△y f
+'i is compared and determined. Is this the value on the video screen 4 that corresponds to 11 for the function value y determined in step S5? )゛The position protrudes to the ``- side or ]- side of the video screen 4 (-1
This is a process of determining whether or not. J:4', In accordance with the instruction from the ROM of the program memory RU, the value M is stored in the register section W in the memory unit l-M LJ.
この値Mは、前記したように、映像画面4の行方向にお
ける画素数2M+1の半値である、2これは、第8図に
おいて、順次RUG−1vlsI ・MUと動作する。As described above, this value M is half the value of the number of pixels 2M+1 in the row direction of the video screen 4. In FIG. 8, this value M operates sequentially as RUG-1vlsI.MU.
つづいて、メモリ部△)・の内容をレノスタ部Z+、:
移す。これは、第8図において、MU→MSO−4AC
G−チ△CC・N・I S I yMllと動作する。Next, the contents of the memory section △) are transferred to the renostar section Z+:
Move. This is shown in Figure 8 from MU to MSO-4AC.
It operates as G-chi ΔCC・N・I S I y Mll.
そして、メモリユニットMLI内のレジスタ部Wの内容
と、レジスタ部Zの内容との乗N>結果をレジスタ部W
に得る。つぎに、メモリコニニットMU内のメモリ部y
の内容をレジスタ部Zに仔してから、演茎′2回路FA
においてW−乙の減算をおこなう1.この演見1におい
て、差値が負になれば、;1−ヤリ−(lパルス信号で
ある)か演算回路FAから出力されろ、1ごのとき、比
較判別回路ICはキャリーを検知4゛る。このことは、
レジスタ部Zの内容がレジスタ部Wの内容より人である
。4なわし、1j1j記した゛1′4j別処理において
、関数値yかM・△y値より大てあろと判別さイまたご
とてΔ5ろ。この判別において、関数値yがM・△y値
より人、4−なわし映像両面・1にお(jる関数値yに
相当4”ろ行位置か該当しないならば、Sllステップ
に進む。Then, the contents of the register W in the memory unit MLI are multiplied by the contents of the register Z. The result is multiplied by the contents of the register W
get to. Next, the memory section y in the memory unit MU
After storing the contents in the register Z,
Subtract W-B in 1. In this performance 1, if the difference value becomes negative, the arithmetic circuit FA outputs a 1-Yari (which is an l pulse signal). Ru. This means that
The contents of the register section Z are more accurate than the contents of the register section W. 4. In the 1'4j separate processing described in 1j1j, determine whether the function value y is greater than the M.Δy value. In this determination, if the function value y does not correspond to the 4'' row position corresponding to the function value y than the M.DELTA.y value, the process proceeds to the Sll step.
逆に、関数値)・かM・△yより小さく、当該関数値か
映像画面4内て表示ti1能てあろならば、S6スアノ
ブご比較判別回路、I C: iJ、 Y E Sと1
′41別ケる。On the other hand, if the function value is smaller than M.
'41 Betsukeru.
いよ、S [iスフノブの判別結果かY E Sとして
、っぎのスフ−7ブs7に進む。Okay, S [i Step Nob's determination result is YES. As S, proceed to Step 7 s7.
S7ステソブーごは、メモリ部、1の値と2M+1(r
olとの比較判別を」jこなう。オなわし、映像画面4
に、しく〕ろ関数値yに相当上る(」位置か、最下行(
第2M1r)より1側のtiにあるかと゛)かを判別4
−る。メモリ部Jの値か2 M −1−”I (g7″
、I鍔)人であると〆〆
きには、S6ステノブにおりるNO判別と同(、I/に
、S11スデツプに進む。いま、S7ステノブの判別結
果かYESであるとして、すぎのS8スアノプに進む。For the S7 Stesobo, the memory part has the value 1 and 2M+1(r
Do a comparative judgment with ol. Oh wait, video screen 4
, the function value y is equivalent to the value y ( ) or the bottom line (
Determine whether it is on the 1 side ti from the 2nd M1r) or ゛) 4
-ru. The value of memory section J is 2 M -1-"I (g7"
, I Tsuba) At the end, the same as the NO judgment in S6 Stenob (, I/), proceed to step S11. Now, assuming that the judgment result of S7 Stenob is YES, the next S8 Proceed to Suanop.
S8ステツプでは、前記したS6ステツプにお(Jる比
較判別と同様に、関数値yとrシイ・△y (%’i
、!:の比較判別をおこなう。この判別結!IシかNO
とム゛る、ずなわら、関数値yがM・△y値より人とな
るまで、S7ないしS9ステツプの処理を繰り返えず。In step S8, in the above-mentioned step S6 (similar to the comparison judgment in J), the function value y and r
,! : Compare and judge. This judgment result! I or NO
However, the process of steps S7 to S9 cannot be repeated until the function value y becomes more human than the M.Δy value.
S9ステツプでは、前記単位量/\yを累積加p紺る処
理、ケなイっち、y十△yと、累積加g月!!I数を計
数4−る処理、ケなわら、1+1とをおニな一]3゜こ
れは、メモリユニットMLJ内のメモリ部)の内容をレ
ジスタ部W(、:移し、かつメモリ部△yの内容をレジ
スタ部Zに移し、演p回路t’ Aに」、いて両レジス
タ部Wおよび乙の内容の加算をおごjJい、この演n結
果を+liびメモリ部yに記憶4゛る。そしてプログラ
ムメモリIj LJからの命令によりアギ−1ムレータ
ΔCGに1を人力4〜るとと乙に、メモリュニッl−M
LJ内のメモリ部、Jの内容を演算回路FAに入力し
、その演算回路FAにおいてメモリ部、1の数値に1を
加算4“ろ演y;1処理をおこない、この多古果を、I
I■ひ、メモリニI−ニットtvl U IJ−1のメ
モリ1゛ηilに記憶4ろ、。In step S9, the unit amount /\y is cumulatively added to p, and the cumulative addition is g month! ! The process of counting the number I, in addition to 1 + 1] 3゜This is the process of moving the contents of the register W (,: memory section in the memory unit MLJ) and storing the contents of the memory section △y Transfer the contents of the register part Z to the register part Z, add the contents of both the register parts W and B to the operation circuit t' A, and store the result of this operation in the memory part Y. Then, according to a command from the program memory Ij LJ, 1 is manually applied to the Aggie-1 muller ΔCG, and the memory L-M is
The contents of the memory section J in LJ are input to the arithmetic circuit FA, and in the arithmetic circuit FA, the memory section adds 1 to the value of 1 and performs the process 4" RO y; 1, and this Tako fruit is
I■Hi, Memory Ni I-knit tvl U Memory 4 in the memory 1゛ηil of IJ-1.
このように、S7.S8およびS))ステップの処理は
、S8スアノブにわ(jろ比較判別イ、−果かNOとな
るよて繰り返えA−04−なわし、映像画面4の行方向
にわ(jろ関数11“1yU−)i−“1置、4なわL
′1行数を決定ケろための処理てある。S8ステツプに
お(」ろ判54旧l+1果かNOとな−7たときに次の
SIOステップに進む。In this way, S7. Steps S8 and S)) are repeated in the row direction of the video screen 4. Function 11 "1yU-)i-"1 position, 4 ropes L
'There is a process to determine the number of lines per line. When the result of S8 step is 54 old l + 1 or NO - 7, proceed to the next SIO step.
SIOステップにおいては、前記したS9ステツプにお
いて計数したメモリ部、Jの値から1を減した数値を、
映像画面4にお+Jる関数値yの行位置として決定・1
゛ろ処理をおこなう。、そして、前記したS4ステツプ
におけるメモリ部1の値(いま、Oである)と、ごのS
I Oステ、・ブにおいて決定したメモリ部、jの値
とか、そイ′15れ、1つの変数Xに対応した映像画面
一1−の列位置および関数「(×)の行位置を示4“5
ヒツトのB CI)コ−1・を式で映像情報1.Jとし
て出力端子群6に出力されろ。In the SIO step, the value obtained by subtracting 1 from the value of the memory section J counted in the above-mentioned S9 step is
Determined as the line position of the function value y on the video screen 4 ・1
Perform processing. , and the value of memory section 1 (currently O) in the S4 step described above and each S
The memory section determined in Step 1, the value of j, etc., and the column position of the video screen corresponding to one variable X and the row position of the function ``(x)''. “5
Image information 1. It should be output as J to output terminal group 6.
このときプログラムメモリItUからの命令に6七つい
てアギコムレータ八〇 Gにデータを人力(7、すぎに
、該アギ0.ムレータΔOCのデ タを第1出力バソフ
アレノスタI”Uに人力さイアろ3.eシて、l1Fj
記第1出力Qニア8子11Y5に信シシ■〕わよひ(1
’+ ’、; R4:lf力する。d〜なわし、セット
Dおよびセット11の処理をおこなう。At this time, in response to the command from the program memory ItU, the data of the Agicomulator 80G is transferred manually (7, and the data of the Agicomulator ΔOC is transferred manually to the first output bus arenostar I"U. e, l1Fj
1st output Q Nia 8 child 11 Y5 message ■] Wayohi (1
'+',; R4: lf force. d~ Do the process of set D and set 11.
なお、前記し)こS6またはS7スアノブにJ’;+す
る判別結果がNoである場合には、Ij1j記しへセッ
トD、セッl−1’jの処理をおこなうことなく、!号
Ifステップに進む。In addition, if the judgment result of adding J'; Proceed to No. If step.
Sllステップでは、メモリ部Iの値に1を加算し、か
つメモリ部Xの値に単j;1量△×を加算4゛る。これ
は、前記した。にうに、メモリュー ノドMU内のメモ
リ部Iの内容に1を加すし、かりメモリ部Xの内容にメ
モリ部へXの内容を加多′−4ろ演算処理を演算回路F
Aにおいておこない、3イ]畠の演算結果を、それぞれ
、メモリ部■およびXに記憶4−る処理−ごある。In the Sll step, 1 is added to the value in the memory section I, and an amount Δx of 1 is added to the value in the memory section X, i.e., 4'. This was mentioned above. Next, 1 is added to the contents of memory section I in memory node MU, and the contents of X are added to the contents of memory section X to the memory section.
Processing is performed in A, and the results of 3) Hatake's calculations are stored in memory sections 2 and 4, respectively.
以1−に説明しノーように、S4ステツプからSllス
テップよての処理を繰り返え4−ごとにより、映像画面
4にお1ノる関数1’(X) (いま、eXsinxで
ある)の列、1)よび行位置か、第0列(最左諦1)か
ら第2N列(最右端)にイ゛)たって、順次、決定され
る。As explained in 1- below, repeat the process from S4 step to Sll step. The column, 1) and row positions are sequentially determined from the 0th column (leftmost column 1) to the 2Nth column (rightmost column).
その後、S4スフ−ツブに」ノいて、判別結果力NOと
な−たとき、4″なわし、映像画面4の最右端(第2N
列)に幻4”ろ関数・1ilh跡の映像情報19.■お
よびI)、Ijをそれぞれ出力端1’ l+T (:お
にび5に出力4ろ処理を完了したとき、関L(軌跡の映
像情報の送出処理か終f−d°る。After that, when the judgment result was NO, the rightmost edge of the video screen 4 (the 2nd N
19.■ and I), Ij are respectively output to the output end 1'l+T (: Onibi 5). The video information transmission process ends.
−Llぎに、X1jよひy座標軸の映像情報を計r、+
: +a1の出力端j’ Ii’1.5お、1び6に出
力4゛る動作を、動作〕1ノーチト1・を示づ′第12
図、および前記計n1illを小4第8図に乙とついて
説明4′ろ。この映像情報にらと一ノいて、テレビジョ
ン受像機3の映像画面に表小さAまた映像を第13図に
・ド4゛。−Ll, calculate the image information of the y coordinate axis of X1j, +
: Output terminal j'Ii'1.5 of +a1, output 4' to 1 and 6.
Figure 4, and the above-mentioned total n1ill are explained in 4th grade Figure 8. After seeing this video information, the video is displayed on the video screen of the television receiver 3 as shown in Figure 13.
ま4−1S1ステツプで(J1メモリ部Iの値を0にす
る。これは、第8図において、前r+u P Mギ−を
押圧したとき、この抑圧操作をキー解1;タコ器K C
Mで検知し、プログラムメモ1月tU内の所定のアドレ
スを指定して、メモリユニットMtl内のメモリ部Iに
0を記憶Uよという命令を該ブ[1タソムメモリIjU
から出力4−るらのて、順次、It LJ G ・MS
I→MUと動作4−る。In Step 4-1S1 (set the value of the J1 memory section I to 0), this means that when the previous r+u P M key is pressed in FIG.
Detected by M, designates a predetermined address in the program memo 1 month tU, and sends a command to store 0 in the memory section I in the memory unit Mtl to the block [1 data memory IjU.
From output 4-Ruranote, sequentially, It LJ G ・MS
I → MU and operation 4-ru.
S2ステツプでは、情報1の値を2 N (1’lとの
比較判別を45こなう。この2N値は、映像画面・1の
水平方向にお1Jる最右端の列番号に相当4−るらので
ある。この判別処理は、第8図において、比較判別回路
、I Cにおいて判別処理し、いよメモリ部IがOであ
るから、この判別結果+」v +・: Sてtリリ、つ
ぎのステップS3に進む。In step S2, the value of information 1 is compared with 2N (1'l) for 45 times. This 2N value corresponds to the rightmost column number in the horizontal direction of the video screen 1. In FIG. 8, this discrimination processing is carried out in the comparison discrimination circuit, IC, and since the memory part I is O, this discrimination result +'v+.: Stetlili, Proceed to the next step S3.
S3ステツプでは、まず、メモ1月′Aニ、1の(11
1をMにする。これは、前記したS1ステツプと間柱に
処理する。これは、例えば、メモ1月:++ + 、1
ハl fJ’ 、1に所望値を設定したのら、これ等第
2出力ハノフ/レノスタWLJに人力4゛る。この場合
、メモリ:a: +から入力される内容をIヒツト・1
′つ比+21’ll別回路、J Cて判1折し、0てあ
れば第2出カバソフアレジスタWUに人力制御回路WI
CによりOを人力し、1てあれは該第2出力バノフアレ
ノスタWUに該人力制御回路W I CによりIを人力
する。これは、ブ〔lクラムメモ1月tUからの命令に
より人力制御回路WI Cに、第2出力ハノフアレノス
タWUにデータを人力[よと指令しておごなうらので、
このとき、データかIかOか(Jその命令の一部に内織
し、ている1ヒツトを活用【j−ろ。i′ム゛わ1′)
、Iえ【JG→W10−・1勺【Jと動イ′I4−ろ。In the S3 step, first, note
Set 1 to M. This is done on the S1 step and studs mentioned above. This is, for example, memo January: ++ +, 1
After setting the desired value to 1, the second output Hanoff/Renosta WLJ requires 4 human power. In this case, the content input from memory: a: + is
'Ratio + 21'll Separate circuit, JC and fold 1, if it is 0, connect the human control circuit WI to the second output cover software register WU.
O is manually input by C, and I is input manually by the human control circuit W I C to the second output banoff arenostar WU. This is due to the command from the block memo January tU to the human control circuit WIC, and the data to the second output Hanofarenosta WU.
At this time, whether it is data, I or O (J is included in a part of the instruction and utilizes the 1 hit that is included in it [j-ro.i'muwa1')
, Ie [JG→W10-・1勺[J and movement I'I4-ro.
ごのj、うに、1ヒツトの第2出力バノフアレジスタW
l+にデータ(1または0)を人力4”るf7jに、ノ
ット制御回路5llWにより第2出力ハソフアレノスタ
W[Jの内容をノットさ且て、直列的に、メモリ部1と
同し内容のデータを第2出力バノフ/レノスタWUに入
力”4ろ。つついて、111i記したメモリ部1に対4
゛る処理と同様にして、メモリ部、Jと同し内容のデー
タを第2出力ハノフアレノスタWUに人力l−る。この
ように、第2出カバソフアレジスタWLJにメモリ部l
および、1のデータを人力した後に、出力制御回路WO
を作動さ[て、メモ1月4≦11.1のデータ、すなわ
ち、映像画面」−のX軸のデータとしでの映像情報■お
j;びy軸のデータとしての映像情報、■がそれぞれ5
ヒツトのB CI)二+−,1・j[3式で、出力端子
群6に出力される。また、このとき、プログラムメモ1
月jLJからの命令により、アキクツ、レータ八CCに
データを入力し、その後、アギ。Gonoj, uni, 1 hit 2nd output banofa register W
The knot control circuit 5llW knots the contents of the second output isoarenostar W[J, and serially inputs data (1 or 0) to f7j, which has the same contents as the memory section 1. Input "4" to the second output Banoff/Renostar WU. Then, for memory part 1 written in 111i, pair 4
In the same manner as above, data having the same contents as those in the memory section J is manually transferred to the second output Hanofarenostar WU. In this way, the memory section l is stored in the second output soft register WLJ.
After manually inputting the data of 1, the output control circuit WO
The data of 4≦11.1, that is, the video information on the X-axis of the video screen and the video information as the data on the Y-axis, respectively. 5
BCI)2+-,1・j [3 equations, output to output terminal group 6. Also, at this time, program memo 1
According to the command from TsukijLJ, Akikutsu inputs data into the 8CC of the Rater, and then Agi.
ムレータΔCCのデータを第1 出)Jハノファレノス
タFtJに入力さU、■〕および1え信I」−を出力端
1′11イ5に出力4−る。ずなわち、1)1j記しノ
ー、セット1)、セットRの処理をおこなう。つづいて
、メモリ部Iの内容に1を加算4゛る。これはアキコノ
、レ タΔCCに1を入力し、その後、メモリユニット
MU内のメモリ部1を指定し、そして、1jlj 1′
−回路FAにおいて該メモリ部1の内容とアキコノ、レ
タΔCCの内容、4′なわし、1とを加算演r;+:
L、この演算結果を、Illび、該アキコムレ タ△
にCに人力してから、メモリュニッl−M tl内のメ
そり、8:Iに入力し、すなわち、I+1の処理をおご
ム゛−)。The data of the muller ΔCC are inputted to the first output terminal 1'11 and FtJ, and the data is outputted to the output terminal 1'11'5. That is, 1) 1j notation No, set 1) and set R are processed. Next, 1 is added to the contents of memory section I by 4. This inputs 1 to Akikono, letter ΔCC, then specifies memory section 1 in memory unit MU, and then 1jlj 1'
- In the circuit FA, add the contents of the memory section 1, the contents of the letter ΔCC, 4', and 1; +:
L, the result of this calculation is
After manually inputting the data to C, input it to the memory 8:I in the memory unit l-Mtl, that is, assume the processing of I+1.
このように、S2およびS3ステツプの処理(」、第1
3図の映像画面4の第0列、第M行の位置(イに示4°
)、4−なわし、位置(0,M)に7・j4゛る映像情
報1..1.およびI)、ljを出力端子群6および5
に出力4−ろ処理である。このように、S2およびS3
スアノブの繰り返し処理により、順次、映像画1ji
70)位置(0、M)、 (1、M)、 (21M)。In this way, the processing of steps S2 and S3 ('', the first
The position of the 0th column and Mth row of the video screen 4 in Figure 3 (4 degrees shown in A)
), 4-line, video information at position (0,M) 7・j4゛1. .. 1. and I), lj to output terminal groups 6 and 5
This is the output 4-filter processing. In this way, S2 and S3
Through the repeated processing of Suanob, the video images 1ji
70) Positions (0, M), (1, M), (21M).
・・(2N、M)に対4−る映像情報1. 、J、 I
)、 Iえか出力されろ。これ活の映像情報1..1.
I)、 Itに、j、り第13図に小4′X+lll
の軌跡に幻4′ろムの°ζある。S3スフ−ノブにおい
て、メモリ部Iの値が2N11にム′っkとき、S2ス
テツプにお(jる判別I:!l果はNoとなり、つぎの
84ステツプに進む。... 4- video information for (2N, M) 1. ,J,I
), it should be output. Video information of this activity 1. .. 1.
I), It, j, ri Fig. 13, small 4'X+llll
There is a phantom 4′rom °ζ in the trajectory of . In the S3 quick knob, when the value in the memory section I reaches 2N11, the result is No in step S2, and the process proceeds to the next 84 steps.
S4スアソブでは、メモリ部Iの値をNに、メモリ部、
Iの(1111をOにし7て、次の85ステツプに進む
。S5およびS(jステップは、I)1j記したS2お
よびS3ステツプと同様にして、実行されるもの−ζあ
る。S [iステップの1回の実行により、映像画面1
1の第N列、第0行の(1>:置、4′なわし、位置(
N、0)に対4′る映像情報1.、Jわ、にびl)、I
jをそれぞれ出力端+’ I!T、 fiおよび5に出
力4′る処理−ζある。In the S4 software, the value of the memory section I is set to N, and the memory section,
I's (1111 is set to O7) and the process proceeds to the next step 85. S5 and S (j steps are I) 1j There are steps - ζ which are executed in the same way as steps S2 and S3 described above. S [i By executing the step once, the video screen 1
1, Nth column, 0th row (1>: position, 4' position, position (
4′ video information 1 for N, 0). , Jwa, Nibi l), I
j respectively at the output end +'I! There is a process -ζ with output 4' on T, fi and 5.
S5およびS6ステツプの繰り返えし処理に、j、す、
順次、映像画面4の位置(N、0)、(N、I)。In the repeated processing of S5 and S6 steps, j, s,
Sequentially, the positions of the video screen 4 (N, 0), (N, I).
(N、2)、・・・・(N、2M)に対づ”る映像情報
11.1.D、INが出力端子1116 J3よび5に
出力さA1ろ。Video information 11.1.D and IN for (N, 2), . . . (N, 2M) are output to output terminals 1116 J3 and 5 A1.
これ等の映像情報1..1.1)、Rは、第13図に示
すY軸の軌跡に対4′るものである。S5スフ−ノブに
おいて、Jの値か2M1−1にな−)八と、き、りぎの
ステップS7に進む。These video information 1. .. 1.1), R is 4' relative to the Y-axis trajectory shown in FIG. When the value of J becomes 2M1-1 in S5 knob, the process proceeds to step S7.
S7ステップでは、メモリ部Iの(1°1にN1に4゛
る。このN1の値は、予めに適11゛に選定しノーらの
で、第13図に示すように、映像画面4の列方向におけ
る第N1列のα値に対応4−ろ。In step S7, the value of N1 is 4 degrees at (1 degree 1) of the memory section I. Since the value of N1 is appropriately selected in advance as 11 degrees, the rows of the video screen 4 are set as shown in FIG. Corresponding to the α value of the N1th column in the direction 4-ro.
S8ステツプでは、メモリ部、Jの()l11をM−1
にし、−ノついて、riiji己しノこように、セット
1)、セットRの処理をする。このとき、第13図の映
像画面、1の(N、、M−1)位置にりj・)゛る映1
(4)情t1月。In step S8, in the memory section, ()l11 of J is set to M-1.
Then, add a - mark and process set 1) and set R accordingly. At this time, on the video screen in Figure 13, the image 1 at the (N,,M-1) position of
(4) Love in January.
J、およびl)、Iiが、前記したように、εA1ごイ
1出力端子117. Gおよび5に出力されろ1.−ノ
、′:にS 9ステツプに進む。J, and l), Ii are, as described above, εA1 output terminal 117. Output to G and 51. -ノ、': Proceed to step S9.
S9ステツプでは、メモリ部Jの値をM+1にし、つづ
いて、前記したように、セット1〕、セット+1の処理
を4°ろ。このとき、第13図の映像画面4の(N、、
M橿1)位置に対4°る映像情報I。In step S9, the value of the memory section J is set to M+1, and then, as described above, the processing of set 1] and set +1 is performed by 4 degrees. At this time, (N, ,
M rod 1) Video information I at 4° relative to the position.
JおよびI)、I’jが、前記したように、それぞれ出
力端子1iT Gおよび5に出力されろ。つぎにSIO
ステップに進む。J and I), I'j are output to output terminals 1iT G and 5, respectively, as described above. Next, SIO
Proceed to step.
S10ステツプでは、メモリ部1の値かN1であるかど
うかの判別処理を4′る。いよ、メモリ部1の内容はN
1−t: dつるから、判別結果はY E Sであり
、次のSllスアソブに進む。In step S10, a process 4' is performed to determine whether the value in the memory section 1 is N1. Yes, the contents of memory section 1 are N.
1-t: From the d vine, the determination result is YES, and the process proceeds to the next Sll assignment.
S11ステツプでは、メモリ部Iの値をN、にする。こ
のll!1.N、は、1j11記した値N、と同様に、
予めに適宜に選定した乙のである。リリいて、S8およ
びS9ステツプを処理4−ろ。このようにして、第13
図の映(象画面4の(N7.M−1)、(Nt、Mll
)位置に対する映像情報!、Jおよびl)、Rが、それ
ぞれ出力端子1[16および5に出力される。−)−ノ
いて、前記したと同様に、SIOスi−ツブの判別処理
を4〜る。このとき、メモリ部■の内容はN、であるか
ら、つぎのステップS12に進む。In step S11, the value of the memory section I is set to N. This ll! 1. N, is the same as the value N written in 1j11,
These are those selected in advance as appropriate. Wait and process steps S8 and S9. In this way, the 13th
The image of the image ((N7.M-1) on the elephant screen 4, (Nt, Mll
) Video information for location! , J and l), R are output to output terminals 1[16 and 5, respectively. -)- Then, in the same way as described above, the SIO switch identification process is performed. At this time, the content of the memory section (2) is N, so the process advances to the next step S12.
以下、前記したS7ないしSllわj、びS8ムいしS
IOステップの処理と同様に、S+2ないしS+6およ
びS13ないしSI5ステップの処理により、第13図
の映像画面4の位置(N−1゜M、)、(N−1,M、
)、(N+I; Ivl、)おJ二ひ(N+I、M、)
に対4゛る映像情報1..1.および■)、1えが、順
次にそれぞれ出力端J’ IIT6おJ、び5に出力さ
れる。Hereinafter, the above-mentioned S7 to Sllwaj, S8 and Sll will be explained.
Similar to the process of the IO step, the positions of the video screen 4 in FIG. 13 are (N-1°M, ), (N-1,M,
), (N+I; Ivl,) OJ Nihi (N+I, M,)
4 video information for 1. .. 1. and ■), 1e are sequentially output to the output terminals J' IIT6, J, and 5, respectively.
以上のようにして、映像画面4にX軸、y軸、およびマ
ーカー(第13図にこれ等を斜線で小i)を表示する映
像情報1.J、D、liか計R1alから出力されろ。As described above, the video information 1. displays the X-axis, y-axis, and markers (these are indicated by diagonal lines with small i in FIG. 13) on the video screen 4. Output from J, D, li or R1al in total.
次に、信号変換器2を具体的なブ「lツタ回路を示す第
9図にしたがって説明する。Next, the signal converter 2 will be explained with reference to FIG. 9, which shows a concrete block circuit.
第9図において、11は計算機1から人力される信号1
.J、 Ij、 l)にもとういで、映像画面71に関
数軌跡、XおよびY座標軸1文字、記号等の映像を表示
するための映像情報1..1.I)を記憶する記憶回路
である。In FIG. 9, 11 is a signal 1 manually input from the computer 1.
.. J, Ij, l), video information 1. for displaying images such as a function locus, one character on the X and Y coordinate axes, and symbols on the video screen 71. .. 1. This is a memory circuit that stores I).
まず、前記記憶回路11を3Y細に、第10図にしたか
って説明4−る。First, let's explain how to make the memory circuit 11 3Y thin as shown in FIG. 10.
第10図に45いて、ItΔM+ないし11ΔMkは、
前記した映像画面4の各画素にI対Iに対応する(2N
+L)X(2M+ 1)個の記憶素子からなるに罰/4
の11ΔM(ランタン・・アクセス・メモリ)11丁で
、以降ごれ等をRA M (11)でボ1゜計算機1か
ら出力された映像情報1.、I、D。45 in FIG. 10, ItΔM+ to 11ΔMk is
Each pixel of the video screen 4 corresponds to I to I (2N
+L) consisting of X (2M+ 1) memory elements/4
11 ΔM (lantern access memory) of 11, and RAM (11) is used to remove any dirt etc. ,I.D.
を書込むItΔM(n)は、第14図に示d−k個の選
択スイッチS01ないしSCkにより、所望に選定され
る。これ等の選択スイッチSC1〜SCkは、映像情報
1..1.I)、Itを潜込む+t A M (n)を
所望に選定4゛るらので、各RAM (n)を所望に選
定するしので、各rtΔM (n)の入力端子1’l+
+1゛1t 、 ’I’+3 、−、 ′I’lkと接
続されている。この選択スイッチSC1ないしSCkの
つり、ONした選択スイッチSCm(mはIないしkの
うら選定された番号を示4°)に接続されたItΔM(
m) (mは選定された番号を、」り4つに映像情報1
.J、I)が人力されるように構成されており、このよ
うに選定されたIlΔM (m)に該映像情報!、、1
.1)か書込まれるようになっている。ItΔM(n) for writing is selected as desired by d−k selection switches S01 to SCk shown in FIG. These selection switches SC1 to SCk are used for video information 1. .. 1. Since each RAM (n) is selected as desired, the input terminal 1'l+ of each rtΔM (n) is selected as desired.
It is connected to +1゛1t, 'I'+3, -, 'I'lk. When the selection switches SC1 to SCk are turned on, ItΔM(
m) (m is the selected number,
.. J, I) is configured to be manually input, and the corresponding video information is added to IlΔM (m) selected in this way! ,,1
.. 1) is set to be written.
また、第171図に示す制御スイッチS1・〕(J、前
記映像情報1.Jが関数軌跡および座標軸に関4−るも
のと、その他の文字、記号等に関4゛るムのとに応して
、nAM(m)への書込みを制御・1゛ろ機能を有する
。In addition, the control switch S1 shown in FIG. 171 corresponds to the video information 1. It has a function to control writing to nAM(m).
制御スイッチSEは、例えば、トタルスイゾチで、(i
) ′r+<側にセットされろと、データセレクト信号
1)s“1”を後記4−るコントU ル部21に入力し
、前記キーユニットK LJのキー操イ′1により文字
、記号等に関する映像情報のみかIt、 A M (m
)へ書込み可能となり、(ii)TO側にセットされろ
と、データセレクト信号1)s”0”をコントL1 ル
部2Iに人力し、前記した関数軌跡ljよひ座標軸に関
4′る映像情報のみかIlΔM(m)へ11)込みII
J能となり、(iii) TN側に七ノドされろと、(
II)の場合と同様にデータセレクト信+j゛I) s
“’ (] ”をコントロール部21に人力し、+lA
M (m)にいがムる情報ら書き込み不可となる。The control switch SE is, for example, Total Suizochi (i
) To set it to 'r+< side, input the data select signal 1)s "1" to the control unit 21 (described later), and use the key operation '1 of the key unit KLJ to select characters, symbols, etc. Only video information about It, A M (m
), and (ii) set it on the TO side, manually input the data select signal 1) s"0" to the control L1 control section 2I, and create the image 4' related to the coordinate axis of the function locus lj. Information only or IlΔM(m) 11) Including II
It became J-Noh, and (iii) the TN side asked him to be beaten seven times (
As in case II), data select signal +j゛I) s
Manually enter "'(]" into the control section 21, and press +lA.
M (m) It becomes impossible to write any information that may be harmful.
各ItΔM (n)の出力は、輝度・色素信号発生回路
14(第9図)に印加される。コント【J−ル部21は
、複数個の入力端一1′−(図示しない)を(r″4〜
る。この各入力端riJ前記出力端子11■5および6
の各出力端1′−と接続し、かりh種信号発生回路(後
記ずろ32て小−4゛)の出力端子と接続している一方
、1)1」記しノー31tΔMの入力端1”I’ z
、 ’I’ 12 、・。The output of each ItΔM (n) is applied to the luminance/pigment signal generation circuit 14 (FIG. 9). The control section 21 controls a plurality of input terminals 1'- (not shown) (r''4 to
Ru. Each input terminal riJ said output terminal 11■5 and 6
1) The input terminal 1"I of 31tΔM marked with 1"'z
, 'I' 12, .
1’、kl、:接続しノーデ タマルヂブレタザ26に
接続している。このコントロール部2Iには、出力端−
F Ii’ll 5おにび6から映像情tU l 、
、1 、 I) 、 Iiミオ:びキー情報およびキー
信号1各種信号発生回路12から、水平同期パルス列信
号pH、該信号1) Hに同J!It L /こ同期セ
レクトパルスクリ信弓J”IIS垂直同期パルス列(5
)号1)V、該信号1)Vに同期した同期パルス列信号
1”V、水平垂直分i%’Iパルス列信弓1’lV1.
I)Nお、j−び、1111記制御スイツチSEの操作
にJ、り発生されたデ タセレクト信号1)Sが人力さ
れろようになっている、。1', kl: Connected and connected to the node terminal retaza 26. This control section 2I has an output terminal -
Video information from F Ii'll 5 Onibi 6,
, 1, I), Ii Mio: Key information and key signal 1 From the various signal generation circuit 12, the horizontal synchronizing pulse train signal pH, the same J! It L /This synchronization select pulse
) No. 1) V, the signal 1) Synchronized pulse train signal 1"V synchronized with V, horizontal and vertical minutes i%'I pulse train signal 1'lV1.
I) N, and the data select signal 1) S generated by the operation of the control switch SE described in 1111 is designed to be manually input.
列アトレスマルチブレクザ22は出力端子群6の各端子
と接続されており、該出力端子mGから出力された信号
Iおよび曲記コントロール部2Iから出力されたアドレ
スセレクト
記する)にらとついて、RAM (m)の列アドレスを
指定する。The column address multiplexer 22 is connected to each terminal of the output terminal group 6, and receives the signal I output from the output terminal mG and the address select output from the music control section 2I. , specifies the column address of RAM (m).
行アトレスマルチプレクザ23では出力a:W r−1
t’16の各端子と接続され一ζおり、該出力端r11
〔6から出力された情HaJおよび1111記アドレス
セレタト信号I〕”11に6とついて、■也AM(…)
(1)?iアドレスを指定する。The row address multiplexer 23 outputs a: W r-1
It is connected to each terminal of t'16, and the output terminal r11
[Information HaJ output from 6 and address select signal I of 1111]” Regarding 6 in 11, ■ya AM (…)
(1)? Specify i-address.
24は(2N+1)進カウンタて、コント[I−ル部2
1の出力端子と接続されており、前記水平同期パルス列
信号1) I+および水平分割パルス列信号1)Nが人
力され、該信号P I−1か入来4′る毎にカウント数
をOにプリセット4′るととしに該信号1”Nのパルス
数を計数4〜る。24 is a (2N+1) base counter,
The horizontal synchronizing pulse train signal 1) I+ and the horizontal division pulse train signal 1) N are input manually, and the count number is preset to O every time the signal P I-1 comes in. 4', the number of pulses of the signal 1''N is counted from 4 to 4'.
25は(2M41)進カウンタて、コントロ ル部21
の出力端子と接続されており、1)1j記重直同期パル
ス列信号PVおよび垂直分割パルス列信舅PMか入力さ
れ、該信号P■が入来する毎にカウノト数を0にプリセ
ット4゛るとと乙に該信号1)Mのパルス数を計数4°
る。なお、前記カウンタ24および25の(2N−1−
1)および(2M+1)はそれぞれ前記映像画面11の
列およびt−i方向の画素数に相当4′る。25 is a (2M41) decimal counter, and the control section 21
1) The multiplex synchronized pulse train signal PV and the vertical divided pulse train signal PM described in 1j are input, and the count number is preset to 0 every time the signal P is received. and count the number of pulses of the signal 1) M 4°
Ru. Note that the counters 24 and 25 (2N-1-
1) and (2M+1) are 4' corresponding to the number of pixels in the column and t-i direction of the video screen 11, respectively.
26はデータマルチプレクザて、前記出力端子ITI
5からコントロール部2」7こ入力された信号りにムと
りいて該コントロール部21から出力されたl!!l!
像データ1,7号11〕Sを111j記列お、にび?r
アトレスマルチプレタザ22および23により指定され
た1tΔM(m)の列および行アドレスに送出するもの
である。26 is a data multiplexer, and the output terminal ITI
5 to the control section 21, and output from the control section 21 in response to the input signal! ! l!
Image data 1, 7 No. 11] Write S as 111j. r
It is sent to the column and row address of 1tΔM(m) specified by the address multiplexers 22 and 23.
27は絵素選択回路、28は行選択カウンタ、21)は
ラッチ回路および30はノフトレノスタであり、ごイl
N・27,28,2りおよび30はそれ自体用>、0の
文字,記号等の映像データ信舅を生成4−るらのてある
。27 is a pixel selection circuit, 28 is a row selection counter, 21) is a latch circuit, and 30 is a noft reno star.
N.27, 28, 2 and 30 are used to generate video data signals such as >, 0 characters, symbols, etc. for themselves.
本実施例に15(ビζは、前記出力・端子If1. 6
から文字,化け′−9・に関4−ろ5ヒツトの(ご号で
ある映像情報(11ム記したキー情報である)が、5ヒ
ソI・のラッチ回路29に人力されるにうに、該出力端
HTlliの各出力端子(図示しない)と該ラッチ回路
29の入力端子(図示しない)が接続されている。また
、行選択カウンタ28は、コントロール部21から出力
されたキー住宅によりクリアされるととしに、後記する
クロックパルス信号Cr+ににリカウントアノブされ、
かっラノヂ1可路29に人力された5ヒツトの映像情報
を絵素選択回路27に人力4〜ろ指令をする。In this embodiment, 15 (Biζ is the output/terminal If1.6
As the video information (which is the key information written in 11) of 4-ro 5 hits regarding characters, ghosts'-9, is manually input to the latch circuit 29 of 5-hiso I, Each output terminal (not shown) of the output terminal HTlli is connected to an input terminal (not shown) of the latch circuit 29. Furthermore, the row selection counter 28 is cleared by the key input output from the control section 21. Then, the clock pulse signal Cr+, which will be described later, is counted and annobbed.
A command is given to the pixel selection circuit 27 to input the 5-hit video information manually inputted to the Karanoji 1 input circuit 29.
前記絵素選択回路27は、ラッチ回路29から人力され
た5ヒツトの信号を前記iT選択カウンタ28によって
6ヒソトの信号に変換し、この変換した信号を6ヒノト
のノフトレジスタ30に人力ずろ。riii記ンフトシ
フジスタ30は、後記ケろプリセット信号1)Sにより
プリセットされ、かーノタしノックパルス信号C r
+に同期して、記憶した6ビツトの情報をデータマルヂ
プレクザ2(1に送出4′ろ。The pixel selection circuit 27 converts the 5-bit signal input from the latch circuit 29 into a 6-bit signal by the iT selection counter 28, and manually inputs the converted signal to the 6-bit noft register 30. The knock shift register 30 described in iii.
+, the stored 6-bit information is sent to the data multiplexer 2 (1) 4'.
列および行アドレスマルチブレクザ22わ,J、び23
は、1111期同期モレクトパルス列(i4!,−P’
ll により制御され、データマルヂブレクザ26をス
イッチSRをTN、 ′I’O,らしくは′I” Kの
いづれかにセット4゛ることにより制御されろ。4−な
イ′〕し、データマルチプレタザ26は、スイッチS
I=:を′I゛0又はi’ Nにセットしノーときには
関数軌跡データを、該スイッチS1・〕をi’ Kにセ
ットしたときには文字。Column and row address multiplexers 22, J, and 23
is the 1111th period synchronous moleect pulse train (i4!, -P'
The data multiplexer 26 is controlled by setting the switch SR to either TN, 'I'O, or perhaps 'I'K. Multiplexer Taza 26 is switch S
If I=: is set to 'I'0 or i'N, then function locus data is provided, and if the switch S1 is set to i'K, it is a character.
記号等の情tljデータを出力4”ろ(第16図おにび
第17図参照)。Output information tlj data such as symbols etc. (see Figure 16 and Figure 17).
なお、111j記彦択スイツチSC1〜SCkは、第1
0図に破線て囲−1てi」<・1°回路St頁〕に示4
ように組込み、各ItΔtvl(n)にそれぞれ対応し
て該回路S E C(n)を設(j、前記したように、
映像情報1、.1.IL I)を書込むi(ΔM (n
)を、選択スイッチSC,tよいしSCkのうら、ON
Lノー屓択スイッチSCmを介して選択4−ろよ−)
に4°ろごとしてきる。Note that the selection switches SC1 to SCk in 111j are the first
The dashed line in Figure 0 shows the 4
The circuit S E C (n) is installed corresponding to each ItΔtvl (n) (j, as described above,
Video information 1, . 1. Write i(ΔM (n
), select switch SC, t, back of SCk, ON
Select 4 through the L/NO selection switch SCm)
I'm sluggish by 4 degrees.
前記回路S L: C(n)において、F (n) i
11也Sフリップフロップ回路、OR(IL)はオアゲ
−1・、ANl)はアノトゲ−1−回路J C,(n)
は1ノヨットパルス信弓発生器、5C(IL)は前記選
択スイッチである。In the circuit S L: C(n), F (n) i
11ya S flip-flop circuit, OR(IL) is orgame-1・, ANl) is anotoge-1-circuit J C, (n)
1 is a pulse generator, and 5C (IL) is the selection switch.
また、前記したノヨソトパルス侶シ」イこ小器G(n)
Cま、1肖、7己1ンMキーを含む全てのキー、4ノ、
ノ′わIll、前記したように、PMギキー押用操作後
、前記キーユニットKUのうちのいずれかのキ か1甲
月−されたときに、1ノヨノトパルス信号を出力4′ろ
らのである。このI7ヨソトパルス(ハ弓により、11
1′j記113フリソプフ[ノツプ回路F(n)をリセ
ットし、IえA M (m)の指定が解除される。。In addition, the above-mentioned Noyosotoparusu shi'iko small device G(n)
All keys including C, 1, 7, 1, M, 4,
As mentioned above, after pressing the PM key, when any key of the key unit KU is pressed, one pulse signal is output. This I7 Yosoto pulse (by the bow, 11
1'j Note 113 Fritsopf [Knop circuit F(n) is reset, and the designation of IA M (m) is canceled. .
つぎに、前記したコントロール部21の具体的な回路例
を第15図にムとづいて説明4°る1、第15図におい
て、第1フリツプフロツプ回路+r、(J+tSフリン
ブフロノプ回路で、セット端1’S+を1)す記出力9
116子LIT 6に接続し、出力Q+夕1”11;r
をマルチプレクサ23に接続している。第2フリソブソ
tノツプ回路12.は、フリップフロッヅ回路1・、と
II旧ρに179フリップフロップ回路で、セットai
i、; rS 。Next, a specific circuit example of the control section 21 described above will be explained based on FIG. 15. In FIG. Output 9 when S+ is 1)
Connect to 116 child LIT 6, output Q + evening 1”11;r
is connected to the multiplexer 23. 2nd Frisobso T-knop circuit 12. is a flip-flop circuit 1, and a 179 flip-flop circuit in the old ρ, set ai
i,; rS.
を1)す記出力端子71T6に接続し、出力Q、喘J′
を−ノアンイン2の第1アンドケ−1・ΔN1〕1お、
j二ひファンイン3の第2アントゲ−1・ΔN1〕2の
一方の入力端子にそれぞれ接続している。こり)第1ア
ツトケート八N1)lの他方の入力端j−は11り記信
号発生回路32に接続して水・I・同期パルス列信rH
〕。1) Connect to output terminal 71T6 and output Q, output J'
-Noanin2's first ANDK-1・ΔN1]1O,
They are respectively connected to one input terminal of the second ant game 1 and ΔN1]2 of the second fan-in 3. The other input terminal j- of the first outlet 8N1)l is connected to the signal generating circuit 32 of 11th line to generate water, I, and synchronous pulse train signals rH.
].
か入力さり、、第2アンj・ゲ−1−A N I) 2
の他方の入力端−r・は、(ツ号発生回路32に接続し
て同期セレクトパルス列信弓1”IL および前期制御
スイッチSEを介してデータセレクトlii号1)Sか
入力されるようにな1゛ζいる。2nd Anj Game 1-A N I) 2
The other input terminal -r is connected to the 2-signal generation circuit 32 and receives the data select signal 1"S through the synchronous select pulse train signal 1"IL and the early control switch SE. There is 1゛ζ.
第2アンj・ケ−1・八N+)2の出力端子は、第1お
よび第2ソリソプフ〔Jツブ回路F1.F2の各リセッ
ト端子11. 、 It、および前記列お3にび行アト
レスマルヂブレタザ224;よび23と接続し、第1ア
ノISゲ−1・ΔNDIの出力端1″−(J、オアゲー
刊−Onを介して記憶回路11の各19八M(n)の入
力端1”I” 、1. ’1’ F7.・・、′l”、
にと接続j2ている。The output terminal of the second circuit F1. Each reset terminal 11 of F2. , It, and the third and third rows are connected to the atres marziburetaza 224; Each 198 M(n) input terminal of the circuit 11 1"I", 1.'1'F7...,'l",
It is connected to J2.
なお、第151TJにおいて、6れそれItsフリノブ
フ[)ノブ回路である第3および第4フリソプフ〔ノツ
プ回路F、、 、l’4.ファンイン3の第3アン)・
ケ−1・ΔN I) 3お、にびファンイノ2のオアケ
−1−OItからなる回路は、前記した制御スイッチS
Eの操作に、j、るデ タセレタト(、−i シ;1)
Sに6とずき、文字、記号等の映像情報であるキー情
報0月tAM(k)への書込みを制御4−る乙のである
。1前記第3フリップフロップ回路3のセット端r−8
3.リセット端子R3には、それぞれ前記手信号、りa
ツクパルス信号Cexbか人力さA1ろようになってい
る。nFJ記第4フリソブフIV ノブ回路F4のセッ
ト端子S4は第3フリゾブンLlノブI11路Fsの出
力端子Q、Jと接続されろ一方、リセット端子114は
O1j記信号発生回路32に接続されて同期セレクトパ
ルス列信号P’llか人力される。J、うになっている
。第3アントゲ−1・八N I) 3の一入力端子は、
第4フソツプフLノツプ1Iil路124の出力911
1子Q4に接続されており、他の入力端r・(」前記信
号発生回路32に接続されて、水・1・、同期パルス列
信号l311が人力され、お、J−び他の人力”1i1
r rf、、1前記デ一タセレクト信号1)Sか人力さ
Aするよ)になっている。また、オアゲートORの・入
力端j′は第4アントゲ−トΔN+)4の出力対At−
1’−と接続され、他の入力y111子は前記第1アン
トゲ 1・ANl)1の出力端子と接続されている。ご
のオ)′ケ 1・Oftの出力信号は、1)1」記した
アドレスセレクト信56 P”11 として、前記列お
よびtiアトレスマルチブレタザ22.23に人力さイ
15、か−ノ前記ItΔfvl(ll+)の入力端子−
1゛、、 、 i’、、 、−、′I’、kに人力され
る。In addition, in the 151st TJ, the third and fourth Fritsopf [knob circuits F, , l'4. 3rd Anne of Fan-in 3)・
K-1・ΔN I) 3 The circuit consisting of O-K-1-OIt of Nibi Fan Ino 2 is connected to the control switch S described above.
For the operation of E, j, rudetaseretato (, -i shi; 1)
After S6, the writing to key information tAM(k), which is video information such as characters and symbols, is controlled. 1 Set end r-8 of the third flip-flop circuit 3
3. The reset terminal R3 is connected to the hand signal, Ria
The pulse signal Cexb or human power is set to A1. The set terminal S4 of the fourth Frisobuf IV knob circuit F4 in nFJ is connected to the output terminals Q and J of the third Frisobuf Ll knob I11 Fs, while the reset terminal 114 is connected to the signal generation circuit 32 in O1j for synchronous selection. The pulse train signal P'll is manually input. J. The sea urchin is turning. One input terminal of the third Antogame 1.8N I) 3 is
Output 911 of the fourth floating point L knob 1Iil path 124
1 child Q4, and the other input terminal r.
r rf, 1) The data select signal 1) S or manual input A) is set. Also, the input terminal j' of the OR gate OR is connected to the output pair At- of the fourth ant gate ΔN+)4.
1'-, and the other input y111 is connected to the output terminal of the first ant game 1.ANl)1. The output signal of 1.Oft is transmitted as an address select signal 56 P"11 marked with 1)1" to the column and ti address multiplexer 22.23 by manual input 15. Input terminal of the It∆fvl(ll+) -
1゛, , i', , -, 'I', k is manually input.
以」−のように構成されノーコツト[) ル部21にお
いて、前記出力?1+li −1′−j!’r Gのい
づれかに、いま、関数軌跡情報の’−r −’i I)
としてビか出力されると、第1ソリノプフ1Jツブ回路
I2、かセットされ、f?A M (m)に“°1°°
のLf弓を送出4る。ごのj々、1)1」記出ツバ゛1
′ル4N!’[iのり4′れかに11−1シ」11とし
てビが出力されて、第2フリソプフ(Jノブ回路計、を
セット4−ろ。ごの第2フリツプフ【Iノブ回路Iパ、
かセットさイじζいるときに、前記ΔN+)ケートへN
1)1は、第9図は小4°信号発生回路12から水・1
1同jυjパルス列1:f号1〕11か人力され、した
か−)で、第1ΔN+)ケ−1・八N1)lから才)′
デー1・(月えを介して、Hj)込み/読I11シ信号
Waitか出力されろ。このようにして、映像デ タ信
号11〕S−ζある第1フリツプフロツプ回路F、の出
力Q、か、前記マルチプレクサ26を介して1えΔM
(m)に書込」:れる。その後、前記Iえ信号の144
力さイ1ノ、直後に、前記した信号発生回路12から同
期セレタトパルス列f)’IIが第2アントゲ〜1・A
N l) 2 に入力され、したがって第2ΔN+)
ゲ〜1・ΔN+)2は信シ’;”I”を出力する。この
結果、第1お、J、び第2ソリツブフロップ回路Flお
よびF、をリセット4−る。ごのように、第1フリップ
フロップ回路1・1の出力ずなわち映像データ信号ID
S、わよび1)v記第1アントゲ−1・ΔN1)Iの出
力、4゛なわ1′)□(1込ゐ/読み出し信号W/lえ
は、1iii記出力端11:’I5に(1;シ」l)お
上び1zが出力されないかぎり、IiK j、、“0”
を出力しており、しノーか−)で、前記関数軌跡に関d
“ろ映像情報のRAM(m)への古込めか不ii/ i
こなろ。It is configured as follows, and the output ? 1+li −1′−j! 'r In any of G, function locus information '-r -'i I)
When f? is output as f?, the first solinopf 1J tube circuit I2 is set, and f? A M (m) “°1°°
Send out the Lf bow of 4. 1) 1" marking brim 1
'Le4N! '[i glue 4' 11-1 si'] Bi is output as 11, and the second flip flop (J knob circuit meter) is set.
When there is a set spoon ζ, the above ΔN+) is N
1) 1 is water 1 in Figure 9 from the small 4° signal generation circuit 12.
1 same jυj pulse train 1: f No. 1] 11 or manually or -), 1st ΔN+) K-1.8 N1) l to 1)'
Day 1 (via month, Hj) include/read I11 Signal Wait should be output. In this way, the video data signal 11]S-ζ is outputted from the output Q of the first flip-flop circuit F, or the output Q of the first flip-flop circuit F, or the video data signal 11]
(m)”: written. After that, 144 of the Ie signal
Immediately after the signal generation circuit 12, the synchronous select pulse train f)'II is output from the second antge~1.A.
N l) 2 and therefore the second ΔN+)
G~1・ΔN+)2 outputs the signal 'I'. As a result, the first solid flop circuits Fl and F are reset. As shown, the output of the first flip-flop circuit 1, 1, that is, the video data signal ID
S, say 1) v first ant game 1・ΔN1) output of I, 4' rope 1') IiK j,, “0” unless 1z is output.
is output, and with respect to the function locus d
“Is it possible to store the video information in RAM (m)?
Konaro.
また、前記第3フリップフロップ回路[23のセット端
子S3に前記キー信号か人力さイ]ろとセゾ!・され、
このとき、第4フリソプフI′ノツプ回路F4のリセッ
ト端子[z4に入力された同期セレクトパルス列信号P
’11のパルスP 112により、該第、゛3フリップ
フロップ回路F3の出力を取込む。そして、文字、記号
等のキー情報のIt八へ (m)への書込みが終わると
、このとき、り【Jゾクパルス信号Cexhか第3フリ
ップフロップ回路F3のリセット端子1工、に入力され
、したが−)で、該第3フリノブフ【Jツブ回路Fsか
りセットされる。その後、n:i記すセット端子114
に011記同期セレタトパルス列信号P’l+のパルス
I)IIIか人力され、該第4フリップフロップ回路1
24かりセソ1−される。このとき、オアゲ−1−01
jは、出力端子にp)込み/読み出し信号W/Itとし
て0”を出力し、したかって、文字、配電等の映像情報
(1iii記したキー情報である)のItΔ!vl(m
)への汎込みが不iiJになる。Also, the third flip-flop circuit [the key signal or human power is input to the set terminal S3 of 23]!・Been,
At this time, the synchronous select pulse train signal P input to the reset terminal [z4 of the fourth Fritsop I' knob circuit F4
The output of the third flip-flop circuit F3 is taken in by the pulse P112 of '11. When the writing of key information such as characters and symbols to It8 (m) is completed, at this time, the [J Zoku pulse signal Cexh is input to the reset terminal 1 of the third flip-flop circuit F3, and the -), the third Frynobuf circuit Fs is set. After that, the set terminal 114 marked n:i
The pulse I) III of the 011 synchronized select pulse train signal P'l+ is manually input, and the fourth flip-flop circuit 1
It takes 24 minutes to complete. At this time, Orage-1-01
j outputs 0'' as p) input/read signal W/It to the output terminal, and therefore ItΔ!vl(m
) will become unusable.
以−1、に説明したJユうに、コントロール部21は、
山力y5::子!j丁5お上び6から、情報信号1.J
、I)。As explained in 1-1, the control section 21 is as follows.
Yamariki y5:: Child! Information signal 1. J
, I).
rtか人力されろと、信号IおよびJをそれぞれアトレ
スマルヂプレクザ22」jよび23に送出4°るととら
に、信号1)か”ビであることを検知しノごのしに11
信号を検知し、このようなタイミングてアトレスマルヂ
プレクザ22および23により指定された11ΔM (
m)の列および行アドレスに、信号D0′)書込みを指
令する。rt or manual input, the signals I and J are sent to the atres multiplexers 22'' and 23, respectively, and the signal 1) is detected to be 1) or 23, respectively.
Detecting the signal, at such a timing, 11ΔM (
The signal D0') commands writing to the column and row address of m).
本実施例においては、011記計r、+:+i+が出力
端r−肝らに信号lおよび、1を出力したときに、出力
j:j4子群5に信号りを出力少る動作をセノ)・1)
、信ぢ1tを出力する動作をセソl−1’tと称4−。In this embodiment, when the 011 notation r, +:+i+ outputs the signals l and 1 to the output terminal r−, the output j:j4 outputs a signal to the child group 5. )・1)
, the operation of outputting the signal 1t is called seso 1't4-.
コントロール部21に人力されろ映像情報Iえ。The video information must be manually controlled by the control unit 21.
■〕であるR信号および■)信号と、水平同期パルス信
号1) Lf、および同期セレクトパルス列(11号P
’ IIと、該コントロール部2Iから指定され)こR
AM(m)に人力される映像データ信’r:’ I I
) S、+b込/。■) R signal and ■) signal, horizontal synchronous pulse signal 1) Lf, and synchronous select pulse train (No. 11 P
'II and specified by the control section 2I)
Video data input manually to AM (m) 'r:' I I
) S, +b included/.
/読み出し信シgW/Hとを同一1147間軸に示・1
゛タイミングチヤー1・を第16図に示4゜
第16図において、aはD信号、aoはデータセレクl
−(:1号1)S、l+は映像データ(7;弓11)S
、cは1え信号、(jは書込み/読み出し信号w/1え
、(!は第1および第2フリソブフし1ツブ回路をリセ
ットするF+、F2リセット信−弓、rは同期セレタト
パルス列信号1)’llである。/Read signal signal gW/H is shown on the same axis between 1147 and 1.
゛Timing layer 1 is shown in Fig. 16 4゛In Fig. 16, a is the D signal, ao is the data select l
-(:1 No. 1) S, l+ is video data (7; bow 11) S
, c is 1 signal, (j is write/read signal w/1, (! is F+, F2 reset signal - bow, which resets the first and second flip circuit), r is synchronous select pulse train signal 1 )'ll.
なお、第16図に示ケように、(;1号1)に幻d′ろ
信号11の遅延時間1” (Iは、水平同期パルスf;
’+;PI(の繰返し周期より小さい適宜な時間に選定
する一方、前記同期セレクトパルス列信号1)’11の
パルス中′I″Wは水平同期パルス信号1−’ I−1
のパルス11」より大きくて、いわゆる、商用テレビジ
ョン受伯方式における水平帰線時間のフ〔Jントポーチ
およびバソクボーヂJ、すし人きいパルス幅に選定され
ている。ずなわし、同期セレクトパルス列信号1ン’1
1 は、l)h記しん水ボ同期信号1) I−1の1パ
ルスの01」縁部および後縁部に、それぞれ前記したフ
〔Jントボ−ヂ、バノクボーヂより6人きいパルス中の
パルス信号1〕111およびI’ H2を打4−る乙の
である。これは、前記出力H4H子1115および0か
ら出力されノー映像情報1 、.1 、 I)、 IH
こ乙とつく映像が、映像画面/1に4゛へて表小さAす
るように、該映像画面4の枠縁部をブランキング4′る
乙のて、商用テレビジョンの合成映像信号による映像画
面4のブランキング幅・j法より大きな幅=1法てブラ
ンキングするしのでL35ろ。As shown in FIG. 16, the delay time 1'' of the phantom d' filter signal 11 (I is the horizontal synchronizing pulse f;
'+; While selecting an appropriate time smaller than the repetition period of PI, 'I''W in the pulse of the synchronization select pulse train signal 1) '11 is the horizontal synchronization pulse signal 1-' I-1
The pulse width has been selected to be larger than the pulse width of 11'', which is the width of the horizontal retrace time in the so-called commercial television reception system. Zunawashi, synchronous select pulse train signal 1n'1
1 is l) H-marked water synchronization signal 1) At the 01'' edge and trailing edge of one pulse of I-1, respectively, the pulse in the 6th pulse from J board and Banok board is added. Signal 1] Hit 111 and I'H2. This is outputted from the output H4H children 1115 and 0 and the no video information 1, . 1, I), IH
The frame edge of the video screen 4 is blanked 4' so that the video that is attached to the video screen 4' is displayed on the video screen /1 as shown in Table 4. Blanking width of screen 4: Width larger than J method = 1 method blanking, so L35.
また第17図に、前記/フトレノスタ30から出力4−
る文字、記号等の映像データ信号11)Sおよび前記コ
ントロール部21から書込み/読み出し信号W / t
tを出力4′る際の各種信シシを同・”’I’ If!
1軸に示すタイミングヂャー用・を示ず。a fj萌期
情報選択ギ−Ibの押圧操作により発生さAまたキー情
報信号、a′はaに示ケキー情報信号か出力さイ1てい
る期間中に発生されたキー信号、bは前記同期セレクト
パルス列信号P’l−] 、b’はデータセレク!・信
号1)S、cはプリセット信号1)S、(1は書込み/
読み出し信号R/ W 4−なわち、riii記アドレ
スセレクト
信号RSjはクロックパルス信号Cr2、gはクロック
パルス信号Cexl+である。Also, in FIG. 17, the output 4-
video data signals such as characters and symbols 11) S and write/read signals W/t from the control section 21;
The various signals when outputting t are the same as ``'I'' If!
The timing gear shown on the 1st axis is not shown. A is a key information signal generated by pressing the fj early stage information selection key Ib, a' is a key signal generated during the period when the key information signal shown in a is being outputted, and b is a key signal generated during the period when the key information signal shown in a is being outputted. Select pulse train signal P'l-], b' is data select!・Signal 1) S, c is preset signal 1) S, (1 is write/
The read signal R/W 4-, that is, the address select signal RSj in riii is the clock pulse signal Cr2, and g is the clock pulse signal Cexl+.
なお、eのFl,F,リセットパルス信号RSは、前記
ノフトレノスタ30のノット動作を指令するクロックパ
ルス信号Cr+である。まノー、りUツクパルス信号C
r,は前記行選択カウンタ28に人力される信号で、ク
ロックパルスf.=j ’r,’ C (!Xll I
J、文字,記号等の映像情報の1tΔIs=I(k)へ
のm込み終了を示す信号である。Incidentally, Fl, F, and reset pulse signal RS of e are clock pulse signals Cr+ that command the knot operation of the noft reno star 30. Mano, RiUtsuk pulse signal C
r, is a signal manually input to the row selection counter 28, and clock pulse f. =j 'r,' C (!Xll I
This is a signal indicating the end of m-inclusion of video information such as J, characters, symbols, etc. into 1tΔIs=I(k).
つぎに、I)り記コントロール部21が.iln機Iか
ら出力される信号゛■, 、+ 、 rt. I)にら
のづいて、ILAlvl(m)から映像データ信号1
1) Sを読み出り〜動作にフいて説明4゛る。Next, I) the record control section 21. The signals output from the illn machine I ゛■, , +, rt. I) Video data signal 1 from ILAlvl(m)
1) Reading S to the operation will be explained in section 4.
前記IIA M (m)に書込まれた映像データ信号■
1)Sは、水i1’ j; J:び垂直分割パルス列信
号1)N、1)Mのパルス数をそれぞれ′A(ζ1シお
よび垂直パルス列信号I’l+、およびPVに同期して
計数する前記プJウノタ24おJ二び25と、各ブノウ
ンタ24.25の計数値に応してILAM(+n)のア
ドレス(1,、1)を指定4′るIおよび,Iアトレス
マルヂブレタザ22および23とにより、該1(ΔIv
l(m)から読み出される。The video data signal written in the IIA M (m)
1) S counts the number of pulses of water i1'j; I and I address multibuttons 4' which specify addresses (1,, 1) of ILAM (+n) according to the counts of the counters 24, 25 and 25, respectively. 22 and 23, the 1(ΔIv
l(m).
この読み出しは萌期第1および第2フリソブフしlノブ
回路Iパ1お.Lび12,かリセットされた状態、4”
なわら潜込ろ/読み出し信シシW/Rが°°0”のとき
におこなわれろ。This readout is performed on the first and second fringe circuits. L 12, or reset state, 4”
Do this when the infiltration/reading signal W/R is at °°0''.
1j11記水・1・、お、j−びJE直分割パルス列(
1」ぢl’NおよびPMは、第18図に示4゛ように、
前記水平および垂直同期バルスタリ信号[〕IIノよび
PVの各周期1’ 11 、 ’l’ Vをそれどれ前
記映像画面4を区分した列おにび行の数で等分割した周
期’I’N,′I’Mのパルス列信号である。1j11 Water 1., O, j- and JE direct division pulse train (
1'' and PM are as shown in FIG. 18,
Each period 1' 11, 'l' V of the horizontal and vertical synchronization balstery signals [] II and PV is equally divided by the number of columns and rows dividing the video screen 4 into periods 'I'N. , 'I'M pulse train signal.
以」二に説明したように、+1ΔM (m)への映像デ
ータ信号IDSの書込みおJ:び読み出し動作は、前記
書込み/読み出し信号W/Rと同し信号のアドレスセレ
クト信号P″l−1 により制御されろ。この信号W’
/Rは、前記周期セレクトパルス列信号P°1]および
R信号にもとづいてコント[1−ル部21のオアゲート
o rtから発生され八〇のて、完全に、水平同期パル
ス列信号l)11に同期しているとともに、前記したよ
うに、テレヒノヨノ受像機3の水平帰線時間内に発生さ
れノ2パルス信号てど5る。このため、テレビジョン受
像機;うの映像画面4に映像を表示する際、映像のらら
りき現象、すなわらフリッカ現象を防止4゛るごとかて
きる。As explained in Section 2 below, the writing and reading operations of the video data signal IDS to +1ΔM (m) are performed using the address select signal P″l−1, which is the same signal as the write/read signal W/R. This signal W'
/R is generated from the OR gate ort of the control unit 21 based on the periodic select pulse train signal P°1] and the R signal, and is completely synchronized with the horizontal synchronizing pulse train signal l)11. At the same time, as described above, a two-pulse signal is generated during the horizontal retrace time of the television receiver 3. Therefore, when displaying an image on the image screen 4 of a television receiver, it is possible to completely prevent the image from becoming distorted or flickering.
つぎに、11η記記憶回路11のILA N.i (m
)に書込まれ、かつ該1えΔM (m)から3売み出さ
れた映像データ信号+t)Sずなわら該記憶回路11の
出力(1、号の処理について説明する。Next, the ILA N. of the 11η memory circuit 11 is i (m
), and the output of the memory circuit 11 (1) will be explained.
第9図において、12は各種信弓゛発生回路で、水平同
期パルス列信号P I−1、同期セレクトパルス列信号
1)’II、垂直同期パルス列(;=’Qpv、該垂直
向I’l+パルス列信号r)’V、水平分割パルス列信
号■)N、垂直分割パルス列信号1)M、色搬送波C5
C1等化パルス信号■すP、バースト信号S13等を発
生1゛るそれ自体周知の発振回路である。In FIG. 9, reference numeral 12 denotes various signal generation circuits, including a horizontal synchronizing pulse train signal P I-1, a synchronizing select pulse train signal 1)'II, a vertical synchronizing pulse train (;='Qpv, and the vertical direction I'l+pulse train signal r) 'V, horizontally divided pulse train signal ■) N, vertically divided pulse train signal 1) M, color carrier C5
This is a well-known oscillator circuit which generates a C1 equalized pulse signal P, a burst signal S13, etc.
I3はオア回路で、前記信号発生回路I2から前記信号
Fi1. I”Il、 PV、 I)’Vか入力される
入力端子をイfし、後記4−る輝度1色;!′:信号発
生回路14に接続した出力端子をイfし、該出力端子に
ブランキングパルス信号を出力4−る。I3 is an OR circuit which receives the signals Fi1. from the signal generation circuit I2. I"Il, PV, I) 'V is inputted to the input terminal, and the luminance of one color shown in 4-4 below is set;!': The output terminal connected to the signal generation circuit 14 is set to A blanking pulse signal is output 4-.
14は輝度3色差信号発生回路で、入力端子群14aは
31jAMI−IZAMkの出力端子と接続し、入力端
子+4bはOrj記色搬送波C8Cが人ツノされる」、
うに各種信号発生回路12と接続し、入力端−f I
−1c ij前記オア回路13と接続しでいる。14 is a luminance three-color difference signal generation circuit, the input terminal group 14a is connected to the output terminal of 31jAMI-IZAMk, and the input terminal +4b is used to output the Orj color recording carrier wave C8C.
Connect to various signal generation circuits 12, input terminal -f I
-1c ij Connected to the OR circuit 13.
この輝度1色差伝り発生回路14は、前記入力端子14
a、入力端子1411および14cを介して人力されノ
こ信号にらとついて、1iij記映像デ一タ信号11)
Sの輝度および色相を決定する信号を出力する。This luminance one color difference transmission generating circuit 14 is connected to the input terminal 14.
a, the video data signal 11) according to the input terminals 1411 and 14c according to the human input saw signal;
A signal that determines the brightness and hue of S is output.
15は信号合成回路で、輝度1色差イハ弓発生回路14
の出力信号と、1);j記各種信シシ発生回路12から
の出力である信号111jンV、PI号1S13とか人
力され、これ等の信号を合成して、テレビジョン用の合
成映像信号を出力する。15 is a signal synthesis circuit, which includes a luminance 1 color difference Iha bow generation circuit 14;
The output signal of 1); signal 111j-V, PI No. 1S13, which is the output from the various signal generation circuit 12 described in j. Output.
■6は変調回路で、前記信号合成回路15から出力され
た合成映像信号を、テレビジョン受像機3のデートンネ
ル周波数の超高周波数信号で周波数変調するもので、超
高周波数信号として、例えば、商用テレピノヨン搬送波
が伝送されていム′いいわゆる空チヤンネル周波数を使
用する。17は、+iii記変調回路16に変調波信号
を送出4ろ超高周波発振器、18はテレビジョン受像機
:3のアンテナ端子である。(2) A modulation circuit 6 frequency-modulates the synthesized video signal output from the signal synthesis circuit 15 with an ultra-high frequency signal of the day tunnel frequency of the television receiver 3. As an ultra-high frequency signal, for example, It uses so-called empty channel frequencies on which commercial telephony carriers are not transmitted. 17 is an ultra-high frequency oscillator which sends a modulated wave signal to the +iii modulation circuit 16, and 18 is an antenna terminal of the television receiver 3.
なお、前記変調回路16および超、iノi周波発振器I
7をテレビジョン受像機3のギヤビネット(図示しない
)に取(;J:J、前記信号合成回路15の出力端子(
図示しない)と、該ギヤビネットに取(伯)た変調回路
I6の入力端子(図示しない)とを接続コ−1・(図示
しない)を介して接続4−ろようにしてしよい。このよ
うにして、信号変換器2の軽量化を計ることかできる。Note that the modulation circuit 16 and the ultra-i-frequency oscillator I
7 to the gear network (not shown) of the television receiver 3 (;J:J, the output terminal of the signal synthesis circuit 15 (
(not shown) and an input terminal (not shown) of the modulation circuit I6 attached to the gear network may be connected via a connection line (not shown). In this way, the weight of the signal converter 2 can be reduced.
また、信号変換器2を1jlI記計t、’:litの外
装ケース(第1図g lji )内に収蔵−4゛るとと
もに、該計算機1のキーユニットK、 tJ取イJ11
ii 1 bに、該(ン;号変換器2の選択スイッチS
C1ないしS(:におよび制御スイッチSEを取(、l
(lて乙よい。In addition, the signal converter 2 is housed in an exterior case (Fig. 1) of the computer 1, and the key units K and tJ of the calculator 1 are stored in an external case (Fig. 1).
ii 1 b, the selection switch S of the converter 2;
C1 to S(: and take control switch SE(, l
(It's good.
−ノざに、+iij記h;1(度、邑差信シシ″発生回
路」4の詳細な回路例を第19図にしたが−で説明4〜
ろ。また、テレビジョン受像機3が白黒表示用である場
合の輝度信ぢ発生回路+4’ を第20図に示す。A detailed circuit example of ``1 (degree, intermission signal generation circuit'' 4) is shown in Figure 19, but it is explained in 4~
reactor. Further, FIG. 20 shows a luminance signal generating circuit +4' when the television receiver 3 is for black and white display.
第19図において、37は輝度0色位相選択回路で、前
記■(へ八1(m)から読み出した映像データ信号+1
)Sと、+iij記オア回路33から出力されたブラン
キングパルス信号P 11と、動作モードギ−Ir「I
cのうらのtrackキー、SPギ−またはLFキ〜
の押圧操作によるカーソル移動指令に関する信号PSと
が人力さイ1.る(kq2ン個の入力端子群37aと、
(2ト2k)個の出力端子1ti 371+とを有しく
kは前記ItΔM(++)故と同数である)、出力端子
ll¥:37bは入力端子ffT:37aに人力さA]
ソノ−6゜号に応して指定されノこ出力端子Lm (m
iJ指定さイ1に番号である)に“1”レベルの信シシ
を出力4る、。In FIG. 19, 37 is a luminance 0 color phase selection circuit, and the video data signal read from the above
)S, the blanking pulse signal P11 output from the +iii OR circuit 33, and the operation mode gear Ir'I
Track key behind c, SP key or LF key
The signal PS related to the cursor movement command by the pressing operation is human power.1. (kq2 input terminal group 37a,
It has (2t2k) output terminals 1ti 371+ (k is the same number as ItΔM(++)), and the output terminal ll\:37b is manually connected to the input terminal ffT:37a]
The saw output terminal Lm (m
Outputs a "1" level signal to the specified iJ (number is 1).
38は、第1FIう′I゛(電界効果形トフノジスタ)
群で、(2+2k)(lu)FE′rからなり、各1”
E ′I’のケーI−G fl +、 Gs+、 C
++、 ”’、C+ +、に+J前記出力端子11T、
37 bの各出力端子113.LS、Ll。38 is the first FI u'I' (field effect type tofunosister)
group, consisting of (2+2k)(lu)FE′r, each 1”
E 'I''s case I-G fl +, Gs+, C
++, ”', C+ +, +J said output terminal 11T,
37b each output terminal 113. L.S., L.L.
tJとそれぞれ接続し、各FE Tの1・し ン(」(
242k)個の出力線l1144aの各出力線とそイ1
ぞれ接続し、各F1εTのソース(」直列抵抗1tT、
3 !1の各タップとそれぞれ接続している9、39
は(3+2k)個の抵抗Iえ1シ、 Rs 、 Il+
、・RJ+、を直列接続した抵抗1tfで、各抵抗の
側端にりJブを有しており、各タップは111J記1
=” E i’ ++r、 38の各FE ’I’のソ
ースと接続している。/l0fJ直流ノr電圧電源で、
01j記直列抵抗「Ta2の両り、°τ°11に所定の
電圧を印加している。4Iは第2Fl・:′1冒1(′
C1(1+ 2k) pJ(F)F12’rカラナI)
、各F E ′rU) )fl−GS2.G□、 ”’
Gypkはrfij記由力・シJ j” Ii’l
37 Ifのうら出力端子口3を除く他の出力端子is
、t+。tJ respectively, and connect each FET's 1.
242k) output lines l1144a and soi1
and the source of each F1εT ('series resistance 1tT,
3! 9, 39 connected to each tap of 1
is (3+2k) resistors I, Rs, Il+
, ・RJ+, are connected in series with 1tf of resistors, and each resistor has a 1tf resistor at the side end, and each tap has a 111J mark.
="E i' ++r, connected to the source of each FE 'I' of 38./l0fJ DC nor r voltage power supply,
A predetermined voltage is applied to both series resistors Ta2 and °τ°11. 4I is the 2nd Fl.:'1
C1(1+2k) pJ(F)F12'r Karana I)
, each F E 'rU) ) fl-GS2. G□, ”'
Gypk is rfij
37 If other output terminals except output terminal port 3 are
, t+.
t、にとそれぞれ接続し、各FE ′I’のトレーンは
(1+2k)個の出力線1t’f、 44 bの各出力
線と接続し、各F E i’のソ スは(レ−2k)1
^1の振幅位相制御回路+ff、42の各制御回路aB
、 a+ 、 a2.”’。The train of each FE 'I' is connected to each output line of (1+2k) output lines 1t'f, 44b, and the source of each FE 'I' is (ray-2k). )1
^1 amplitude phase control circuit + ff, each control circuit aB of 42
, a+, a2. ”'.
32にと接続している。各制御回路a3. X]、 、
−。It is connected to 32. Each control circuit a3. X], ,
−.
a、kiJ、1iij記各種信シ号発生回路12から出
力されに色搬送波CS CU)巨11γ相を、第21”
E Tji’1. /I Iの各1” E Tを介し
て、所定の振幅レベルに設定ずろらのである。a, kiJ, 1iij The color carrier wave CS CU) giant 11γ phase output from the various signal generation circuit 12 is outputted from the 21st”
E Tji'1. /I I is set to a predetermined amplitude level via each 1" ET.
以」二のように構成した輝度1色差信号発生回路15に
おいて(」、ゾシノキンクパルスI’13か“ビのとき
には、第1 F E T)1138のl” I”、 ’
I’ケートG13.のみかオンし、このとき、出力線4
4 a fl’fの1出力線に黒レベルの輝度信号か出
力される。In the luminance 1 color difference signal generation circuit 15 configured as shown below (1138 l"I",'
I'Kate G13. At this time, output line 4 is turned on.
A black level luminance signal is output to the 1 output line of 4 a fl'f.
しノーか−ζ、映像画面4に表示された映像は黒レベル
になる。、 1iii記カ ツル移動指令信弓I’sか
ビのときには、第1および第2FIデI’ [、38。However, the image displayed on the video screen 4 has a black level. , 1iii When the movement command Shinyumi I's or Bi, the first and second FI de I' [, 38.
4IのうちのF E i”ゲート(+s1.Gs、のみ
かオンし、このとき、出力線1i’L 44 aおよび
/141+の各1出力線に所定レベルの輝度、 [Ql
(I(rEが出される。したがって、カーソル位置が所
定のh・1j度、l’、; 、J、び色調て表示される
。ゾランギンクパルスf、舒;1’Bお、にびカーソル
移動指令侶弓1’ sがと乙に’(1”のときには、1
)り記1えAM (n)のうし、映像情報1゜、J、I
)が書込まれた、4゛なわら、選定された11ΔM(m
)の順列組み合且により決定された輝度、f1″l相選
択回路37の出力端子[mに、映像デ タ(1゜号ID
Sか人力される(“°1゛°のパルス信(シが人力され
る)。このとき、第1および第21) E i’ I’
、’l 38および41の各1個ノF E TかONL
、出力線1144a、44bの1出力線に所定レベルの
輝度1色位相信号が出力される。したかって、11ΔM
(111)が複数側の場合、各1えAM(m)から読出
しノー映1やデータ信号11) Sにもとづき、映像画
面11に表示されろ複数個の映像は、−r3Hいに異な
−・L輝度、1月、び巨シ、Xlとなっている。Only one of the F E i'' gates (+s1.
(I(rE is output. Therefore, the cursor position is displayed in a predetermined h·1j degree, l',; Movement commander bow 1' s ga to otsu ni' (when it is 1", 1
) Record 1 AM (n) Noushi, Video information 1゜, J, I
) was written, and the selected 11ΔM(m
) and the brightness determined by the permutation combination of
S is manually powered (“°1° pulse signal (S is manually powered). At this time, 1st and 21st) E i'I'
,'l 1 each of 38 and 41 FET or ONL
, a luminance one-color phase signal of a predetermined level is output to one output line of the output lines 1144a and 44b. I wanted to, 11ΔM
If (111) is on multiple sides, the multiple images read from each AM(m) and displayed on the video screen 11 based on the data signal 11) S are -r3H very different. The brightness is L, January is large, and the brightness is XL.
また、複数個のrtΔM (m)に複数個の関数軌跡の
映像情報をそれぞれ書込み、[11」記アレヒノヨン受
像機3の映像画面4に複数個の関Lり軌跡を表7)、:
した場合、2−ノ以」−の関数軌跡およびその交点をそ
れぞれ+7いに異だ−た所定の輝度わj−び邑シ、!1
により表示4゛ろごとか′ζきろのて、各関数軌跡およ
びどれ活・の交点の識別か容易となる、。In addition, video information of a plurality of function trajectories is written to a plurality of rtΔM (m), respectively, and a plurality of function trajectories are written on the video screen 4 of the receiver 3 described in [11] (Table 7):
, then the function trajectories of 2- and their intersections are each +7 different from each other at a given brightness level, ! 1
This makes it easy to identify the intersection of each function locus and which locus of the function is displayed.
1)IJ記師1.1’信弓−発生回路+4’ は、第2
0図に示すように、前記輝度1色差信1号発生回路I4
から、第2 F E ′rノ!1.41および振幅11
′/、相制御回路1j7.42を省略し、したかりで、
出力線11”C44bを省略した乙のである。;37′
(ま輝度選択回路であり、その曲、λ41瓜選択回路3
7の出ツバ’11i ’I’−)!T371+’、第1
1” I=; i’訂38、直列抵抗IFY 39およ
び基準電圧隙40は、1ii+記輝度7色差信シシ発牛
回路111の乙のと間柱の乙ので、同1.pに(A)成
しノーらのである。1) IJ reporter 1.1' Shinyumi - generation circuit +4' is the second
As shown in FIG. 0, the luminance 1 color difference signal 1 generation circuit I4
From, 2nd F E'rノ! 1.41 and amplitude 11
'/, phase control circuit 1j7.42 is omitted, and therefore,
This is the one where output line 11"C44b is omitted. ;37'
(It is a brightness selection circuit, and the song, λ41 melon selection circuit 3
7's protrusion '11i 'I'-)! T371+', 1st
1"I=;i' correction 38, series resistor IFY 39 and reference voltage gap 40 are the same as 1.p. Shino et al.
この上〕に(111成した輝度信舅発生回路IIビ に
より、白黒表7」でのテレヒノヨノ受像機(カラー表示
用てあ−て乙J、い)の映像画面に複数1/!1の関数
軌跡を表示した場合、2つ以上の関数軌跡およびそ41
等関数軌跡の交点をノリ1定の輝度により表2F4′る
ことかできろ3゜
1発明のり」果1
以上詳述したように、この発明+J IMI iFな操
作て関数軌跡を種々の色で表示画面一1.に表示4”ろ
ことが出来、したかって、関数軌跡等の識別を容易にす
ることができる表示装置を142 Ill、出来ろ、。On top of this, the luminance signal generation circuit II (111) is used to display multiple 1/!1 functions on the video screen of a television receiver (for color display) in black and white When displaying trajectories, two or more function trajectories and their 41
It is possible to determine the intersection points of the equal function trajectories using constant brightness. Display screen 1. Therefore, it is possible to create a display device that can easily identify function trajectories and the like.
第1図は本発明の表示装置の一実施例の概略の構成を示
す図、第2図は第1図の実施例のブ(ノック図、第3図
は本発明の一実施例のキースイッチの配置を承り一図、
第4図は本発明のアレヒノ二J)受像機の映像画面に表
示する関数軌跡の 例を小すIス)、第5図はこの発明
の一実施例に使月1されろ映像画面の表示方式を説明す
る説明図、第6図(Jこの発明の一実施例にお1jる文
字1.醪1;、 Aliの表7ド方式の説明図、第7図
は映像画面一1に表7ドさA1ろ文字記号等の配置の一
例を示4゛図、第8図は本発明の表示装置の一実施例の
ブ[ノック回路図、第0図は第8図の装置の出力信号を
テレビジ五!7月1合成映像信号に変換する信号変換器
のブシノノク回路図、第1θ図は第9図の信シシ変換器
の記1G回路の具体的な一実施例を示4−ブロック回路
図、第1I図は第8図の装置にj;IIる関数軌跡の映
像情報を出力4=る動作のフU−ヂャ−ト、第12図は
第8図の装置にお(1ろ座標軸の映像情報を出力する動
作)(I−チャ 1・、第13図は映像両面に表示され
ろ座標軸の表型方式を示4°図、第14図は信号変換器
のパネルを;+< 4’ 1面図、第15図は(a明度
換器の記憶回路の=1ノドシノール部の具体的なブロッ
ク回路図、第1()図は(,1弓・変換器の記)貴回路
にお(」ろ映像情報%Y込み動(’lII!iの動イ′
1タイミングを同一 lRj間輔間軸4”波形図、第1
7図(j記憶回路にお(jる文字1記シじの映像情報+
1込み動作II;’jの動作タイミングを同一時間軸で
・ド4′波形図、第18図は記憶回路に書込まれた映像
データの読み出し動作に使用セるパルス列信ぢの波11
3図、り臼(月に1は信号変換z;りのffQil災1
色/’j’、 (i;号発ノ1回路の只1・的な一実施
例てあろブシ7−7り回路図、第20図は白黒人生テレ
ヒノジン・受像1段用の前記1.5:j変換器の輝1交
信号発牛回路の具体的な一実施例てあろブ(J ツク回
路図てある。
1 電1−中1.計p機、2 信シ)変換器、3 テレ
ヒジョン受像機、 4 映像両面、5−・・第1出力端
子In、6 第2出力端γノj1.11 ・記憶回路、
12 各種信i子発イ11clJ路、13・・オア回路
、14・輝度1色差f1Xじ発生回路、15 信号合成
回路、+6 変調回路、+7 ・超高周波発振器、+8
アンテジ%jl’、2I−コントロール部、 22・
列)′トレスマルヂプレタザ、23−行アトレスマルヂ
ブし・クザ、24.25 カウンタ、2G−デ タマル
チブレクザ、27 ・画素選択回路、28 (i選択カ
ウンタ、29 ・ラソヂ回路、30 ノフトレジスタ、
37 ・輝度9色位(11選択回路、37a 入力端
子If?、 37b 出力端rI!I。
38 第1 F E i”群、30 直列抵抗11T、
40・定電圧電Δ!:1、4I 第2 F L: ’I
’ +!’I、42 ・振幅位II]制g11回路、4
4a、44L 出力FA Iif、P −l1jii
累、 1−’: + −’i’ bl 6J’JR1C
S選択スイッヂ、’ 7.”、 、 p、フリノプフ〔
ノツプ回路、AND I 、ΔN1〕2 アントゲ−1
・、+1)S・・映像データ信号。
第1図
第3図
第2図
第4図
第5図
4
1(7に…Jパルス列)FIG. 1 is a diagram showing a schematic configuration of an embodiment of the display device of the present invention, FIG. 2 is a diagram of the button (knock) of the embodiment of FIG. 1, and FIG. 3 is a key switch diagram of the embodiment of the present invention. A diagram of the arrangement of
Figure 4 shows an example of the function trajectory displayed on the video screen of the receiver according to the present invention, and Figure 5 shows the display of the video screen used in an embodiment of the present invention. An explanatory diagram for explaining the system, Figure 6 (in an embodiment of this invention, the characters 1, 1, 1;, Ali's Table 7, Figure 7) Figure 4 shows an example of the arrangement of letters, symbols, etc., Figure 8 is a knock circuit diagram of an embodiment of the display device of the present invention, and Figure 0 shows the output signal of the device in Figure 8. TV 5! July 1 Circuit diagram of a signal converter for converting into a composite video signal, Figure 1θ shows a specific example of the 1G circuit of the signal converter shown in Figure 9. 4-Block circuit diagram , Fig. 1I is a diagram of the operation of outputting the video information of the function locus to the apparatus of Fig. 8, and Fig. 12 is a diagram of the operation of outputting the video information of the function locus to the apparatus of Fig. (Operation to output video information) (I-cha 1., Figure 13 shows the format of the coordinate axes displayed on both sides of the image. Figure 14 shows the panel of the signal converter; + <4' 1 side view, Figure 15 is a concrete block circuit diagram of the =1 nodocinol part of the memory circuit of the brightness converter, and Figure 1 () is (, 1 note of the converter). 'Ro video information % Y included movement ('lII!i's movement'
1 timing is the same lRj intersuke axis 4” waveform diagram, 1st
Figure 7 (Video information of the first character in the j memory circuit +
1 input operation II; 'j' operation timing on the same time axis, 'd4' waveform diagram, Figure 18 shows wave 11 of the pulse train signal used for the readout operation of video data written in the storage circuit.
Figure 3, Rimor (monthly 1 is signal conversion z; Ri's ffQil disaster 1
Color/'j', (i; just one example of the 1st circuit of issue number 7-7 circuit diagram, Figure 20 is the above-mentioned 1.5 for 1st stage of black and white life tele-hinojin image reception) : A concrete example of the brightness 1 alternating current signal generation circuit of the J converter (here is a circuit diagram of the J tsuku circuit). Receiver, 4 Double-sided image, 5-... 1st output terminal In, 6 2nd output terminal γ no j1.11 ・Storage circuit,
12 Various signal I output 11clJ path, 13...OR circuit, 14. Luminance 1 color difference f1
Antege%jl', 2I-control section, 22.
Column) 'Tres multiplexer, 23-row Atrex multiplexer, 24.25 Counter, 2G-data multiplexer, 27 - Pixel selection circuit, 28 (i selection counter, 29 - Lasoji circuit, 30 Noft register,
37 - Brightness 9 color positions (11 selection circuit, 37a input terminal If?, 37b output terminal rI!I. 38 1st F E i" group, 30 series resistor 11T,
40・Constant voltage voltage Δ! :1,4I 2nd F L: 'I
' +! 'I, 42 ・Amplitude level II] control g11 circuit, 4
4a, 44L Output FA Iif, P-l1jii
Cumulative, 1-': + -'i' bl 6J'JR1C
S selection switch, '7. ”, , p, Frinopf [
Nop circuit, AND I, ΔN1] 2 Ant game 1
,+1)S...Video data signal. Figure 1 Figure 3 Figure 2 Figure 4 Figure 5 Figure 4 1 (at 7...J pulse train)
Claims (1)
テレヒノ=1ン受像機の画面上に情報を表示する装置て
、ナレビノヨン画面は多数の画素にて成り、1画素fノ
jに色をつ1jるための1画素を11ピツt・(nは複
数で整数)構成した乙のであって、画面」−に表示され
ろ情tμのプログラム命令を貯えるプログラムメモリ(
ROM)と、 上記プ[1グラムメモリのプログラノ、命令を解読し実
行オろたy)の手段と、 該手段の制御のらとにテレヒジョン画面1−に表ボ七る
データを貯える前記ビット数11と同しn個のラノダ1
、アクセスメモリ(ItΔM)と、前記各It八〜1の
出力から所定の色コ−1・を抜き出し、この色コ−1・
から色信号をf′1目ノ出4′ための手段と、 flij記1tΔMの出力から輝度信壮を得るための手
段と、 バースト信号および水平・垂直1(旧υ1(、;弓を(
1,1ろための手段と、 前記色信号、輝度信号、バーストL”j シJ’および
水平・垂直同期信号を混合して合成映像i、; ’j’
どして得る手段と、 この合成映像信号を高周波変調ケる手段とを具備して成
ることを特徴とするテL・ヒジジン画面表示装置。(1) A device that displays information on the screen of a television receiver by connecting it to the television receiver.The television screen consists of a large number of pixels, and each pixel is assigned a color It is a program memory (where n is a plurality of integers) that stores 1 pixel (n is an integer) for each pixel, and stores the program instructions to be displayed on the screen.
ROM), means for decoding and executing instructions in the program memory, and the number of bits for storing the data shown on the television screen 1 for controlling the means. 11 and n Ranoda 1
, an access memory (ItΔM), and a predetermined color code 1. are extracted from the outputs of the respective It8 to 1, and this color code 1.
A means for obtaining a color signal from f′1, a means for obtaining a luminance signal from the output of flij1tΔM, a burst signal and a horizontal and vertical one (formerly υ1(,; bow()).
'j' by mixing the color signal, luminance signal, burst L"j', and horizontal and vertical synchronizing signals; 'j';
What is claimed is: 1. A screen display device comprising: means for obtaining a composite video signal; and means for high-frequency modulating the synthesized video signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59214779A JPS60100190A (en) | 1984-10-13 | 1984-10-13 | Television screen display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59214779A JPS60100190A (en) | 1984-10-13 | 1984-10-13 | Television screen display unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60100190A true JPS60100190A (en) | 1985-06-04 |
Family
ID=16661392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59214779A Pending JPS60100190A (en) | 1984-10-13 | 1984-10-13 | Television screen display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60100190A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50120735A (en) * | 1974-03-08 | 1975-09-22 |
-
1984
- 1984-10-13 JP JP59214779A patent/JPS60100190A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50120735A (en) * | 1974-03-08 | 1975-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4433330A (en) | Apparatus for displaying characters on a picture screen of a display unit | |
JPS60100190A (en) | Television screen display unit | |
GB1566399A (en) | Television picture wiping | |
US3877018A (en) | Shift register display for light pen | |
US3812488A (en) | Television receiver for displaying a computing process | |
EP0264603B1 (en) | Raster scan digital display system | |
GB1582381A (en) | Data entry apparatus | |
GB1561654A (en) | Electroniccommunication system | |
JPS6235140B2 (en) | ||
SU736143A1 (en) | Information display | |
Berkeley et al. | World’s smallest electric brain | |
JPS5929894B2 (en) | Video display device | |
KR970002657B1 (en) | Printing processing presenting method | |
SU1383438A1 (en) | Device for forming image signals of colour characters | |
SU1474727A1 (en) | Device for generating images on screens of tv receiver | |
SU1406632A1 (en) | Character generator for information display devices | |
SU875450A1 (en) | Device for displaying information on crt screen | |
SU1661750A2 (en) | Device for data display on crt screens | |
SU959146A1 (en) | Device for displaying information on crt screen | |
JPS5931717B2 (en) | television screen display device | |
SU560247A1 (en) | Device for displaying information | |
SU922719A1 (en) | Device for generating vectors on display with raster scanning | |
SU1149304A1 (en) | Device for displaying graphic information on television indication unit | |
SU1714584A1 (en) | Graphic data display unit | |
SU1005171A1 (en) | Information displaying device |