JPS60100190A - Television screen display unit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 ［産業上の利用分野」 本発明はテレビジョン受像機等の映像画面に関数軌跡、
座標軸、文字、記号等を人生４−るノニめの表示装置に
関するムのである。[Detailed Description of the Invention] [Industrial Field of Application] The present invention provides a method for displaying function trajectories,
This is about a display device that displays coordinate axes, characters, symbols, etc. in real life.

［従来技術］ 種々の関数計算の過程において、所定の関１ｉｋ　Ｕ）
軌跡を表示することは、極めて白ＩＩＩ　ｊｉごと“ζ
Ｃ，；Ｃ６このような関数軌跡やグラフは、たとんばマ
イクロコンピュータとテレビノヨン受象機とのｍみ合せ
によって、表示されるが、従来は同・画面１−には同一
色（白土だ（Ｊ黒）の軌跡しか表示ｉ−ることかてきず
、複数の関数軌跡を識別４〜ることか困難であっノこ〇 ［発明の目的１ 本発明は、種々の関数軌跡を安価な装置と簡単な操作て
大小４′ろノーめになされたらのでテレヒジジン受像機
等の映像画面に関数軌跡を複数種の色彩て表示てきろケ
レヒノヨン表ンド装置を提供上ることを１己１的と４′
るムのである。[Prior art] In the process of various function calculations, a predetermined function 1ikU)
Displaying the trajectory is extremely white III ji “ζ
C, ;C6 Such function trajectories and graphs are displayed by a combination of a Tomba microcomputer and a TV Noyon receiver, but conventionally the same color (white clay) was displayed on the screen 1-. It is difficult to identify multiple function trajectories.Objective of the Invention 1 The present invention is to display various function trajectories using an inexpensive device. If you can easily operate the function locus in multiple colors on the video screen of a TV receiver, etc., we will provide you with a display device that can be used for both large and small scales.
It's from Lum.

［発明のｆｉＸシ成１ 本発明はテレビジョン受像機に接続４−ることにより、
該テレビジョン受像機のＩＩＬＩｉ　１ｌｌｌ　１１に
情報を表示する装置で、テレヒノヨノ画面は多数の画素
にで１戊り、１画素ｊｒｈに邑を−ノ＋ｌるノーめの１
画素をｎヒツト（ｎ！Ｊ複数て整数）構成したしのであ
って、画面」−１に表、Ｊ（されろ情報のブし！フラノ
、命令を貯えろプロタフムメモリ（Ｉｌｏｌｖｌ）と、
上記プ［７タラノー・メモリのプＵグラノ＼命令を解読
し実行４−るための手段と、 該手段の制御のらとにテレヒンヨン画面上に表示するデ
ータを貯えろ１１１Ｓ記ビット数１１と同１−ｎｉｌ・
’−１のランダムアクセスメモリ（１工人Ｍ）と、］ｊ
４記各１Ｎ　Ａ　Ｍの出力から所定の色コ　１・を抜き
出し、この色コ−１・から色信号を（′１り出４−八め
υ）手段と、 前記ｌ（ΔＭの出力から輝度信号を？ｊＩるための手段
と、 バースト信号および水〜ＩＺ・垂直同期信ぢを得ろため
の手段と、 前記色信号、輝度信号、バースト（９１号および水平・
垂直同期信号を混合して合成映像（１，チとし゛ご得る
手段と、 この合成映像信号を高周波変！Ｊ＾１４−ろ罫段とを具
備して成ることを特徴とづ゛る。[fiX configuration of the invention 1] The present invention provides the following features:
This is a device that displays information on the IILIi 1llll 11 of the television receiver, and the TV screen has a large number of pixels.
I configured n pixels (n!J is an integer), and there is a table on the screen ``1'', and a table ``J'' (Browse the information! Furano, store the instructions in the protaph memory (Ilolvl),
A means for decoding and executing the command in the program memory, and storing data to be displayed on the telephony screen in addition to the control of the means. 1-nil・
'-1 random access memory (1 worker M) and ]j
4. Extract a predetermined color code 1 from the output of each 1N AM, and extract a color signal from this color code 1 by ('1 extraction 4 - 8 m) means, and calculate the luminance from the output of the l(ΔM). Means for obtaining the burst signal and water to IZ/vertical synchronization signal; Means for obtaining the color signal, luminance signal, burst signal (No. 91 and horizontal/vertical synchronization signal);
The present invention is characterized by comprising a means for mixing a vertical synchronizing signal to obtain a composite video signal (1), and a filter stage for converting the composite video signal into a high frequency signal.

［実施例］ 以下にこの発明の一実施例を図面ととムに説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

第１図と第２図において＋　＋、、１本発明の関数・１
ｉｌｈ跡等の信号を送出出来るようになした電ｊ′Ｉ基
ト１−１幹機（以下計算機という。）で、この関数１す
Ｌ跡等の信シ）は信号変換器２に加えられ、こご′ζ所
定形式の合成映像搬送波に変換され、この合成映像搬送
波か家庭用の一１゛レビジョン受像（幾３のＪ′）丁す
接続端ｒに印加されて、所定の関数・＋ｖｉ跡か映像画
面イー１−に映出さＡ］ろ。In Figures 1 and 2, + +, 1 Function of the present invention 1
In the electric base 1-1 main machine (hereinafter referred to as a computer) which is capable of sending out signals such as ilh traces, this function 1 (signals such as ilh traces) is added to signal converter 2. , here'ζ is converted into a synthesized image carrier wave of a predetermined format, and this synthesized image carrier wave is applied to the connection terminal r of a home-use 11゛revision receiver (J' of 3), and a predetermined function +vi is applied. A trace will appear on the video screen E1-.

計ｘ′？、＋ａ　＋の操作画には、第３図に小４′よう
に、１ａには関数軌跡Ｎ・の大小を指示４ろ複数のキー
、１）Ｍ、１ンＸ、ＩンＹ、Ｓ’ｌ’、１．（ａｃｋ、
ｌ０１ＳＩＮ。Total x'? , +a On the + operation screen, as shown in Fig. 3, 4' indicates the magnitude of the function locus N. 4 and multiple keys, 1) M, 1-X, I-Y, S'l', 1. (ack,
l01SIN.

Ｌ　Ｆ活を０１１１えごいる。」、記の３キーの機能に
ついては後述４ろ、なお第３図にて明らかなように操作
用ギ−としては、公知の電ｒ！：ξ１−１計’ｎ、１ｍ
と同様な機能をしり各種の＝１’　−Ｉｆｆ、即し、関
数選択キーｌｂ、；°ノコｌ−ｌｃ、ブし１タソノ、キ
　１（１を６ｉｉ１え一ζいろ。LF life is 0111 selfish. The functions of the three keys will be described later in Section 4, but as is clear from FIG. :ξ1-1 total'n, 1m
It has the same function as various =1'-Iff, i.e., function selection key lb,;

本発明において１ｌｌｌ算機１から送出される関数軌跡
等の映像情報により第４図に小４”よりに関数軌跡Ｃや
座標軸Ｘ、Ｙかテレビジョン受像機３の映像画面４に表
示されろか、ごの関数軌跡や座標軸は適自大きさて輝く
画素１’の連続線により形成されろ。１りの画素１）は
第５図に小４−．１：うに映像画面４を行列状ニ（２１
ｖＮ　Ｉ）ｘ（２Ｎ　＋　Ｉ）ｆｌにＩ（Ｍ。In the present invention, the function locus C and the coordinate axes X and Y are displayed on the video screen 4 of the television receiver 3 using the video information such as the function locus sent from the computer 1 as shown in FIG. The function locus and coordinate axes of the image are formed by a continuous line of shining pixels 1' of an appropriate size.One pixel 1) is shown in Figure 5.
vN I) x (2N + I)fl to I(M.

Ｎは適宜な整数）に区分した人きさて表わさイする。N is an appropriate integer).

また、画１ｆｉｉ　Ｊ二の各画素の列（水）（・）方向
の座標位（−１１は、たとえば画面の左端から数んた画
素ムター（二〕、わされ、行（垂直）方向の座標位置（
Ｊ）ことえば両面のＪＪ：ｉｌｉから数えた画素数て表
わされる。１．１τ１１桟１から送出される映像情報は
、列方向の叶佳：″′位置を小４゛信舅１と行方向の１
東標位置を小４’　ｆ、：！ｊ、１と、各信号１．Ｊの
タイミングを示ず信号１？とに’；　シ；＋　。In addition, the coordinate position of each pixel in the screen 1fii J2 in the column (water) (・) direction (-11 is, for example, the coordinate position of the several pixels from the left edge of the screen (2), the coordinate position in the row (vertical) direction) position(
J) In other words, it is expressed as the number of pixels counted from JJ:ili on both sides. 1.1 The video information sent from the 1τ11 crosspiece 1 is located at the position of 4" in the column direction and 1 in the row direction.
The east marker position is 4' f, :! j, 1, and each signal 1. Signal 1 without showing the timing of J? Toni';shi;+.

、１のデータで表わされる座標の画素か輝くか否かを’
Ｉ”、’“０”で表わした信号！〕とにＪ−〇構成され
る。なおこの実施例ては信号１．、ＩｆＪそれぞれｉ」
、列の位置を表イつず５ヒツトの２進化１０ＩＩＬ：＋
　−１・信号である。, determine whether the pixel at the coordinates represented by the data 1 shines or not.'
I", 'signal represented by "0"!]".
, show the position of the column. Binary evolution of 5 hits 10 IIL: +
-1・It is a signal.

前記映像画面４に、文字、記号等を大小４”ろ場合には
、本実施例では第６図に７１り４′よ〕に、前記した画
素の３×５個（３列５　ｉｊ）の１１月蔦ン１ＩＪＪ域
ｌ・〕１に表示し、該領域Ｉε１にそれぞ４１列４；よ
ひ行に画、÷１３個分の余白部分Ｓを形成している。、
　４ｔＪわ１）前記映像画面４は、６×８個（６列８　
ｔｊ）の画、Ｆ：４１ｉ′ｌ位領域１・〕、としζ、１
１×ｍ個の中位領域■ε、を（ｉ’していろ。（第７Ｉ
ズ１参照） 映像画面４に、１ノ（」ろ単位領域Ｉ！、、の位置ＩＪ
：　ｌ１ｉｊ記したと同様に、映（象情１’ｌｊ　Ｉ　
、　、１　、　Ｉｌ、Ｉ）により決定さＡする。前記し
た動作モー　トキーｉｎ、　ｌ　ａのうち、１（ａｃｋ
ギ−１ＬＦ＝１−、ｈ；よびＳｌ）キ　の押圧操作にＪ
、り該！１１位領域１・：１の１１″Ｉ置の移動を指令
４る信号か３１多月幾１から出力されるよっにな−１て
おり、本実施例においては、Ｉ（ａｃｋ　；ｌ’　、Ｉ
、ＦキーおよびＳＰキ　に、１、り指定さイ１ノーｊｉ
ｉ位領域１・：ｌの映像画面４に対４′る（１γ置をカ
ーソルとｆｊ＋、し、よ〕こ前記した各種情１すを選択
４′ろたｙ）θ弁１’　−１ｉ１１　ｌ　ｂ、　Ｉ　ｃ
の操作に、１す、計算機１から呼び出された文字、記号
等、例えば数字、四則演豹把号等の映像情報をキー情報
と称４ろ、１ 次に電子車−１：４１’１９機１を第８図に乙と一ノい
てさらに訂述４゛ろ。If characters, symbols, etc. are to be displayed on the video screen 4 in a size of 4", in this embodiment, 3 x 5 pixels (3 rows 5 ij) of the above-mentioned pixels are placed at 71-4' in FIG. It is displayed in the November vine 1 IJJ area l.]1, and in the area Iε1, 41 columns and 4 horizontal lines are drawn, and a margin S of ÷13 is formed.
4tJ1) The video screen 4 has 6 x 8 pieces (6 rows and 8
tj) image, F: 41i'l area 1.], and ζ, 1
Do (i') 1×m intermediate regions ■ε. (7th I
(See image 1) On the video screen 4, the position IJ of the unit area I!
: As written in l1ij, the image (image 1'lj I
, ,1, Il,I) is determined by A. Among the operation mode keys in and la mentioned above, 1 (ack
1LF=1-, h; and SL) J for pressing operation
, Rika! The signal commanding the movement of the 11th place area 1.:1 to the 11'' I position is output from the 31 Tatsuki Iku1, and in this example, I(ack;l', I
, F key and SP key are specified as 1 and 1.
4' to the video screen 4 of the i-position area 1. b, Ic
For the operation of 1, the video information such as characters, symbols, etc. called from the computer 1, such as numbers, four arithmetic symbols, etc., is called key information. 1 in Figure 8 with Otsu and Ichi and further revise 4.

第８区１こむいて、Ｋ　ＬＪはギ　ユニットて、ＫＵＭ
は前記しノこ動作モ　トキ−１１＄　１　ａのロノタ式
ギニに−ノト、Ｋ　Ｕ　Ｉは、前記した関数選択キー１
ｔ’ＦＩｂ、数字および記号キー１！ｉ　Ｉ　Ｃ１お、
ｊ−びブしツタラムキーｊ！＄　１　＋１の復帰式キー
ユニットでと）ろ、。8th Ward 1 Komuite, K LJ is Gi Unit, KUM
is the above-mentioned saw operation motor key 11$1a, and KUI is the above-mentioned function selection key 1.
t'FIb, number and symbol key 1! i I C1 Oh,
j-bibushi tutaram key j! With the return type key unit of $ 1 +1).

先４゛軌跡等の表引を指示ずろ動作モ　１・＝１＝　ｌ
ｆｆ１ａについて第３図を参１ｉｊｉ　して説明４ろと
Ｉ）　Ｍキーは映像画面４」二に関数軌跡、座標軸、文
字、記号等の表示を指示する軌跡等表示用ギ　でδる３
゜ｒ’ｘギ−およびＰＹギ−（Ｊ、映像画ＩｆＩｆ／１
ニ設ノトケるＸおよびＹ軸座標のそれぞれの１１１位尺
度／＼Ｘ。Instructing to look up the next 4゛ locus, etc. 1・=1=l
Regarding ff1a, please refer to Figure 3 and explain 4 and I).
゜r'xgi- and PYgi-(J, video image IfIf/1
111 scale of each of the X and Y axis coordinates /\X.

△ｙを指令゛４′るらのである。△y is commanded ゛4'.

例えば、順次ＰＸキハ数値ギ−１３１，１〕Ｙキー、数
１めキー寸３」を抑圧操作４′るごとに、］、す、１１
′！位…△Ｘを３、単位量△ｙを３として指定４“ろ３
゜＋３ａｃｋギ−は、前記した中位領域ト：１の表７ド
ｌｉ’７置を示すカーソルの１同左への移動を指令し、
Ｓ１ンキーはカーソルの１同右への移動を指令し、１゜
Ｆギ−はカーソルの１行政行を指令し、１１０キは単位
領域Ｉ・〕、の映像消去、４−なわｌＣ空白金指小４′
るムのである。For example, every time the PX Kiha value key - 131, 1] Y key, number 1 key size 3 is suppressed 4',], Su, 11
′! Place...Specify △X as 3 and unit quantity △y as 3 4"ro 3
゜+3ack gear commands to move the cursor indicating the position of table 7 doli'7 in the above-mentioned intermediate area t:1 to the left,
The S1 key commands the cursor to move one step to the right, the 1°F key commands the cursor to move one line, the 110 key erases the image of the unit area I. 4′
It's from Lum.

ＳＴはスタート用のギ−である。ST is a starting gear.

再び第８図においてＫＣはキーユーノトＫ　［Ｊに対応
したキー解読器で、復帰式キーユニットＫＵ１に対応し
たキー解読器Ｋ　ＣＩ　、および［７ソク式ギーユニッ
トＫ［ＪＭに対応し）こＫ　Ｕ　Ｍを（ｊ″づ゛る３゜
ＩｔＬＩはブロクラムメモリて、例えば、ＩｊＯＭ（リ
−１・・オンリー・メモリ）からなる。ＭＬＪはメモリ
ユニットで、例えばｌｌΔＭ（ランダム・アクセス・メ
モリ）からなり、複数個のメモリ部Ｉ。Again in FIG. 8, KC is a key decoder corresponding to the key unit K [J], a key decoder K CI corresponding to the return type key unit KU1, and a key decoder K CI corresponding to the return type key unit KU1, and a key decoder corresponding to the key unit K [JM]. ItLI is a block memory, for example, consisting of IjOM (Li-1...only memory). MLJ is a memory unit, consisting of llΔM (random access memory), for example. , a plurality of memory units I.

、１．ｘ、ｙ、△Ｘ、△ｙ２Δ、Ｍ、９Ｍ、、Ｐ（ン。, 1. x, y, △X, △y2Δ, M, 9M,, P(n.

およびレノスタ部Ｗ、Ｚを（１′ケる。ＦＡは加誠算４
４−ろ演′Ｓ月Ｉｌｌ路で♂うろ。、、ＩＣは比較判別
回路、八〇Ｇはア；１−コノ、レ　タ、ΔＣＧはア：ｌ
’−＋−ムレ−タΔＣＣの人力制御回路である。And renostar part W, Z (1'). FA is addition
4-Roen'S Moon Ill Road ♂ Wandering. ,,IC is a comparison/discrimination circuit, 80G is A;1-Kono, letter, ΔCG is A:l
'-+-Muleta ΔCC human control circuit.

ＭΔＳ（」アドレス決定回路、ＭΔ１えはアトレスレノ
スタ、Ｍ　Ｄ　Ｃ：はアトレスデコ　タでＪうり、ＭＳ
は人出力制御回路で、人力制御回路ＭＳＩおよヒ１１１
力制御回路Ｍ　Ｓ　Ｏヲｆ−ｉ”４’　ロ。ごｔＬ等Ｍ
ＡＳ、ＭΔ１え、ＩＶＩ　Ｉ）　ｃ　ｔＪ、　ｉｉｉ＋
記メモリユニットＭＬＪに対して作動４゛ろムの一ζあ
る。MΔS(' address determination circuit, MΔ1 is Atres Renostar, MDC: is Atres decoder, MS
is the human power control circuit, and the human power control circuit MSI and H111
Force control circuit M S
AS, MΔ1e, IVI I) c tJ, iii+
For the memory unit MLJ, there is one working 4-ROM.

ＩｔΔＳｆＪアドレス決定回路、Ｉｔ　Ａ　Ｒはアトレ
スレノスタ、Ｉｌｌ、１　Ｃ＋Ｊアドレスデコーダ、お
よび１１ＵＧは命令選択回路である。こＡ１″５・１工
ΔＳ、１１Δ■え、Ｉｔ　Ｉ）　ＣおよびＩｔ　Ｕ　Ｇ
は前記プ（Ｊタソノ、メモリ■えＵに対して作動４−る
ムのである、。ItΔSfJ address determination circuit, It AR is an address reno star, Ill, 1 C+J address decoder, and 11UG is an instruction selection circuit. This A1″5・1 workΔS, 11Δ■E, It I) C and It U G
is the operating mode for the memory.

１Ｍはブログラノ・メモ１月ｔＵからの命令の解読器で
ある。1M is a decoder of instructions from Brograno Memo January tU.

Ｆ［Ｊは第１出カバソフアレジスタ、ｌ？　ｔｌ　Ｃｆ
Ｊ第１出力バッファレノスタＦＵの人力制御回路で♂う
り、その第１出カバツフアレンスタＦ　１１か前記した
信号１ｔ、ｌ）を出力する第１出力端子１ｔＴ　５　（
’ｌ）谷端子と接続されている。F [J is the first output cover register, l? tl Cf
The first output terminal 1tT 5 (
'l) Connected to the valley terminal.

ＷＵは第２出力バノフアレノスタで、この第２出力バノ
フアレンスタＷＵに対して人力制御回路ＷＩ０１ノフト
制御回路５ＬｌＷか作動し、Ｗ　ＯｆＪその第２出力バ
ツフアレジスタＷＩＪの出力制御回路で、映像情報信＋
Ｈ，，＋を出力４“ろ第２山力端子１１■６に接続され
でいる。WU is the second output banoff buffer register WU, and the human control circuit WI01 and the noft control circuit 5LlW operate for the second output banoff buffer register WU, and the output control circuit of the second output buffer register WIJ operates the video information signal +
The outputs H, , + are connected to the second output terminal 11 and 6.

つぎに、関数軌跡をテレヒジニＩン・ブ像（＆３の映像
画面４に表示４−ろノーめに、ＲＩｐ：　Ｉ幾１の第１
お、１、び第２出力端子１１１５および６に前記しノー
信シ」１工。Next, the function locus is displayed on the video screen 4 of the TV image (&3).
1 and 2 output terminals 1115 and 6.

■〕」九）こびＩ、、Ｊを出力４゛る動作を、動ｆ′１
フ（Ｊ　チト−トを示４′第１１図および計算機１を示
す第８図に乙とついて、説明４′る。■〕9) Output 4゛ of dwarfs I, , J, and move f'1
Figure 11 shows the computer 1 and Figure 8 shows the computer 1.

第１１図において、Ｓ１スアソブでは、関数軌跡の映像
情報である信号１　、．１　、　Ｉ＋、、　Ｄを得るた
め１こ（ま、−）き゛の、ｊ；うに、計工′−（幾１の
；１＝−ユニー・ソト１（ＬＪによるキ　操作をおこな
う。In FIG. 11, in the S1 subsub, signals 1, . 1, I+,, To obtain D, perform the key operation of 1 ko(ma, -), j; uni, keiko'-(multiple 1; 1=-uni soto 1 (LJ).

１４′、ｌ’Ｘキーを押１」、シ、リリいて、＋ｉＦｊ
記栄位量△Ｘに相当４゛る数値キーを押圧４′る。りき
に、１’Ｙキーを押１１シ、前記単位ｈ１△ｙに相当４
る数値キ　を押１１′、・１′ろ３．そして、Ｉ）　ｈ
ｌＩギ−を押圧しノー後に、関数選択＝ｌ”　ＩＩＴ、
Ｉｂのうらからａ１１１１関数キー択し、表引しようと
４−ろ関数「（×）に対４゛るプロゲラミンクをおこな
う。たとえば、関数ｒ（ｘ）か　ｅ”ｓ目１ｘであると
きには、第２図に示したギ−１ｉＮｂ、Ｉｃおよび１ｄ
のうし、順次、ｔｖｌＲ，ｅＸＩＶＩ−１７ＭＲ１ｓ＋
ｎ　Ｘ　ＭＩｔｔ　＝のギ−を押圧４る。14', l'Press the
Press the numeric key 4' corresponding to the recorded value △X. Next, press the 1'Y key to select 11, which corresponds to the unit h1△y.
Press the numeric keys 11', 1' and 3. and I) h
After pressing lI key and NO, function selection=l"IIT,
Select the a1111 function key from the back of Ib, and perform progeramink for the 4-ro function "(x)" to look up the table.For example, when the function r(x) is the The gears shown in the figure 1iNb, Ic and 1d
Noushi, sequentially, tvlR, eXIVI-17MR1s+
Press the gear of n x MItt = 4.

このようなキー抑圧操作により、旧算機１にお１ノる関
ｖｊ、（！Ｘ−８１１１ｘノブ［Ｊグラミニ／９を完了
’４”、、ｌ。By such a key suppression operation, one entry to the old computer 1 is performed.

第８図において、よ４〜、ｌ）ｘキーを押圧４”ると、
この状態をメモリュニッｌ−ＭＵ内の１ビットメモリて
記憶しておく。つぎに、数値ギ−を押ｊ上し／ｊとき、
比較判別回路ＪＣにおいて、ごの押１１．操作を検知ケ
るとともに数値データは＋ｌｉ位ｉ、、ｉｔ、　／′Ｘ
Ｘであると判断し、この単位量△Ｘの敗（％Ｉｔデ　タ
をメモリュニソｌ□ＭＵ内のメモリ部△Ｘに記憶４゛る
。４−なイつち、　順次、ＫＬ）　ｌ−ＫＣｌ　−ンΔ
　ＣＣ−１△　ＣＣ→ＭＳＩ→ｔｖｌＵと動作４゛る。In Figure 8, press the x key 4" to
This state is stored in a 1-bit memory in the memory unit MU. Next, when pressing the numerical value j up/j,
In the comparison/discrimination circuit JC, press 11. As soon as the operation is detected, the numerical data is +li, i,, it, /'X
It is determined that X, and the loss of this unit quantity △X (%It data is stored in the memory section △X in the memory unit MU. −nΔ
CC-1△ There are 4 operations: CC → MSI → tvlU.

つぎに、ＰＹキ　を押圧４−ると、前記ＰＸギ−の押Ｉ
Ｊ、払傅を記憶４〜るメモリをセラｌ−１，、新たにＩ
）Ｙギ−を押１１シたごとを記憶する。つぎに数値キー
の抑圧操作を、１）１ｆ記したように、比較判別回路Ｊ
Ｃに４；いて検知し、数値データは単位量△ｙであると
判断し、ごの単位量△ｙの数値データをメモリユニット
ＭｊＪ内のメモリ；ηく△ｙに記憶する。つぎに、前記
し／＝　Ｊ、つに、Ｉ）Ｍキーの押圧操作後、関ｖｉｒ
ｈ）を指定・１へくギ−ｆｆｌｌｂ、ＩｃおよびＩｄｌ
’Ｔから適宜選択してキー押圧操作すると、その抑圧操
作しノーキに対応する指令コ−１・信号か順次、メモリ
ュエノ１−ＭＵ内のメモリ部Δに記憶されろ。このよう
に、ＰＭギキーよる関数を指定する指令の解除は、メモ
リユニット内Ｕ内に設けた、ＰＭギ−の抑圧状態を記憶
するメモリ　（フリップフロップ回路等である）によっ
ておこなう。このメモリを、つぎのステップＳ２のＳ′
Ｆキーの抑圧操作によりリセットさ且ておこなう。Next, when the PY key is pressed 4-, the PX key is pressed
J, memorize the memory 4 ~ cellar l-1,, new I
)Press Y key to memorize the 11th action. Next, the suppression operation of the numeric key is performed by the comparison discrimination circuit J as described in 1) 1f.
C is detected, the numerical data is determined to be a unit quantity Δy, and the numerical data of each unit quantity Δy is stored in the memory;η×Δy in the memory unit MjJ. Next, after pressing the above /= J, Tsuni, I) M key,
h) Specify 1 to ffllb, Ic and Idl
When you select an appropriate key from 'T' and press a key, the command code 1/signal corresponding to the suppression operation is sequentially stored in the memory section Δ in the memory 1-MU. In this way, the command specifying the function based on the PM key is canceled by the memory (such as a flip-flop circuit) provided in the memory unit U and storing the suppressed state of the PM key. This memory is transferred to S' in the next step S2.
Reset by pressing the F key.

なお、前記した単位量△Ｘ、ΔＹのみを変更して、同一
の関数軌跡を表示したいときには、Ｓ′ｖキーを押圧操
作する前に、再度、＋ｉｉｊ記した操作と間柱なキー操
作で、！１′Ｌ位量△Ｘ、△ｙを設定４−４ｃばよい。If you want to display the same function locus by changing only the unit quantities △X and ∆Y mentioned above, before pressing the S'v key, repeat the operation marked +iii and the key operation again. It is sufficient to set the 1'L position amounts △X and △y to 4-4c.

また、表示を希望する関数軌跡の関数［（Ｘ）を指定４
−ろ指令を解除４′るには、前記したメモリユニットＭ
Ｕ内のメモリをリセット４−ればよいか、このメモリの
りセットは、ＰＭ子キー抑圧操作後のキーユニット１り
（Ｊのうちのいづれかのキー押圧操作ｊこよりおこなう
ようにしてらよい。Also, specify the function [(X) of the function locus you wish to display 4
- To cancel the 4' command, use the memory unit M described above.
It is sufficient to reset the memory in U, or this memory setting can be performed by pressing any key of key unit 1 (J) after the PM child key suppression operation.

Ｓ２ステツプでは、Ｓｌステップにおけるプログラミン
グの指令操作後に、Ｓ′ｒギ−を抑圧操作４′ろことに
より、つぎのステップＳ３に進む。In step S2, after the programming command operation in step S1, the S'r gear is suppressed by operation 4', and the process proceeds to step S3.

Ｓ３ステツプては、メモリ部Ｉの値をＯにし、かつ関数
ｆ（ｘ）の変数Ｘを設定する。ケなわ１３．１＝０、お
よびｘ＝−Ｎ・△Ｘの処理をセる。これは、メモリユニ
ット内のメモリ部１に０を記１０させ、かつメモリ部Ｘ
に−Ｎ・△Ｘを記憶さＵる。In step S3, the value of the memory section I is set to O, and the variable X of the function f(x) is set. Keyword 13.1=0 and x=-N·ΔX processing. This causes 0 to be written in memory section 1 in the memory unit, and memory section X
-N・△X is memorized.

なお、値Ｎは、前記し映像画面４の列方向にＪｊ（Ｊる
中央列の番号に相当する。Note that the value N corresponds to the number of the center column of the video screen 4, which is Jj (J) in the column direction.

Ｓ４ステツプでは、メモリ部■の１１．！（と数値２１
刈との比較判別をおこなう。いま、メモリ部１の値は０
であると４−ると、この判別結果はＹＥＳとなり、つき
゛のステップＳ５に進む。In step S4, 11. ! (and the number 21
Comparison and discrimination with mowing. Now, the value of memory part 1 is 0
If 4-, the result of this determination is YES, and the process proceeds to step S5.

Ｓ５ステツプでは、関数ｆ（Ｘ）の演算を実行４−る。In step S5, the calculation of the function f(X) is executed.

これは、まず、プログラムメモ１月？ｌ］からの命令に
よりメモリュニツＩ−Ｍ　Ｕ内のメモリ部Ｘの内容を、
第１メモリ部Ｍ１に移４−ｏ４°なわら、第８図におい
て、順次ＭＵ　→ＭＳ、、−１”Δ−ΔＣＧ→ΔＣＣ→
ＭＳ→ＭＵと動作ケる。その後、メモリュニッｌ−ＭＵ
のメモリ部Δに記憶している前記関数［（Ｘ）の変数Ｘ
に対する演算を実行４′る。これは、第８図において、
アキコムレ　タΔＣＧに、ギ−Ｍ　ｎ　、に対応したフ
ード信号を人力して、プログラムメモ１月ｌＵ内のＲＯ
Ｍのアトレスヲ指定し、そのＩｔ　ＯＭから、メモリ部
Ｍ１の内容をメモリュニノｌ−Ｍ　Ｕ内のレジスタ部Ｗ
に呼ひ出せという指令を呼び出４°０この指令により、
メモリ部Ｍ１？こ記憶していたｘ１４−なわし−Ｎ・△
Ｘがレジスタ部Ｗに人力さイする。ごのｊ；うにして、
ＰＣをカウノトアソブさＵることによりＣ８の演工′−
をおこなう。この演り：＆’＋果をＭ　−１−ｙキーに
にり指定されたメモリ部Ｍ２に一時記憶４−る。つぎに
、ｅＸの演τ９と同様に、５ｉｎｘの演算を実行し、こ
の演算結果を１亥レノスタｒ’ｑｌ　Ｗ　ｉご人力４〜
る。このよき、乗１′−記号Ｘのキー指令より、ｅＸの
演エン結果と５ｉｎｘの演算結果との乗算か指令さイ１
、この乗り結果か１懐レノスク；Ｉｔ　ｗにめられる。First of all, is this the program memo for January? The contents of the memory section X in the memory unit I-M U are
While moving to the first memory part M1 4-o4°, in FIG. 8, sequentially MU → MS, -1"Δ-ΔCG → ΔCC→
It works from MS to MU. After that, memory unit l-MU
The variable X of the function [(X) stored in the memory unit Δ
4'. This is shown in Figure 8.
The RO in the program memo January 1U is manually inputted to the Akicomreta ΔCG with the food signal corresponding to G-Mn.
Specify the address of M, and from that It OM, transfer the contents of the memory section M1 to the register section W in the memory node l-M U.
Call the command to call 4°0 With this command,
Memory part M1? I remembered this x14-Nawashi-N・△
X manually enters the register section W. Go no j;
C8 operation by autoassociating the PC'-
will be carried out. This performance: &'+ result is temporarily stored in the memory section M2 specified by pressing the M-1-y key. Next, in the same way as eX's operation
Ru. From this key command of the multiplier 1'-symbol
As a result of this ride, I won a prize.

その後、該レジスタ部Ｗの内容をメモリ１ｔｌ（ｙに関
＆’ｌ　ｌ＋’ｉ　ｙとして記憶４°る。このような順
序て関数（＋ｌｊ　ｙをめる動作を実？ｊした後に、メ
モリュニッｌ−Ｍ　ＬＪ内のメモリ部１１に０を記憶４
−ろ。このようにして、映像画面４の第１列画素＋ｒ＃
（２Ｍ＋＋個である）のうち、関数値ｙに相当する画素
の決定、ずなわら、行位置の決定のために、次のステッ
プＳ６に進む。After that, the contents of the register W are stored in the memory 1tl(y) as &'l l+'i y.After executing the operation of adding the function (+lj y) in this order, -M Store 0 in memory section 11 in LJ 4
-Ro. In this way, the first column pixel +r# of the video screen 4
The process proceeds to the next step S6 to determine the pixel corresponding to the function value y among the 2M++ pixels, and also to determine the row position.

Ｓ６ステノプでは、メモリュニッＩ−Ｍ　Ｕ　内のメモ
リ部ｙに記憶した関数値ｙの（−１１と、Ｍ・△ｙ　ｆ
＋’ｉとの比較判別をおこなう。これは、Ｓ５ステツプ
でめた関数値ｙに１１当する映像画面４上の？）゛位置
が映像画面４の」−側或いは］・側にはみ出した（−１
であるか否かを判別する処理である。Ｊ：４゛、プログ
ラムメモリＲＵのＲＯＭからの命令に、にす、メモリュ
ニッｌ−Ｍ　ＬＪ内のレジスタ部Ｗに値Ｍを記憶する。In the S6 stenope, the function value y stored in the memory section y in the memory unit I-M U is (-11 and M・△y f
+'i is compared and determined. Is this the value on the video screen 4 that corresponds to 11 for the function value y determined in step S5? )゛The position protrudes to the ``- side or ]- side of the video screen 4 (-1
This is a process of determining whether or not. J:4', In accordance with the instruction from the ROM of the program memory RU, the value M is stored in the register section W in the memory unit l-M LJ.

この値Ｍは、前記したように、映像画面４の行方向にお
ける画素数２Ｍ＋１の半値である、２これは、第８図に
おいて、順次ＲＵＧ−１ｖｌｓＩ　・ＭＵと動作する。As described above, this value M is half the value of the number of pixels 2M+1 in the row direction of the video screen 4. In FIG. 8, this value M operates sequentially as RUG-1vlsI.MU.

つづいて、メモリ部△）・の内容をレノスタ部Ｚ＋、：
移す。これは、第８図において、ＭＵ→ＭＳＯ−４ＡＣ
Ｇ−チ△ＣＣ・Ｎ・Ｉ　Ｓ　Ｉ　ｙＭｌｌと動作する。Next, the contents of the memory section △) are transferred to the renostar section Z+:
Move. This is shown in Figure 8 from MU to MSO-4AC.
It operates as G-chi ΔCC・N・I S I y Mll.

そして、メモリユニットＭＬＩ内のレジスタ部Ｗの内容
と、レジスタ部Ｚの内容との乗Ｎ＞結果をレジスタ部Ｗ
に得る。つぎに、メモリコニニットＭＵ内のメモリ部ｙ
の内容をレジスタ部Ｚに仔してから、演茎′２回路ＦＡ
においてＷ−乙の減算をおこなう１．この演見１におい
て、差値が負になれば、；１−ヤリ−（ｌパルス信号で
ある）か演算回路ＦＡから出力されろ、１ごのとき、比
較判別回路ＩＣはキャリーを検知４゛る。このことは、
レジスタ部Ｚの内容がレジスタ部Ｗの内容より人である
。４なわし、１ｊ１ｊ記した゛１′４ｊ別処理において
、関数値ｙかＭ・△ｙ値より大てあろと判別さイまたご
とてΔ５ろ。この判別において、関数値ｙがＭ・△ｙ値
より人、４−なわし映像両面・１にお（ｊる関数値ｙに
相当４”ろ行位置か該当しないならば、Ｓｌｌステップ
に進む。Then, the contents of the register W in the memory unit MLI are multiplied by the contents of the register Z. The result is multiplied by the contents of the register W
get to. Next, the memory section y in the memory unit MU
After storing the contents in the register Z,
Subtract W-B in 1. In this performance 1, if the difference value becomes negative, the arithmetic circuit FA outputs a 1-Yari (which is an l pulse signal). Ru. This means that
The contents of the register section Z are more accurate than the contents of the register section W. 4. In the 1'4j separate processing described in 1j1j, determine whether the function value y is greater than the M.Δy value. In this determination, if the function value y does not correspond to the 4'' row position corresponding to the function value y than the M.DELTA.y value, the process proceeds to the Sll step.

逆に、関数値）・かＭ・△ｙより小さく、当該関数値か
映像画面４内て表示ｔｉ１能てあろならば、Ｓ６スアノ
ブご比較判別回路、Ｉ　Ｃ：　ｉＪ、　Ｙ　Ｅ　Ｓと１
′４１別ケる。On the other hand, if the function value is smaller than M.
'41 Betsukeru.

いよ、Ｓ　［ｉスフノブの判別結果かＹ　Ｅ　Ｓとして
、っぎのスフ−７ブｓ７に進む。Okay, S [i Step Nob's determination result is YES. As S, proceed to Step 7 s7.

Ｓ７ステソブーごは、メモリ部、１の値と２Ｍ＋１（ｒ
ｏｌとの比較判別を」ｊこなう。オなわし、映像画面４
に、しく〕ろ関数値ｙに相当上る（」位置か、最下行（
第２Ｍ１ｒ）より１側のｔｉにあるかと゛）かを判別４
−る。メモリ部Ｊの値か２　Ｍ　−１−”Ｉ　（ｇ７″
、Ｉ鍔）人であると〆〆 きには、Ｓ６ステノブにおりるＮＯ判別と同（、Ｉ／に
、Ｓ１１スデツプに進む。いま、Ｓ７ステノブの判別結
果かＹＥＳであるとして、すぎのＳ８スアノプに進む。For the S7 Stesobo, the memory part has the value 1 and 2M+1(r
Do a comparative judgment with ol. Oh wait, video screen 4
, the function value y is equivalent to the value y ( ) or the bottom line (
Determine whether it is on the 1 side ti from the 2nd M1r) or ゛) 4
-ru. The value of memory section J is 2 M -1-"I (g7"
, I Tsuba) At the end, the same as the NO judgment in S6 Stenob (, I/), proceed to step S11. Now, assuming that the judgment result of S7 Stenob is YES, the next S8 Proceed to Suanop.

Ｓ８ステツプでは、前記したＳ６ステツプにお（Ｊる比
較判別と同様に、関数値ｙとｒシイ・△ｙ　（％’ｉ　
、！：の比較判別をおこなう。この判別結！ＩシかＮＯ
とム゛る、ずなわら、関数値ｙがＭ・△ｙ値より人とな
るまで、Ｓ７ないしＳ９ステツプの処理を繰り返えず。In step S8, in the above-mentioned step S6 (similar to the comparison judgment in J), the function value y and r
,! : Compare and judge. This judgment result! I or NO
However, the process of steps S7 to S9 cannot be repeated until the function value y becomes more human than the M.Δy value.

Ｓ９ステツプでは、前記単位量／＼ｙを累積加ｐ紺る処
理、ケなイっち、ｙ十△ｙと、累積加ｇ月！！Ｉ数を計
数４−る処理、ケなわら、１＋１とをおニな一］３゜こ
れは、メモリユニットＭＬＪ内のメモリ部）の内容をレ
ジスタ部Ｗ（、：移し、かつメモリ部△ｙの内容をレジ
スタ部Ｚに移し、演ｐ回路ｔ’　Ａに」、いて両レジス
タ部Ｗおよび乙の内容の加算をおごｊＪい、この演ｎ結
果を＋ｌｉびメモリ部ｙに記憶４゛る。そしてプログラ
ムメモリＩｊ　ＬＪからの命令によりアギ−１ムレータ
ΔＣＧに１を人力４〜るとと乙に、メモリュニッｌ−Ｍ
　ＬＪ内のメモリ部、Ｊの内容を演算回路ＦＡに入力し
、その演算回路ＦＡにおいてメモリ部、１の数値に１を
加算４“ろ演ｙ；１処理をおこない、この多古果を、Ｉ
Ｉ■ひ、メモリニＩ−ニットｔｖｌ　Ｕ　ＩＪ−１のメ
モリ１゛ηｉｌに記憶４ろ、。In step S9, the unit amount /\y is cumulatively added to p, and the cumulative addition is g month! ! The process of counting the number I, in addition to 1 + 1] 3゜This is the process of moving the contents of the register W (,: memory section in the memory unit MLJ) and storing the contents of the memory section △y Transfer the contents of the register part Z to the register part Z, add the contents of both the register parts W and B to the operation circuit t' A, and store the result of this operation in the memory part Y. Then, according to a command from the program memory Ij LJ, 1 is manually applied to the Aggie-1 muller ΔCG, and the memory L-M is
The contents of the memory section J in LJ are input to the arithmetic circuit FA, and in the arithmetic circuit FA, the memory section adds 1 to the value of 1 and performs the process 4" RO y; 1, and this Tako fruit is
I■Hi, Memory Ni I-knit tvl U Memory 4 in the memory 1゛ηil of IJ-1.

このように、Ｓ７．Ｓ８およびＳ））ステップの処理は
、Ｓ８スアノブにわ（ｊろ比較判別イ、−果かＮＯとな
るよて繰り返えＡ−０４−なわし、映像画面４の行方向
にわ（ｊろ関数１１“１ｙＵ−）ｉ−“１置、４なわＬ
′１行数を決定ケろための処理てある。Ｓ８ステツプに
お（」ろ判５４旧ｌ＋１果かＮＯとな−７たときに次の
ＳＩＯステップに進む。In this way, S7. Steps S8 and S)) are repeated in the row direction of the video screen 4. Function 11 "1yU-)i-"1 position, 4 ropes L
'There is a process to determine the number of lines per line. When the result of S8 step is 54 old l + 1 or NO - 7, proceed to the next SIO step.

ＳＩＯステップにおいては、前記したＳ９ステツプにお
いて計数したメモリ部、Ｊの値から１を減した数値を、
映像画面４にお＋Ｊる関数値ｙの行位置として決定・１
゛ろ処理をおこなう。、そして、前記したＳ４ステツプ
におけるメモリ部１の値（いま、Ｏである）と、ごのＳ
　Ｉ　Ｏステ、・ブにおいて決定したメモリ部、ｊの値
とか、そイ′１５れ、１つの変数Ｘに対応した映像画面
一１−の列位置および関数「（×）の行位置を示４“５
ヒツトのＢ　ＣＩ）コ−１・を式で映像情報１．Ｊとし
て出力端子群６に出力されろ。In the SIO step, the value obtained by subtracting 1 from the value of the memory section J counted in the above-mentioned S9 step is
Determined as the line position of the function value y on the video screen 4 ・1
Perform processing. , and the value of memory section 1 (currently O) in the S4 step described above and each S
The memory section determined in Step 1, the value of j, etc., and the column position of the video screen corresponding to one variable X and the row position of the function ``(x)''. “5
Image information 1. It should be output as J to output terminal group 6.

このときプログラムメモリＩｔＵからの命令に６七つい
てアギコムレータ八〇　Ｇにデータを人力（７、すぎに
、該アギ０．ムレータΔＯＣのデ　タを第１出力バソフ
アレノスタＩ”Ｕに人力さイアろ３．ｅシて、ｌ１Ｆｊ
記第１出力Ｑニア８子１１Ｙ５に信シシ■〕わよひ（１
’＋　’、；　Ｒ４：ｌｆ力する。ｄ〜なわし、セット
Ｄおよびセット１１の処理をおこなう。At this time, in response to the command from the program memory ItU, the data of the Agicomulator 80G is transferred manually (7, and the data of the Agicomulator ΔOC is transferred manually to the first output bus arenostar I"U. e, l1Fj
1st output Q Nia 8 child 11 Y5 message ■] Wayohi (1
'+',; R4: lf force. d~ Do the process of set D and set 11.

なお、前記し）こＳ６またはＳ７スアノブにＪ’；＋す
る判別結果がＮｏである場合には、Ｉｊ１ｊ記しへセッ
トＤ、セッｌ−１’ｊの処理をおこなうことなく、！号
Ｉｆステップに進む。In addition, if the judgment result of adding J'; Proceed to No. If step.

Ｓｌｌステップでは、メモリ部Ｉの値に１を加算し、か
つメモリ部Ｘの値に単ｊ；１量△×を加算４゛る。これ
は、前記した。にうに、メモリュー　ノドＭＵ内のメモ
リ部Ｉの内容に１を加すし、かりメモリ部Ｘの内容にメ
モリ部へＸの内容を加多′−４ろ演算処理を演算回路Ｆ
Ａにおいておこない、３イ］畠の演算結果を、それぞれ
、メモリ部■およびＸに記憶４−る処理−ごある。In the Sll step, 1 is added to the value in the memory section I, and an amount Δx of 1 is added to the value in the memory section X, i.e., 4'. This was mentioned above. Next, 1 is added to the contents of memory section I in memory node MU, and the contents of X are added to the contents of memory section X to the memory section.
Processing is performed in A, and the results of 3) Hatake's calculations are stored in memory sections 2 and 4, respectively.

以１−に説明しノーように、Ｓ４ステツプからＳｌｌス
テップよての処理を繰り返え４−ごとにより、映像画面
４にお１ノる関数１’（Ｘ）　（いま、ｅＸｓｉｎｘで
ある）の列、１）よび行位置か、第０列（最左諦１）か
ら第２Ｎ列（最右端）にイ゛）たって、順次、決定され
る。As explained in 1- below, repeat the process from S4 step to Sll step. The column, 1) and row positions are sequentially determined from the 0th column (leftmost column 1) to the 2Nth column (rightmost column).

その後、Ｓ４スフ−ツブに」ノいて、判別結果力ＮＯと
な−たとき、４″なわし、映像画面４の最右端（第２Ｎ
列）に幻４”ろ関数・１ｉｌｈ跡の映像情報１９．■お
よびＩ）、Ｉｊをそれぞれ出力端１’　ｌ＋Ｔ　（：お
にび５に出力４ろ処理を完了したとき、関Ｌ（軌跡の映
像情報の送出処理か終ｆ−ｄ°る。After that, when the judgment result was NO, the rightmost edge of the video screen 4 (the 2nd N
19.■ and I), Ij are respectively output to the output end 1'l+T (: Onibi 5). The video information transmission process ends.

−Ｌｌぎに、Ｘ１ｊよひｙ座標軸の映像情報を計ｒ、＋
：　＋ａ１の出力端ｊ’　Ｉｉ’１．５お、１び６に出
力４゛る動作を、動作〕１ノーチト１・を示づ′第１２
図、および前記計ｎ１ｉｌｌを小４第８図に乙とついて
説明４′ろ。この映像情報にらと一ノいて、テレビジョ
ン受像機３の映像画面に表小さＡまた映像を第１３図に
・ド４゛。−Ll, calculate the image information of the y coordinate axis of X1j, +
: Output terminal j'Ii'1.5 of +a1, output 4' to 1 and 6.
Figure 4, and the above-mentioned total n1ill are explained in 4th grade Figure 8. After seeing this video information, the video is displayed on the video screen of the television receiver 3 as shown in Figure 13.

ま４−１Ｓ１ステツプで（Ｊ１メモリ部Ｉの値を０にす
る。これは、第８図において、前ｒ＋ｕ　Ｐ　Ｍギ−を
押圧したとき、この抑圧操作をキー解１；タコ器Ｋ　Ｃ
Ｍで検知し、プログラムメモ１月ｔＵ内の所定のアドレ
スを指定して、メモリユニットＭｔｌ内のメモリ部Ｉに
０を記憶Ｕよという命令を該ブ［１タソムメモリＩｊＵ
から出力４−るらのて、順次、Ｉｔ　ＬＪ　Ｇ　・ＭＳ
Ｉ→ＭＵと動作４−る。In Step 4-1S1 (set the value of the J1 memory section I to 0), this means that when the previous r+u P M key is pressed in FIG.
Detected by M, designates a predetermined address in the program memo 1 month tU, and sends a command to store 0 in the memory section I in the memory unit Mtl to the block [1 data memory IjU.
From output 4-Ruranote, sequentially, It LJ G ・MS
I → MU and operation 4-ru.

Ｓ２ステツプでは、情報１の値を２　Ｎ　（１’ｌとの
比較判別を４５こなう。この２Ｎ値は、映像画面・１の
水平方向にお１Ｊる最右端の列番号に相当４−るらので
ある。この判別処理は、第８図において、比較判別回路
、Ｉ　Ｃにおいて判別処理し、いよメモリ部ＩがＯであ
るから、この判別結果＋」ｖ　＋・：　Ｓてｔリリ、つ
ぎのステップＳ３に進む。In step S2, the value of information 1 is compared with 2N (1'l) for 45 times. This 2N value corresponds to the rightmost column number in the horizontal direction of the video screen 1. In FIG. 8, this discrimination processing is carried out in the comparison discrimination circuit, IC, and since the memory part I is O, this discrimination result +'v+.: Stetlili, Proceed to the next step S3.

Ｓ３ステツプでは、まず、メモ１月′Ａニ、１の（１１
１をＭにする。これは、前記したＳ１ステツプと間柱に
処理する。これは、例えば、メモ１月：＋＋　＋　、１
ハｌ　ｆＪ’　、１に所望値を設定したのら、これ等第
２出力ハノフ／レノスタＷＬＪに人力４゛る。この場合
、メモリ：ａ：　＋から入力される内容をＩヒツト・１
′つ比＋２１’ｌｌ別回路、Ｊ　Ｃて判１折し、０てあ
れば第２出カバソフアレジスタＷＵに人力制御回路ＷＩ
ＣによりＯを人力し、１てあれは該第２出力バノフアレ
ノスタＷＵに該人力制御回路Ｗ　Ｉ　ＣによりＩを人力
する。これは、ブ〔ｌクラムメモ１月ｔＵからの命令に
より人力制御回路ＷＩ　Ｃに、第２出力ハノフアレノス
タＷＵにデータを人力［よと指令しておごなうらので、
このとき、データかＩかＯか（Ｊその命令の一部に内織
し、ている１ヒツトを活用【ｊ−ろ。ｉ′ム゛わ１′）
、Ｉえ【ＪＧ→Ｗ１０−・１勺【Ｊと動イ′Ｉ４−ろ。In the S3 step, first, note
Set 1 to M. This is done on the S1 step and studs mentioned above. This is, for example, memo January: ++ +, 1
After setting the desired value to 1, the second output Hanoff/Renosta WLJ requires 4 human power. In this case, the content input from memory: a: + is
'Ratio + 21'll Separate circuit, JC and fold 1, if it is 0, connect the human control circuit WI to the second output cover software register WU.
O is manually input by C, and I is input manually by the human control circuit W I C to the second output banoff arenostar WU. This is due to the command from the block memo January tU to the human control circuit WIC, and the data to the second output Hanofarenosta WU.
At this time, whether it is data, I or O (J is included in a part of the instruction and utilizes the 1 hit that is included in it [j-ro.i'muwa1')
, Ie [JG→W10-・1勺[J and movement I'I4-ro.

ごのｊ、うに、１ヒツトの第２出力バノフアレジスタＷ
ｌ＋にデータ（１または０）を人力４”るｆ７ｊに、ノ
ット制御回路５ｌｌＷにより第２出力ハソフアレノスタ
Ｗ［Ｊの内容をノットさ且て、直列的に、メモリ部１と
同し内容のデータを第２出力バノフ／レノスタＷＵに入
力”４ろ。つついて、１１１ｉ記したメモリ部１に対４
゛る処理と同様にして、メモリ部、Ｊと同し内容のデー
タを第２出力ハノフアレノスタＷＵに人力ｌ−る。この
ように、第２出カバソフアレジスタＷＬＪにメモリ部ｌ
および、１のデータを人力した後に、出力制御回路ＷＯ
を作動さ［て、メモ１月４≦１１．１のデータ、すなわ
ち、映像画面」−のＸ軸のデータとしでの映像情報■お
ｊ；びｙ軸のデータとしての映像情報、■がそれぞれ５
ヒツトのＢ　ＣＩ）二＋−，１・ｊ［３式で、出力端子
群６に出力される。また、このとき、プログラムメモ１
月ｊＬＪからの命令により、アキクツ、レータ八ＣＣに
データを入力し、その後、アギ。Gonoj, uni, 1 hit 2nd output banofa register W
The knot control circuit 5llW knots the contents of the second output isoarenostar W[J, and serially inputs data (1 or 0) to f7j, which has the same contents as the memory section 1. Input "4" to the second output Banoff/Renostar WU. Then, for memory part 1 written in 111i, pair 4
In the same manner as above, data having the same contents as those in the memory section J is manually transferred to the second output Hanofarenostar WU. In this way, the memory section l is stored in the second output soft register WLJ.
After manually inputting the data of 1, the output control circuit WO
The data of 4≦11.1, that is, the video information on the X-axis of the video screen and the video information as the data on the Y-axis, respectively. 5
BCI)2+-,1・j [3 equations, output to output terminal group 6. Also, at this time, program memo 1
According to the command from TsukijLJ, Akikutsu inputs data into the 8CC of the Rater, and then Agi.

ムレータΔＣＣのデータを第１　出）Ｊハノファレノス
タＦｔＪに入力さＵ、■〕および１え信Ｉ」−を出力端
１′１１イ５に出力４−る。ずなわち、１）１ｊ記しノ
ー、セット１）、セットＲの処理をおこなう。つづいて
、メモリ部Ｉの内容に１を加算４゛る。これはアキコノ
、レ　タΔＣＣに１を入力し、その後、メモリユニット
ＭＵ内のメモリ部１を指定し、そして、１ｊｌｊ　１′
−回路ＦＡにおいて該メモリ部１の内容とアキコノ、レ
　タΔＣＣの内容、４′なわし、１とを加算演ｒ；＋：
　Ｌ、この演算結果を、Ｉｌｌび、該アキコムレ　タ△
にＣに人力してから、メモリュニッｌ−Ｍ　ｔｌ内のメ
そり、８：Ｉに入力し、すなわち、Ｉ＋１の処理をおご
ム゛−）。The data of the muller ΔCC are inputted to the first output terminal 1'11 and FtJ, and the data is outputted to the output terminal 1'11'5. That is, 1) 1j notation No, set 1) and set R are processed. Next, 1 is added to the contents of memory section I by 4. This inputs 1 to Akikono, letter ΔCC, then specifies memory section 1 in memory unit MU, and then 1jlj 1'
- In the circuit FA, add the contents of the memory section 1, the contents of the letter ΔCC, 4', and 1; +:
L, the result of this calculation is
After manually inputting the data to C, input it to the memory 8:I in the memory unit l-Mtl, that is, assume the processing of I+1.

このように、Ｓ２およびＳ３ステツプの処理（」、第１
３図の映像画面４の第０列、第Ｍ行の位置（イに示４°
）、４−なわし、位置（０，Ｍ）に７・ｊ４゛る映像情
報１．．１．およびＩ）、ｌｊを出力端子群６および５
に出力４−ろ処理である。このように、Ｓ２およびＳ３
スアノブの繰り返し処理により、順次、映像画１ｊｉ　
７０）位置（０、Ｍ）、　（１、Ｍ）、　（２１Ｍ）。In this way, the processing of steps S2 and S3 ('', the first
The position of the 0th column and Mth row of the video screen 4 in Figure 3 (4 degrees shown in A)
), 4-line, video information at position (0,M) 7・j4゛1. ．． 1. and I), lj to output terminal groups 6 and 5
This is the output 4-filter processing. In this way, S2 and S3
Through the repeated processing of Suanob, the video images 1ji
70) Positions (0, M), (1, M), (21M).

・・（２Ｎ、Ｍ）に対４−る映像情報１．　、Ｊ、　Ｉ
）、　Ｉえか出力されろ。これ活の映像情報１．．１．
　Ｉ）、　Ｉｔに、ｊ、り第１３図に小４′Ｘ＋ｌｌｌ
の軌跡に幻４′ろムの°ζある。Ｓ３スフ−ノブにおい
て、メモリ部Ｉの値が２Ｎ１１にム′っｋとき、Ｓ２ス
テツプにお（ｊる判別Ｉ：！ｌ果はＮｏとなり、つぎの
８４ステツプに進む。... 4- video information for (2N, M) 1. ,J,I
), it should be output. Video information of this activity 1. ．． 1.
I), It, j, ri Fig. 13, small 4'X+llll
There is a phantom 4′rom °ζ in the trajectory of . In the S3 quick knob, when the value in the memory section I reaches 2N11, the result is No in step S2, and the process proceeds to the next 84 steps.

Ｓ４スアソブでは、メモリ部Ｉの値をＮに、メモリ部、
Ｉの（１１１１をＯにし７て、次の８５ステツプに進む
。Ｓ５およびＳ（ｊステップは、Ｉ）１ｊ記したＳ２お
よびＳ３ステツプと同様にして、実行されるもの−ζあ
る。Ｓ　［ｉステップの１回の実行により、映像画面１
１の第Ｎ列、第０行の（１＞：置、４′なわし、位置（
Ｎ、０）に対４′る映像情報１．、Ｊわ、にびｌ）、Ｉ
ｊをそれぞれ出力端＋’　Ｉ！Ｔ、　ｆｉおよび５に出
力４′る処理−ζある。In the S4 software, the value of the memory section I is set to N, and the memory section,
I's (1111 is set to O7) and the process proceeds to the next step 85. S5 and S (j steps are I) 1j There are steps - ζ which are executed in the same way as steps S2 and S3 described above. S [i By executing the step once, the video screen 1
1, Nth column, 0th row (1>: position, 4' position, position (
4′ video information 1 for N, 0). , Jwa, Nibi l), I
j respectively at the output end +'I! There is a process -ζ with output 4' on T, fi and 5.

Ｓ５およびＳ６ステツプの繰り返えし処理に、ｊ、す、
順次、映像画面４の位置（Ｎ、０）、（Ｎ、Ｉ）。In the repeated processing of S5 and S6 steps, j, s,
Sequentially, the positions of the video screen 4 (N, 0), (N, I).

（Ｎ、２）、・・・・（Ｎ、２Ｍ）に対づ”る映像情報
１１．１．Ｄ、ＩＮが出力端子１１１６　Ｊ３よび５に
出力さＡ１ろ。Video information 11.1.D and IN for (N, 2), . . . (N, 2M) are output to output terminals 1116 J3 and 5 A1.

これ等の映像情報１．．１．１）、Ｒは、第１３図に示
すＹ軸の軌跡に対４′るものである。Ｓ５スフ−ノブに
おいて、Ｊの値か２Ｍ１−１にな−）八と、き、りぎの
ステップＳ７に進む。These video information 1. ．． 1.1), R is 4' relative to the Y-axis trajectory shown in FIG. When the value of J becomes 2M1-1 in S5 knob, the process proceeds to step S7.

Ｓ７ステップでは、メモリ部Ｉの（１°１にＮ１に４゛
る。このＮ１の値は、予めに適１１゛に選定しノーらの
で、第１３図に示すように、映像画面４の列方向におけ
る第Ｎ１列のα値に対応４−ろ。In step S7, the value of N1 is 4 degrees at (1 degree 1) of the memory section I. Since the value of N1 is appropriately selected in advance as 11 degrees, the rows of the video screen 4 are set as shown in FIG. Corresponding to the α value of the N1th column in the direction 4-ro.

Ｓ８ステツプでは、メモリ部、Ｊの（）ｌ１１をＭ−１
にし、−ノついて、ｒｉｉｊｉ己しノこように、セット
１）、セットＲの処理をする。このとき、第１３図の映
像画面、１の（Ｎ、、Ｍ−１）位置にりｊ・）゛る映１
（４）情ｔ１月。In step S8, in the memory section, ()l11 of J is set to M-1.
Then, add a - mark and process set 1) and set R accordingly. At this time, on the video screen in Figure 13, the image 1 at the (N,,M-1) position of
(4) Love in January.

Ｊ、およびｌ）、Ｉｉが、前記したように、εＡ１ごイ
１出力端子１１７．　Ｇおよび５に出力されろ１．−ノ
、′：にＳ　９ステツプに進む。J, and l), Ii are, as described above, εA1 output terminal 117. Output to G and 51. -ノ、': Proceed to step S9.

Ｓ９ステツプでは、メモリ部Ｊの値をＭ＋１にし、つづ
いて、前記したように、セット１〕、セット＋１の処理
を４°ろ。このとき、第１３図の映像画面４の（Ｎ、、
Ｍ橿１）位置に対４°る映像情報Ｉ。In step S9, the value of the memory section J is set to M+1, and then, as described above, the processing of set 1] and set +1 is performed by 4 degrees. At this time, (N, ,
M rod 1) Video information I at 4° relative to the position.

ＪおよびＩ）、Ｉ’ｊが、前記したように、それぞれ出
力端子１ｉＴ　Ｇおよび５に出力されろ。つぎにＳＩＯ
ステップに進む。J and I), I'j are output to output terminals 1iT G and 5, respectively, as described above. Next, SIO
Proceed to step.

Ｓ１０ステツプでは、メモリ部１の値かＮ１であるかど
うかの判別処理を４′る。いよ、メモリ部１の内容はＮ
　１−ｔ：　ｄつるから、判別結果はＹ　Ｅ　Ｓであり
、次のＳｌｌスアソブに進む。In step S10, a process 4' is performed to determine whether the value in the memory section 1 is N1. Yes, the contents of memory section 1 are N.
1-t: From the d vine, the determination result is YES, and the process proceeds to the next Sll assignment.

Ｓ１１ステツプでは、メモリ部Ｉの値をＮ、にする。こ
のｌｌ！１．Ｎ、は、１ｊ１１記した値Ｎ、と同様に、
予めに適宜に選定した乙のである。リリいて、Ｓ８およ
びＳ９ステツプを処理４−ろ。このようにして、第１３
図の映（象画面４の（Ｎ７．Ｍ−１）、（Ｎｔ、Ｍｌｌ
）位置に対する映像情報！、Ｊおよびｌ）、Ｒが、それ
ぞれ出力端子１［１６および５に出力される。−）−ノ
いて、前記したと同様に、ＳＩＯスｉ−ツブの判別処理
を４〜る。このとき、メモリ部■の内容はＮ、であるか
ら、つぎのステップＳ１２に進む。In step S11, the value of the memory section I is set to N. This ll! 1. N, is the same as the value N written in 1j11,
These are those selected in advance as appropriate. Wait and process steps S8 and S9. In this way, the 13th
The image of the image ((N7.M-1) on the elephant screen 4, (Nt, Mll
) Video information for location! , J and l), R are output to output terminals 1[16 and 5, respectively. -)- Then, in the same way as described above, the SIO switch identification process is performed. At this time, the content of the memory section (2) is N, so the process advances to the next step S12.

以下、前記したＳ７ないしＳｌｌわｊ、びＳ８ムいしＳ
ＩＯステップの処理と同様に、Ｓ＋２ないしＳ＋６およ
びＳ１３ないしＳＩ５ステップの処理により、第１３図
の映像画面４の位置（Ｎ−１゜Ｍ、）、（Ｎ−１，Ｍ、
）、（Ｎ＋Ｉ；　Ｉｖｌ、）おＪ二ひ（Ｎ＋Ｉ、Ｍ、）
に対４゛る映像情報１．．１．および■）、１えが、順
次にそれぞれ出力端Ｊ’　ＩＩＴ６おＪ、び５に出力さ
れる。Hereinafter, the above-mentioned S7 to Sllwaj, S8 and Sll will be explained.
Similar to the process of the IO step, the positions of the video screen 4 in FIG. 13 are (N-1°M, ), (N-1,M,
), (N+I; Ivl,) OJ Nihi (N+I, M,)
4 video information for 1. ．． 1. and ■), 1e are sequentially output to the output terminals J' IIT6, J, and 5, respectively.

以上のようにして、映像画面４にＸ軸、ｙ軸、およびマ
ーカー（第１３図にこれ等を斜線で小ｉ）を表示する映
像情報１．Ｊ、Ｄ、ｌｉか計Ｒ１ａｌから出力されろ。As described above, the video information 1. displays the X-axis, y-axis, and markers (these are indicated by diagonal lines with small i in FIG. 13) on the video screen 4. Output from J, D, li or R1al in total.

次に、信号変換器２を具体的なブ「ｌツタ回路を示す第
９図にしたがって説明する。Next, the signal converter 2 will be explained with reference to FIG. 9, which shows a concrete block circuit.

第９図において、１１は計算機１から人力される信号１
．Ｊ、　Ｉｊ、　ｌ）にもとういで、映像画面７１に関
数軌跡、ＸおよびＹ座標軸１文字、記号等の映像を表示
するための映像情報１．．１．Ｉ）を記憶する記憶回路
である。In FIG. 9, 11 is a signal 1 manually input from the computer 1.
．． J, Ij, l), video information 1. for displaying images such as a function locus, one character on the X and Y coordinate axes, and symbols on the video screen 71. ．． 1. This is a memory circuit that stores I).

まず、前記記憶回路１１を３Ｙ細に、第１０図にしたか
って説明４−る。First, let's explain how to make the memory circuit 11 3Y thin as shown in FIG. 10.

第１０図に４５いて、ＩｔΔＭ＋ないし１１ΔＭｋは、
前記した映像画面４の各画素にＩ対Ｉに対応する（２Ｎ
＋Ｌ）Ｘ（２Ｍ＋　１）個の記憶素子からなるに罰／４
の１１ΔＭ（ランタン・・アクセス・メモリ）１１丁で
、以降ごれ等をＲＡ　Ｍ　（１１）でボ１゜計算機１か
ら出力された映像情報１．、Ｉ、Ｄ。45 in FIG. 10, ItΔM+ to 11ΔMk is
Each pixel of the video screen 4 corresponds to I to I (2N
+L) consisting of X (2M+ 1) memory elements/4
11 ΔM (lantern access memory) of 11, and RAM (11) is used to remove any dirt etc. ,I.D.

を書込むＩｔΔＭ（ｎ）は、第１４図に示ｄ−ｋ個の選
択スイッチＳ０１ないしＳＣｋにより、所望に選定され
る。これ等の選択スイッチＳＣ１〜ＳＣｋは、映像情報
１．．１．Ｉ）、Ｉｔを潜込む＋ｔ　Ａ　Ｍ　（ｎ）を
所望に選定４゛るらので、各ＲＡＭ　（ｎ）を所望に選
定するしので、各ｒｔΔＭ　（ｎ）の入力端子１’ｌ＋
＋１゛１ｔ　、　’Ｉ’＋３　、−、　′Ｉ’ｌｋと接
続されている。この選択スイッチＳＣ１ないしＳＣｋの
つり、ＯＮした選択スイッチＳＣｍ（ｍはＩないしｋの
うら選定された番号を示４°）に接続されたＩｔΔＭ（
ｍ）　（ｍは選定された番号を、」り４つに映像情報１
．Ｊ、Ｉ）が人力されるように構成されており、このよ
うに選定されたＩｌΔＭ　（ｍ）に該映像情報！、、１
．１）か書込まれるようになっている。ItΔM(n) for writing is selected as desired by d−k selection switches S01 to SCk shown in FIG. These selection switches SC1 to SCk are used for video information 1. ．． 1. Since each RAM (n) is selected as desired, the input terminal 1'l+ of each rtΔM (n) is selected as desired.
It is connected to +1゛1t, 'I'+3, -, 'I'lk. When the selection switches SC1 to SCk are turned on, ItΔM(
m) (m is the selected number,
．． J, I) is configured to be manually input, and the corresponding video information is added to IlΔM (m) selected in this way! ,,1
．． 1) is set to be written.

また、第１７１図に示す制御スイッチＳ１・〕（Ｊ、前
記映像情報１．Ｊが関数軌跡および座標軸に関４−るも
のと、その他の文字、記号等に関４゛るムのとに応して
、ｎＡＭ（ｍ）への書込みを制御・１゛ろ機能を有する
。In addition, the control switch S1 shown in FIG. 171 corresponds to the video information 1. It has a function to control writing to nAM(m).

制御スイッチＳＥは、例えば、トタルスイゾチで、（ｉ
）　′ｒ＋＜側にセットされろと、データセレクト信号
１）ｓ“１”を後記４−るコントＵ　ル部２１に入力し
、前記キーユニットＫ　ＬＪのキー操イ′１により文字
、記号等に関する映像情報のみかＩｔ、　Ａ　Ｍ　（ｍ
）へ書込み可能となり、（ｉｉ）ＴＯ側にセットされろ
と、データセレクト信号１）ｓ”０”をコントＬ１　ル
部２Ｉに人力し、前記した関数軌跡ｌｊよひ座標軸に関
４′る映像情報のみかＩｌΔＭ（ｍ）へ１１）込みＩＩ
Ｊ能となり、（ｉｉｉ）　ＴＮ側に七ノドされろと、（
ＩＩ）の場合と同様にデータセレクト信＋ｊ゛Ｉ）　ｓ
“’　（］　”をコントロール部２１に人力し、＋ｌＡ
　Ｍ　（ｍ）にいがムる情報ら書き込み不可となる。The control switch SE is, for example, Total Suizochi (i
) To set it to 'r+< side, input the data select signal 1)s "1" to the control unit 21 (described later), and use the key operation '1 of the key unit KLJ to select characters, symbols, etc. Only video information about It, A M (m
), and (ii) set it on the TO side, manually input the data select signal 1) s"0" to the control L1 control section 2I, and create the image 4' related to the coordinate axis of the function locus lj. Information only or IlΔM(m) 11) Including II
It became J-Noh, and (iii) the TN side asked him to be beaten seven times (
As in case II), data select signal +j゛I) s
Manually enter "'(]" into the control section 21, and press +lA.
M (m) It becomes impossible to write any information that may be harmful.

各ＩｔΔＭ　（ｎ）の出力は、輝度・色素信号発生回路
１４（第９図）に印加される。コント【Ｊ−ル部２１は
、複数個の入力端一１′−（図示しない）を（ｒ″４〜
る。この各入力端ｒｉＪ前記出力端子１１■５および６
の各出力端１′−と接続し、かりｈ種信号発生回路（後
記ずろ３２て小−４゛）の出力端子と接続している一方
、１）１」記しノー３１ｔΔＭの入力端１”Ｉ’　ｚ　
、　’Ｉ’　１２　、・。The output of each ItΔM (n) is applied to the luminance/pigment signal generation circuit 14 (FIG. 9). The control section 21 controls a plurality of input terminals 1'- (not shown) (r''4 to
Ru. Each input terminal riJ said output terminal 11■5 and 6
1) The input terminal 1"I of 31tΔM marked with 1"'z
, 'I' 12, .

１’、ｋｌ、：接続しノーデ　タマルヂブレタザ２６に
接続している。このコントロール部２Ｉには、出力端−
Ｆ　Ｉｉ’ｌｌ　５おにび６から映像情ｔＵ　ｌ　、　
、１　、　Ｉ）　、　Ｉｉミオ：びキー情報およびキー
信号１各種信号発生回路１２から、水平同期パルス列信
号ｐＨ、該信号１）　Ｈに同Ｊ！Ｉｔ　Ｌ　／こ同期セ
レクトパルスクリ信弓Ｊ”ＩＩＳ垂直同期パルス列（５
）号１）Ｖ、該信号１）Ｖに同期した同期パルス列信号
１”Ｖ、水平垂直分ｉ％’Ｉパルス列信弓１’ｌＶ１．
Ｉ）Ｎお、ｊ−び、１１１１記制御スイツチＳＥの操作
にＪ、り発生されたデ　タセレクト信号１）Ｓが人力さ
れろようになっている、。1', kl: Connected and connected to the node terminal retaza 26. This control section 2I has an output terminal -
Video information from F Ii'll 5 Onibi 6,
, 1, I), Ii Mio: Key information and key signal 1 From the various signal generation circuit 12, the horizontal synchronizing pulse train signal pH, the same J! It L /This synchronization select pulse
) No. 1) V, the signal 1) Synchronized pulse train signal 1"V synchronized with V, horizontal and vertical minutes i%'I pulse train signal 1'lV1.
I) N, and the data select signal 1) S generated by the operation of the control switch SE described in 1111 is designed to be manually input.

列アトレスマルチブレクザ２２は出力端子群６の各端子
と接続されており、該出力端子ｍＧから出力された信号
Ｉおよび曲記コントロール部２Ｉから出力されたアドレ
スセレクト 記する）にらとついて、ＲＡＭ　（ｍ）の列アドレスを
指定する。The column address multiplexer 22 is connected to each terminal of the output terminal group 6, and receives the signal I output from the output terminal mG and the address select output from the music control section 2I. , specifies the column address of RAM (m).

行アトレスマルチプレクザ２３では出力ａ：Ｗ　ｒ−１
ｔ’１６の各端子と接続され一ζおり、該出力端ｒ１１
〔６から出力された情ＨａＪおよび１１１１記アドレス
セレタト信号Ｉ〕”１１に６とついて、■也ＡＭ（…）
（１）？ｉアドレスを指定する。The row address multiplexer 23 outputs a: W r-1
It is connected to each terminal of t'16, and the output terminal r11
[Information HaJ output from 6 and address select signal I of 1111]” Regarding 6 in 11, ■ya AM (…)
(1)? Specify i-address.

２４は（２Ｎ＋１）進カウンタて、コント［Ｉ−ル部２
１の出力端子と接続されており、前記水平同期パルス列
信号１）　Ｉ＋および水平分割パルス列信号１）Ｎが人
力され、該信号Ｐ　Ｉ−１か入来４′る毎にカウント数
をＯにプリセット４′るととしに該信号１”Ｎのパルス
数を計数４〜る。24 is a (2N+1) base counter,
The horizontal synchronizing pulse train signal 1) I+ and the horizontal division pulse train signal 1) N are input manually, and the count number is preset to O every time the signal P I-1 comes in. 4', the number of pulses of the signal 1''N is counted from 4 to 4'.

２５は（２Ｍ４１）進カウンタて、コントロ　ル部２１
の出力端子と接続されており、１）１ｊ記重直同期パル
ス列信号ＰＶおよび垂直分割パルス列信舅ＰＭか入力さ
れ、該信号Ｐ■が入来する毎にカウノト数を０にプリセ
ット４゛るとと乙に該信号１）Ｍのパルス数を計数４°
る。なお、前記カウンタ２４および２５の（２Ｎ−１−
１）および（２Ｍ＋１）はそれぞれ前記映像画面１１の
列およびｔ−ｉ方向の画素数に相当４′る。25 is a (2M41) decimal counter, and the control section 21
1) The multiplex synchronized pulse train signal PV and the vertical divided pulse train signal PM described in 1j are input, and the count number is preset to 0 every time the signal P is received. and count the number of pulses of the signal 1) M 4°
Ru. Note that the counters 24 and 25 (2N-1-
1) and (2M+1) are 4' corresponding to the number of pixels in the column and t-i direction of the video screen 11, respectively.

２６はデータマルチプレクザて、前記出力端子ＩＴＩ　
５からコントロール部２」７こ入力された信号りにムと
りいて該コントロール部２１から出力されたｌ！！ｌ！
像データ１，７号１１〕Ｓを１１１ｊ記列お、にび？ｒ
アトレスマルチプレタザ２２および２３により指定され
た１ｔΔＭ（ｍ）の列および行アドレスに送出するもの
である。26 is a data multiplexer, and the output terminal ITI
5 to the control section 21, and output from the control section 21 in response to the input signal! ! l!
Image data 1, 7 No. 11] Write S as 111j. r
It is sent to the column and row address of 1tΔM(m) specified by the address multiplexers 22 and 23.

２７は絵素選択回路、２８は行選択カウンタ、２１）は
ラッチ回路および３０はノフトレノスタであり、ごイｌ
Ｎ・２７，２８，２りおよび３０はそれ自体用＞、０の
文字，記号等の映像データ信舅を生成４−るらのてある
。27 is a pixel selection circuit, 28 is a row selection counter, 21) is a latch circuit, and 30 is a noft reno star.
N.27, 28, 2 and 30 are used to generate video data signals such as >, 0 characters, symbols, etc. for themselves.

本実施例に１５（ビζは、前記出力・端子Ｉｆ１．　６
から文字，化け′−９・に関４−ろ５ヒツトの（ご号で
ある映像情報（１１ム記したキー情報である）が、５ヒ
ソＩ・のラッチ回路２９に人力されるにうに、該出力端
ＨＴｌｌｉの各出力端子（図示しない）と該ラッチ回路
２９の入力端子（図示しない）が接続されている。また
、行選択カウンタ２８は、コントロール部２１から出力
されたキー住宅によりクリアされるととしに、後記する
クロックパルス信号Ｃｒ＋ににリカウントアノブされ、
かっラノヂ１可路２９に人力された５ヒツトの映像情報
を絵素選択回路２７に人力４〜ろ指令をする。In this embodiment, 15 (Biζ is the output/terminal If1.6
As the video information (which is the key information written in 11) of 4-ro 5 hits regarding characters, ghosts'-9, is manually input to the latch circuit 29 of 5-hiso I, Each output terminal (not shown) of the output terminal HTlli is connected to an input terminal (not shown) of the latch circuit 29. Furthermore, the row selection counter 28 is cleared by the key input output from the control section 21. Then, the clock pulse signal Cr+, which will be described later, is counted and annobbed.
A command is given to the pixel selection circuit 27 to input the 5-hit video information manually inputted to the Karanoji 1 input circuit 29.

前記絵素選択回路２７は、ラッチ回路２９から人力され
た５ヒツトの信号を前記ｉＴ選択カウンタ２８によって
６ヒソトの信号に変換し、この変換した信号を６ヒノト
のノフトレジスタ３０に人力ずろ。ｒｉｉｉ記ンフトシ
フジスタ３０は、後記ケろプリセット信号１）Ｓにより
プリセットされ、かーノタしノックパルス信号Ｃ　ｒ　
＋に同期して、記憶した６ビツトの情報をデータマルヂ
プレクザ２（１に送出４′ろ。The pixel selection circuit 27 converts the 5-bit signal input from the latch circuit 29 into a 6-bit signal by the iT selection counter 28, and manually inputs the converted signal to the 6-bit noft register 30. The knock shift register 30 described in iii.
+, the stored 6-bit information is sent to the data multiplexer 2 (1) 4'.

列および行アドレスマルチブレクザ２２わ，Ｊ、び２３
は、１１１１期同期モレクトパルス列（ｉ４！，−Ｐ’
ｌｌ　により制御され、データマルヂブレクザ２６をス
イッチＳＲをＴＮ、　′Ｉ’Ｏ，らしくは′Ｉ”　Ｋの
いづれかにセット４゛ることにより制御されろ。４−な
イ′〕し、データマルチプレタザ２６は、スイッチＳ　
Ｉ＝：を′Ｉ゛０又はｉ’　Ｎにセットしノーときには
関数軌跡データを、該スイッチＳ１・〕をｉ’　Ｋにセ
ットしたときには文字。Column and row address multiplexers 22, J, and 23
is the 1111th period synchronous moleect pulse train (i4!, -P'
The data multiplexer 26 is controlled by setting the switch SR to either TN, 'I'O, or perhaps 'I'K. Multiplexer Taza 26 is switch S
If I=: is set to 'I'0 or i'N, then function locus data is provided, and if the switch S1 is set to i'K, it is a character.

記号等の情ｔｌｊデータを出力４”ろ（第１６図おにび
第１７図参照）。Output information tlj data such as symbols etc. (see Figure 16 and Figure 17).

なお、１１１ｊ記彦択スイツチＳＣ１〜ＳＣｋは、第１
０図に破線て囲−１てｉ」＜・１°回路Ｓｔ頁〕に示４
ように組込み、各ＩｔΔｔｖｌ（ｎ）にそれぞれ対応し
て該回路Ｓ　Ｅ　Ｃ（ｎ）を設（ｊ、前記したように、
映像情報１、．１．ＩＬ　Ｉ）を書込むｉ（ΔＭ　（ｎ
）を、選択スイッチＳＣ，ｔよいしＳＣｋのうら、ＯＮ
　Ｌノー屓択スイッチＳＣｍを介して選択４−ろよ−）
に４°ろごとしてきる。Note that the selection switches SC1 to SCk in 111j are the first
The dashed line in Figure 0 shows the 4
The circuit S E C (n) is installed corresponding to each ItΔtvl (n) (j, as described above,
Video information 1, . 1. Write i(ΔM (n
), select switch SC, t, back of SCk, ON
Select 4 through the L/NO selection switch SCm)
I'm sluggish by 4 degrees.

前記回路Ｓ　Ｌ：　Ｃ（ｎ）において、Ｆ　（ｎ）　ｉ
１１也Ｓフリップフロップ回路、ＯＲ（ＩＬ）はオアゲ
−１・、ＡＮｌ）はアノトゲ−１−回路Ｊ　Ｃ，（ｎ）
は１ノヨットパルス信弓発生器、５Ｃ（ＩＬ）は前記選
択スイッチである。In the circuit S L: C(n), F (n) i
11ya S flip-flop circuit, OR(IL) is orgame-1・, ANl) is anotoge-1-circuit J C, (n)
1 is a pulse generator, and 5C (IL) is the selection switch.

また、前記したノヨソトパルス侶シ」イこ小器Ｇ（ｎ）
Ｃま、１肖、７己１ンＭキーを含む全てのキー、４ノ、
ノ′わＩｌｌ、前記したように、ＰＭギキー押用操作後
、前記キーユニットＫＵのうちのいずれかのキ　か１甲
月−されたときに、１ノヨノトパルス信号を出力４′ろ
らのである。このＩ７ヨソトパルス（ハ弓により、１１
１′ｊ記１１３フリソプフ［ノツプ回路Ｆ（ｎ）をリセ
ットし、ＩえＡ　Ｍ　（ｍ）の指定が解除される。。In addition, the above-mentioned Noyosotoparusu shi'iko small device G(n)
All keys including C, 1, 7, 1, M, 4,
As mentioned above, after pressing the PM key, when any key of the key unit KU is pressed, one pulse signal is output. This I7 Yosoto pulse (by the bow, 11
1'j Note 113 Fritsopf [Knop circuit F(n) is reset, and the designation of IA M (m) is canceled. .

つぎに、前記したコントロール部２１の具体的な回路例
を第１５図にムとづいて説明４°る１、第１５図におい
て、第１フリツプフロツプ回路＋ｒ、（Ｊ＋ｔＳフリン
ブフロノプ回路で、セット端１’Ｓ＋を１）す記出力９
１１６子ＬＩＴ　６に接続し、出力Ｑ＋夕１”１１；ｒ
をマルチプレクサ２３に接続している。第２フリソブソ
ｔノツプ回路１２．は、フリップフロッヅ回路１・、と
ＩＩ旧ρに１７９フリップフロップ回路で、セットａｉ
ｉ、；　ｒＳ　。Next, a specific circuit example of the control section 21 described above will be explained based on FIG. 15. In FIG. Output 9 when S+ is 1)
Connect to 116 child LIT 6, output Q + evening 1”11;r
is connected to the multiplexer 23. 2nd Frisobso T-knop circuit 12. is a flip-flop circuit 1, and a 179 flip-flop circuit in the old ρ, set ai
i,; rS.

を１）す記出力端子７１Ｔ６に接続し、出力Ｑ、喘Ｊ′
を−ノアンイン２の第１アンドケ−１・ΔＮ１〕１お、
ｊ二ひファンイン３の第２アントゲ−１・ΔＮ１〕２の
一方の入力端子にそれぞれ接続している。こり）第１ア
ツトケート八Ｎ１）ｌの他方の入力端ｊ−は１１り記信
号発生回路３２に接続して水・Ｉ・同期パルス列信ｒＨ
〕。1) Connect to output terminal 71T6 and output Q, output J'
-Noanin2's first ANDK-1・ΔN1]1O,
They are respectively connected to one input terminal of the second ant game 1 and ΔN1]2 of the second fan-in 3. The other input terminal j- of the first outlet 8N1)l is connected to the signal generating circuit 32 of 11th line to generate water, I, and synchronous pulse train signals rH.
].

か入力さり、、第２アンｊ・ゲ−１−Ａ　Ｎ　Ｉ）　２
の他方の入力端−ｒ・は、（ツ号発生回路３２に接続し
て同期セレクトパルス列信弓１”ＩＬ　および前期制御
スイッチＳＥを介してデータセレクトｌｉｉ号１）Ｓか
入力されるようにな１゛ζいる。2nd Anj Game 1-A N I) 2
The other input terminal -r is connected to the 2-signal generation circuit 32 and receives the data select signal 1"S through the synchronous select pulse train signal 1"IL and the early control switch SE. There is 1゛ζ.

第２アンｊ・ケ−１・八Ｎ＋）２の出力端子は、第１お
よび第２ソリソプフ〔Ｊツブ回路Ｆ１．Ｆ２の各リセッ
ト端子１１．　、　Ｉｔ、および前記列お３にび行アト
レスマルヂブレタザ２２４；よび２３と接続し、第１ア
ノＩＳゲ−１・ΔＮＤＩの出力端１″−（Ｊ、オアゲー
刊−Ｏｎを介して記憶回路１１の各１９八Ｍ（ｎ）の入
力端１”Ｉ”　、１．　’１’　Ｆ７．・・、′ｌ”、
にと接続ｊ２ている。The output terminal of the second circuit F1. Each reset terminal 11 of F2. , It, and the third and third rows are connected to the atres marziburetaza 224; Each 198 M(n) input terminal of the circuit 11 1"I", 1.'1'F7...,'l",
It is connected to J2.

なお、第１５１ＴＪにおいて、６れそれＩｔｓフリノブ
フ［）ノブ回路である第３および第４フリソプフ〔ノツ
プ回路Ｆ、、　、ｌ’４．ファンイン３の第３アン）・
ケ−１・ΔＮ　Ｉ）　３お、にびファンイノ２のオアケ
−１−ＯＩｔからなる回路は、前記した制御スイッチＳ
Ｅの操作に、ｊ、るデ　タセレタト（、−ｉ　シ；１）
　Ｓに６とずき、文字、記号等の映像情報であるキー情
報０月ｔＡＭ（ｋ）への書込みを制御４−る乙のである
。１前記第３フリップフロップ回路３のセット端ｒ−８
３．リセット端子Ｒ３には、それぞれ前記手信号、りａ
ツクパルス信号Ｃｅｘｂか人力さＡ１ろようになってい
る。ｎＦＪ記第４フリソブフＩＶ　ノブ回路Ｆ４のセッ
ト端子Ｓ４は第３フリゾブンＬｌノブＩ１１路Ｆｓの出
力端子Ｑ、Ｊと接続されろ一方、リセット端子１１４は
Ｏ１ｊ記信号発生回路３２に接続されて同期セレクトパ
ルス列信号Ｐ’ｌｌか人力される。Ｊ、うになっている
。第３アントゲ−１・八Ｎ　Ｉ）　３の一入力端子は、
第４フソツプフＬノツプ１Ｉｉｌ路１２４の出力９１１
１子Ｑ４に接続されており、他の入力端ｒ・（」前記信
号発生回路３２に接続されて、水・１・、同期パルス列
信号ｌ３１１が人力され、お、Ｊ−び他の人力”１ｉ１
ｒ　ｒｆ、、１前記デ一タセレクト信号１）Ｓか人力さ
Ａするよ）になっている。また、オアゲートＯＲの・入
力端ｊ′は第４アントゲ−トΔＮ＋）４の出力対Ａｔ−
１’−と接続され、他の入力ｙ１１１子は前記第１アン
トゲ　１・ＡＮｌ）１の出力端子と接続されている。ご
のオ）′ケ　１・Ｏｆｔの出力信号は、１）１」記した
アドレスセレクト信５６　Ｐ”１１　として、前記列お
よびｔｉアトレスマルチブレタザ２２．２３に人力さイ
１５、か−ノ前記ＩｔΔｆｖｌ（ｌｌ＋）の入力端子−
１゛、、　、　ｉ’、、　、−、′Ｉ’、ｋに人力され
る。In addition, in the 151st TJ, the third and fourth Fritsopf [knob circuits F, , l'4. 3rd Anne of Fan-in 3)・
K-1・ΔN I) 3 The circuit consisting of O-K-1-OIt of Nibi Fan Ino 2 is connected to the control switch S described above.
For the operation of E, j, rudetaseretato (, -i shi; 1)
After S6, the writing to key information tAM(k), which is video information such as characters and symbols, is controlled. 1 Set end r-8 of the third flip-flop circuit 3
3. The reset terminal R3 is connected to the hand signal, Ria
The pulse signal Cexb or human power is set to A1. The set terminal S4 of the fourth Frisobuf IV knob circuit F4 in nFJ is connected to the output terminals Q and J of the third Frisobuf Ll knob I11 Fs, while the reset terminal 114 is connected to the signal generation circuit 32 in O1j for synchronous selection. The pulse train signal P'll is manually input. J. The sea urchin is turning. One input terminal of the third Antogame 1.8N I) 3 is
Output 911 of the fourth floating point L knob 1Iil path 124
1 child Q4, and the other input terminal r.
r rf, 1) The data select signal 1) S or manual input A) is set. Also, the input terminal j' of the OR gate OR is connected to the output pair At- of the fourth ant gate ΔN+)4.
1'-, and the other input y111 is connected to the output terminal of the first ant game 1.ANl)1. The output signal of 1.Oft is transmitted as an address select signal 56 P"11 marked with 1)1" to the column and ti address multiplexer 22.23 by manual input 15. Input terminal of the It∆fvl(ll+) -
1゛, , i', , -, 'I', k is manually input.

以」−のように構成されノーコツト［）　ル部２１にお
いて、前記出力？１＋ｌｉ　−１′−ｊ！’ｒ　Ｇのい
づれかに、いま、関数軌跡情報の’−ｒ　−’ｉ　Ｉ）
としてビか出力されると、第１ソリノプフ１Ｊツブ回路
Ｉ２、かセットされ、ｆ？Ａ　Ｍ　（ｍ）に“°１°°
のＬｆ弓を送出４る。ごのｊ々、１）１」記出ツバ゛１
′ル４Ｎ！’［ｉのり４′れかに１１−１シ」１１とし
てビが出力されて、第２フリソプフ（Ｊノブ回路計、を
セット４−ろ。ごの第２フリツプフ【Ｉノブ回路Ｉパ、
かセットさイじζいるときに、前記ΔＮ＋）ケートへＮ
１）１は、第９図は小４°信号発生回路１２から水・１
１同ｊυｊパルス列１：ｆ号１〕１１か人力され、した
か−）で、第１ΔＮ＋）ケ−１・八Ｎ１）ｌから才）′
デー１・（月えを介して、Ｈｊ）込み／読Ｉ１１シ信号
Ｗａｉｔか出力されろ。このようにして、映像デ　タ信
号１１〕Ｓ−ζある第１フリツプフロツプ回路Ｆ、の出
力Ｑ、か、前記マルチプレクサ２６を介して１えΔＭ　
（ｍ）に書込」：れる。その後、前記Ｉえ信号の１４４
力さイ１ノ、直後に、前記した信号発生回路１２から同
期セレタトパルス列ｆ）’ＩＩが第２アントゲ〜１・Ａ
　Ｎ　ｌ）　２　に入力され、したがって第２ΔＮ＋）
ゲ〜１・ΔＮ＋）２は信シ’；”Ｉ”を出力する。この
結果、第１お、Ｊ、び第２ソリツブフロップ回路Ｆｌお
よびＦ、をリセット４−る。ごのように、第１フリップ
フロップ回路１・１の出力ずなわち映像データ信号ＩＤ
Ｓ、わよび１）ｖ記第１アントゲ−１・ΔＮ１）Ｉの出
力、４゛なわ１′）□（１込ゐ／読み出し信号Ｗ／ｌえ
は、１ｉｉｉ記出力端１１：’Ｉ５に（１；シ」ｌ）お
上び１ｚが出力されないかぎり、ＩｉＫ　ｊ、、“０”
を出力しており、しノーか−）で、前記関数軌跡に関ｄ
“ろ映像情報のＲＡＭ（ｍ）への古込めか不ｉｉ／　ｉ
こなろ。It is configured as follows, and the output ? 1+li −1′−j! 'r In any of G, function locus information '-r -'i I)
When f? is output as f?, the first solinopf 1J tube circuit I2 is set, and f? A M (m) “°1°°
Send out the Lf bow of 4. 1) 1" marking brim 1
'Le4N! '[i glue 4' 11-1 si'] Bi is output as 11, and the second flip flop (J knob circuit meter) is set.
When there is a set spoon ζ, the above ΔN+) is N
1) 1 is water 1 in Figure 9 from the small 4° signal generation circuit 12.
1 same jυj pulse train 1: f No. 1] 11 or manually or -), 1st ΔN+) K-1.8 N1) l to 1)'
Day 1 (via month, Hj) include/read I11 Signal Wait should be output. In this way, the video data signal 11]S-ζ is outputted from the output Q of the first flip-flop circuit F, or the output Q of the first flip-flop circuit F, or the video data signal 11]
(m)”: written. After that, 144 of the Ie signal
Immediately after the signal generation circuit 12, the synchronous select pulse train f)'II is output from the second antge~1.A.
N l) 2 and therefore the second ΔN+)
G~1・ΔN+)2 outputs the signal 'I'. As a result, the first solid flop circuits Fl and F are reset. As shown, the output of the first flip-flop circuit 1, 1, that is, the video data signal ID
S, say 1) v first ant game 1・ΔN1) output of I, 4' rope 1') IiK j,, “0” unless 1z is output.
is output, and with respect to the function locus d
“Is it possible to store the video information in RAM (m)?
Konaro.

また、前記第３フリップフロップ回路［２３のセット端
子Ｓ３に前記キー信号か人力さイ］ろとセゾ！・され、
このとき、第４フリソプフＩ′ノツプ回路Ｆ４のリセッ
ト端子［ｚ４に入力された同期セレクトパルス列信号Ｐ
’１１のパルスＰ　１１２により、該第、゛３フリップ
フロップ回路Ｆ３の出力を取込む。そして、文字、記号
等のキー情報のＩｔ八へ　（ｍ）への書込みが終わると
、このとき、り【Ｊゾクパルス信号Ｃｅｘｈか第３フリ
ップフロップ回路Ｆ３のリセット端子１工、に入力され
、したが−）で、該第３フリノブフ【Ｊツブ回路Ｆｓか
りセットされる。その後、ｎ：ｉ記すセット端子１１４
に０１１記同期セレタトパルス列信号Ｐ’ｌ＋のパルス
Ｉ）ＩＩＩか人力され、該第４フリップフロップ回路１
２４かりセソ１−される。このとき、オアゲ−１−０１
ｊは、出力端子にｐ）込み／読み出し信号Ｗ／Ｉｔとし
て０”を出力し、したかって、文字、配電等の映像情報
（１ｉｉｉ記したキー情報である）のＩｔΔ！ｖｌ（ｍ
）への汎込みが不ｉｉＪになる。Also, the third flip-flop circuit [the key signal or human power is input to the set terminal S3 of 23]!・Been,
At this time, the synchronous select pulse train signal P input to the reset terminal [z4 of the fourth Fritsop I' knob circuit F4
The output of the third flip-flop circuit F3 is taken in by the pulse P112 of '11. When the writing of key information such as characters and symbols to It8 (m) is completed, at this time, the [J Zoku pulse signal Cexh is input to the reset terminal 1 of the third flip-flop circuit F3, and the -), the third Frynobuf circuit Fs is set. After that, the set terminal 114 marked n:i
The pulse I) III of the 011 synchronized select pulse train signal P'l+ is manually input, and the fourth flip-flop circuit 1
It takes 24 minutes to complete. At this time, Orage-1-01
j outputs 0'' as p) input/read signal W/It to the output terminal, and therefore ItΔ!vl(m
) will become unusable.

以−１、に説明したＪユうに、コントロール部２１は、
山力ｙ５：：子！ｊ丁５お上び６から、情報信号１．Ｊ
、Ｉ）。As explained in 1-1, the control section 21 is as follows.
Yamariki y5:: Child! Information signal 1. J
, I).

ｒｔか人力されろと、信号ＩおよびＪをそれぞれアトレ
スマルヂプレクザ２２」ｊよび２３に送出４°るととら
に、信号１）か”ビであることを検知しノごのしに１１
信号を検知し、このようなタイミングてアトレスマルヂ
プレクザ２２および２３により指定された１１ΔＭ　（
ｍ）の列および行アドレスに、信号Ｄ０′）書込みを指
令する。rt or manual input, the signals I and J are sent to the atres multiplexers 22'' and 23, respectively, and the signal 1) is detected to be 1) or 23, respectively.
Detecting the signal, at such a timing, 11ΔM (
The signal D0') commands writing to the column and row address of m).

本実施例においては、０１１記計ｒ、＋：＋ｉ＋が出力
端ｒ−肝らに信号ｌおよび、１を出力したときに、出力
ｊ：ｊ４子群５に信号りを出力少る動作をセノ）・１）
、信ぢ１ｔを出力する動作をセソｌ−１’ｔと称４−。In this embodiment, when the 011 notation r, +:+i+ outputs the signals l and 1 to the output terminal r−, the output j:j4 outputs a signal to the child group 5. )・1)
, the operation of outputting the signal 1t is called seso 1't4-.

コントロール部２１に人力されろ映像情報Ｉえ。The video information must be manually controlled by the control unit 21.

■〕であるＲ信号および■）信号と、水平同期パルス信
号１）　Ｌｆ、および同期セレクトパルス列（１１号Ｐ
’　ＩＩと、該コントロール部２Ｉから指定され）こＲ
ＡＭ（ｍ）に人力される映像データ信’ｒ：’　Ｉ　Ｉ
）　Ｓ、＋ｂ込／。■) R signal and ■) signal, horizontal synchronous pulse signal 1) Lf, and synchronous select pulse train (No. 11 P
'II and specified by the control section 2I)
Video data input manually to AM (m) 'r:' I I
) S, +b included/.

／読み出し信シｇＷ／Ｈとを同一１１４７間軸に示・１
゛タイミングチヤー１・を第１６図に示４゜ 第１６図において、ａはＤ信号、ａｏはデータセレクｌ
−（：１号１）Ｓ、ｌ＋は映像データ（７；弓１１）Ｓ
、ｃは１え信号、（ｊは書込み／読み出し信号ｗ／１え
、（！は第１および第２フリソブフし１ツブ回路をリセ
ットするＦ＋、Ｆ２リセット信−弓、ｒは同期セレタト
パルス列信号１）’ｌｌである。/Read signal signal gW/H is shown on the same axis between 1147 and 1.
゛Timing layer 1 is shown in Fig. 16 4゛In Fig. 16, a is the D signal, ao is the data select l
-(:1 No. 1) S, l+ is video data (7; bow 11) S
, c is 1 signal, (j is write/read signal w/1, (! is F+, F2 reset signal - bow, which resets the first and second flip circuit), r is synchronous select pulse train signal 1 )'ll.

なお、第１６図に示ケように、（；１号１）に幻ｄ′ろ
信号１１の遅延時間１”　（Ｉは、水平同期パルスｆ；
’＋；ＰＩ（の繰返し周期より小さい適宜な時間に選定
する一方、前記同期セレクトパルス列信号１）’１１の
パルス中′Ｉ″Ｗは水平同期パルス信号１−’　Ｉ−１
のパルス１１」より大きくて、いわゆる、商用テレビジ
ョン受伯方式における水平帰線時間のフ〔Ｊントポーチ
およびバソクボーヂＪ、すし人きいパルス幅に選定され
ている。ずなわし、同期セレクトパルス列信号１ン’１
１　は、ｌ）ｈ記しん水ボ同期信号１）　Ｉ−１の１パ
ルスの０１」縁部および後縁部に、それぞれ前記したフ
〔Ｊントボ−ヂ、バノクボーヂより６人きいパルス中の
パルス信号１〕１１１およびＩ’　Ｈ２を打４−る乙の
である。これは、前記出力Ｈ４Ｈ子１１１５および０か
ら出力されノー映像情報１　、．１　、　Ｉ）、　ＩＨ
こ乙とつく映像が、映像画面／１に４゛へて表小さＡす
るように、該映像画面４の枠縁部をブランキング４′る
乙のて、商用テレビジョンの合成映像信号による映像画
面４のブランキング幅・ｊ法より大きな幅＝１法てブラ
ンキングするしのでＬ３５ろ。As shown in FIG. 16, the delay time 1'' of the phantom d' filter signal 11 (I is the horizontal synchronizing pulse f;
'+; While selecting an appropriate time smaller than the repetition period of PI, 'I''W in the pulse of the synchronization select pulse train signal 1) '11 is the horizontal synchronization pulse signal 1-' I-1
The pulse width has been selected to be larger than the pulse width of 11'', which is the width of the horizontal retrace time in the so-called commercial television reception system. Zunawashi, synchronous select pulse train signal 1n'1
1 is l) H-marked water synchronization signal 1) At the 01'' edge and trailing edge of one pulse of I-1, respectively, the pulse in the 6th pulse from J board and Banok board is added. Signal 1] Hit 111 and I'H2. This is outputted from the output H4H children 1115 and 0 and the no video information 1, . 1, I), IH
The frame edge of the video screen 4 is blanked 4' so that the video that is attached to the video screen 4' is displayed on the video screen /1 as shown in Table 4. Blanking width of screen 4: Width larger than J method = 1 method blanking, so L35.

また第１７図に、前記／フトレノスタ３０から出力４−
る文字、記号等の映像データ信号１１）Ｓおよび前記コ
ントロール部２１から書込み／読み出し信号Ｗ　／　ｔ
ｔを出力４′る際の各種信シシを同・”’Ｉ’　Ｉｆ！
１軸に示すタイミングヂャー用・を示ず。ａ　ｆｊ萌期
情報選択ギ−Ｉｂの押圧操作により発生さＡまたキー情
報信号、ａ′はａに示ケキー情報信号か出力さイ１てい
る期間中に発生されたキー信号、ｂは前記同期セレクト
パルス列信号Ｐ’ｌ−］　、ｂ’はデータセレク！・信
号１）Ｓ、ｃはプリセット信号１）Ｓ、（１は書込み／
読み出し信号Ｒ／　Ｗ　４−なわち、ｒｉｉｉ記アドレ
スセレクト 信号ＲＳｊはクロックパルス信号Ｃｒ２、ｇはクロック
パルス信号Ｃｅｘｌ＋である。Also, in FIG. 17, the output 4-
video data signals such as characters and symbols 11) S and write/read signals W/t from the control section 21;
The various signals when outputting t are the same as ``'I'' If!
The timing gear shown on the 1st axis is not shown. A is a key information signal generated by pressing the fj early stage information selection key Ib, a' is a key signal generated during the period when the key information signal shown in a is being outputted, and b is a key signal generated during the period when the key information signal shown in a is being outputted. Select pulse train signal P'l-], b' is data select!・Signal 1) S, c is preset signal 1) S, (1 is write/
The read signal R/W 4-, that is, the address select signal RSj in riii is the clock pulse signal Cr2, and g is the clock pulse signal Cexl+.

なお、ｅのＦｌ，Ｆ，リセットパルス信号ＲＳは、前記
ノフトレノスタ３０のノット動作を指令するクロックパ
ルス信号Ｃｒ＋である。まノー、りＵツクパルス信号Ｃ
ｒ，は前記行選択カウンタ２８に人力される信号で、ク
ロックパルスｆ．＝ｊ　’ｒ，’　Ｃ　（！Ｘｌｌ　Ｉ
Ｊ、文字，記号等の映像情報の１ｔΔＩｓ＝Ｉ（ｋ）へ
のｍ込み終了を示す信号である。Incidentally, Fl, F, and reset pulse signal RS of e are clock pulse signals Cr+ that command the knot operation of the noft reno star 30. Mano, RiUtsuk pulse signal C
r, is a signal manually input to the row selection counter 28, and clock pulse f. =j 'r,' C (!Xll I
This is a signal indicating the end of m-inclusion of video information such as J, characters, symbols, etc. into 1tΔIs=I(k).

つぎに、Ｉ）り記コントロール部２１が．ｉｌｎ機Ｉか
ら出力される信号゛■，　、＋　、　ｒｔ．　Ｉ）にら
のづいて、ＩＬＡｌｖｌ（ｍ）から映像データ信号１　
１）　Ｓを読み出り〜動作にフいて説明４゛る。Next, I) the record control section 21. The signals output from the illn machine I ゛■, , +, rt. I) Video data signal 1 from ILAlvl(m)
1) Reading S to the operation will be explained in section 4.

前記ＩＩＡ　Ｍ　（ｍ）に書込まれた映像データ信号■
１）Ｓは、水ｉ１’　ｊ；　Ｊ：び垂直分割パルス列信
号１）Ｎ、１）Ｍのパルス数をそれぞれ′Ａ（ζ１シお
よび垂直パルス列信号Ｉ’ｌ＋、およびＰＶに同期して
計数する前記プＪウノタ２４おＪ二び２５と、各ブノウ
ンタ２４．２５の計数値に応してＩＬＡＭ（＋ｎ）のア
ドレス（１，、１）を指定４′るＩおよび，Ｉアトレス
マルヂブレタザ２２および２３とにより、該１（ΔＩｖ
ｌ（ｍ）から読み出される。The video data signal written in the IIA M (m)
1) S counts the number of pulses of water i1'j; I and I address multibuttons 4' which specify addresses (1,, 1) of ILAM (+n) according to the counts of the counters 24, 25 and 25, respectively. 22 and 23, the 1(ΔIv
l(m).

この読み出しは萌期第１および第２フリソブフしｌノブ
回路Ｉパ１お．Ｌび１２，かリセットされた状態、４”
なわら潜込ろ／読み出し信シシＷ／Ｒが°°０”のとき
におこなわれろ。This readout is performed on the first and second fringe circuits. L 12, or reset state, 4”
Do this when the infiltration/reading signal W/R is at °°0''.

１ｊ１１記水・１・、お、ｊ−びＪＥ直分割パルス列（
１」ぢｌ’ＮおよびＰＭは、第１８図に示４゛ように、
前記水平および垂直同期バルスタリ信号［〕ＩＩノよび
ＰＶの各周期１’　１１　、　’ｌ’　Ｖをそれどれ前
記映像画面４を区分した列おにび行の数で等分割した周
期’Ｉ’Ｎ，′Ｉ’Ｍのパルス列信号である。1j11 Water 1., O, j- and JE direct division pulse train (
1'' and PM are as shown in FIG. 18,
Each period 1' 11, 'l' V of the horizontal and vertical synchronization balstery signals [] II and PV is equally divided by the number of columns and rows dividing the video screen 4 into periods 'I'N. , 'I'M pulse train signal.

以」二に説明したように、＋１ΔＭ　（ｍ）への映像デ
ータ信号ＩＤＳの書込みおＪ：び読み出し動作は、前記
書込み／読み出し信号Ｗ／Ｒと同し信号のアドレスセレ
クト信号Ｐ″ｌ−１　により制御されろ。この信号Ｗ’
／Ｒは、前記周期セレクトパルス列信号Ｐ°１］および
Ｒ信号にもとづいてコント［１−ル部２１のオアゲート
ｏ　ｒｔから発生され八〇のて、完全に、水平同期パル
ス列信号ｌ）１１に同期しているとともに、前記したよ
うに、テレヒノヨノ受像機３の水平帰線時間内に発生さ
れノ２パルス信号てど５る。このため、テレビジョン受
像機；うの映像画面４に映像を表示する際、映像のらら
りき現象、すなわらフリッカ現象を防止４゛るごとかて
きる。As explained in Section 2 below, the writing and reading operations of the video data signal IDS to +1ΔM (m) are performed using the address select signal P″l−1, which is the same signal as the write/read signal W/R. This signal W'
/R is generated from the OR gate ort of the control unit 21 based on the periodic select pulse train signal P°1] and the R signal, and is completely synchronized with the horizontal synchronizing pulse train signal l)11. At the same time, as described above, a two-pulse signal is generated during the horizontal retrace time of the television receiver 3. Therefore, when displaying an image on the image screen 4 of a television receiver, it is possible to completely prevent the image from becoming distorted or flickering.

つぎに、１１η記記憶回路１１のＩＬＡ　Ｎ．ｉ　（ｍ
）に書込まれ、かつ該１えΔＭ　（ｍ）から３売み出さ
れた映像データ信号＋ｔ）Ｓずなわら該記憶回路１１の
出力（１、号の処理について説明する。Next, the ILA N. of the 11η memory circuit 11 is i (m
), and the output of the memory circuit 11 (1) will be explained.

第９図において、１２は各種信弓゛発生回路で、水平同
期パルス列信号Ｐ　Ｉ−１、同期セレクトパルス列信号
１）’ＩＩ、垂直同期パルス列（；＝’Ｑｐｖ、該垂直
向Ｉ’ｌ＋パルス列信号ｒ）’Ｖ、水平分割パルス列信
号■）Ｎ、垂直分割パルス列信号１）Ｍ、色搬送波Ｃ５
Ｃ１等化パルス信号■すＰ、バースト信号Ｓ１３等を発
生１゛るそれ自体周知の発振回路である。In FIG. 9, reference numeral 12 denotes various signal generation circuits, including a horizontal synchronizing pulse train signal P I-1, a synchronizing select pulse train signal 1)'II, a vertical synchronizing pulse train (;='Qpv, and the vertical direction I'l+pulse train signal r) 'V, horizontally divided pulse train signal ■) N, vertically divided pulse train signal 1) M, color carrier C5
This is a well-known oscillator circuit which generates a C1 equalized pulse signal P, a burst signal S13, etc.

Ｉ３はオア回路で、前記信号発生回路Ｉ２から前記信号
Ｆｉ１．　Ｉ”Ｉｌ、　ＰＶ、　Ｉ）’Ｖか入力される
入力端子をイｆし、後記４−る輝度１色；！′：信号発
生回路１４に接続した出力端子をイｆし、該出力端子に
ブランキングパルス信号を出力４−る。I3 is an OR circuit which receives the signals Fi1. from the signal generation circuit I2. I"Il, PV, I) 'V is inputted to the input terminal, and the luminance of one color shown in 4-4 below is set;!': The output terminal connected to the signal generation circuit 14 is set to A blanking pulse signal is output 4-.

１４は輝度３色差信号発生回路で、入力端子群１４ａは
３１ｊＡＭＩ−ＩＺＡＭｋの出力端子と接続し、入力端
子＋４ｂはＯｒｊ記色搬送波Ｃ８Ｃが人ツノされる」、
うに各種信号発生回路１２と接続し、入力端−ｆ　Ｉ　
−１ｃ　ｉｊ前記オア回路１３と接続しでいる。14 is a luminance three-color difference signal generation circuit, the input terminal group 14a is connected to the output terminal of 31jAMI-IZAMk, and the input terminal +4b is used to output the Orj color recording carrier wave C8C.
Connect to various signal generation circuits 12, input terminal -f I
-1c ij Connected to the OR circuit 13.

この輝度１色差伝り発生回路１４は、前記入力端子１４
ａ、入力端子１４１１および１４ｃを介して人力されノ
こ信号にらとついて、１ｉｉｊ記映像デ一タ信号１１）
Ｓの輝度および色相を決定する信号を出力する。This luminance one color difference transmission generating circuit 14 is connected to the input terminal 14.
a, the video data signal 11) according to the input terminals 1411 and 14c according to the human input saw signal;
A signal that determines the brightness and hue of S is output.

１５は信号合成回路で、輝度１色差イハ弓発生回路１４
の出力信号と、１）；ｊ記各種信シシ発生回路１２から
の出力である信号１１１ｊンＶ、ＰＩ号１Ｓ１３とか人
力され、これ等の信号を合成して、テレビジョン用の合
成映像信号を出力する。15 is a signal synthesis circuit, which includes a luminance 1 color difference Iha bow generation circuit 14;
The output signal of 1); signal 111j-V, PI No. 1S13, which is the output from the various signal generation circuit 12 described in j. Output.

■６は変調回路で、前記信号合成回路１５から出力され
た合成映像信号を、テレビジョン受像機３のデートンネ
ル周波数の超高周波数信号で周波数変調するもので、超
高周波数信号として、例えば、商用テレピノヨン搬送波
が伝送されていム′いいわゆる空チヤンネル周波数を使
用する。１７は、＋ｉｉｉ記変調回路１６に変調波信号
を送出４ろ超高周波発振器、１８はテレビジョン受像機
：３のアンテナ端子である。(2) A modulation circuit 6 frequency-modulates the synthesized video signal output from the signal synthesis circuit 15 with an ultra-high frequency signal of the day tunnel frequency of the television receiver 3. As an ultra-high frequency signal, for example, It uses so-called empty channel frequencies on which commercial telephony carriers are not transmitted. 17 is an ultra-high frequency oscillator which sends a modulated wave signal to the +iii modulation circuit 16, and 18 is an antenna terminal of the television receiver 3.

なお、前記変調回路１６および超、ｉノｉ周波発振器Ｉ
７をテレビジョン受像機３のギヤビネット（図示しない
）に取（；Ｊ：Ｊ、前記信号合成回路１５の出力端子（
図示しない）と、該ギヤビネットに取（伯）た変調回路
Ｉ６の入力端子（図示しない）とを接続コ−１・（図示
しない）を介して接続４−ろようにしてしよい。このよ
うにして、信号変換器２の軽量化を計ることかできる。Note that the modulation circuit 16 and the ultra-i-frequency oscillator I
7 to the gear network (not shown) of the television receiver 3 (;J:J, the output terminal of the signal synthesis circuit 15 (
(not shown) and an input terminal (not shown) of the modulation circuit I6 attached to the gear network may be connected via a connection line (not shown). In this way, the weight of the signal converter 2 can be reduced.

また、信号変換器２を１ｊｌＩ記計ｔ、’：ｌｉｔの外
装ケース（第１図ｇ　ｌｊｉ　）内に収蔵−４゛るとと
もに、該計算機１のキーユニットＫ、　ｔＪ取イＪ１１
ｉｉ　１　ｂに、該（ン；号変換器２の選択スイッチＳ
Ｃ１ないしＳ（：におよび制御スイッチＳＥを取（、ｌ
（ｌて乙よい。In addition, the signal converter 2 is housed in an exterior case (Fig. 1) of the computer 1, and the key units K and tJ of the calculator 1 are stored in an external case (Fig. 1).
ii 1 b, the selection switch S of the converter 2;
C1 to S(: and take control switch SE(, l
(It's good.

−ノざに、＋ｉｉｊ記ｈ；１（度、邑差信シシ″発生回
路」４の詳細な回路例を第１９図にしたが−で説明４〜
ろ。また、テレビジョン受像機３が白黒表示用である場
合の輝度信ぢ発生回路＋４’　を第２０図に示す。A detailed circuit example of ``1 (degree, intermission signal generation circuit'' 4) is shown in Figure 19, but it is explained in 4~
reactor. Further, FIG. 20 shows a luminance signal generating circuit +4' when the television receiver 3 is for black and white display.

第１９図において、３７は輝度０色位相選択回路で、前
記■（へ八１（ｍ）から読み出した映像データ信号＋１
）Ｓと、＋ｉｉｊ記オア回路３３から出力されたブラン
キングパルス信号Ｐ　１１と、動作モードギ−Ｉｒ「Ｉ
　ｃのうらのｔｒａｃｋキー、ＳＰギ−またはＬＦキ〜
の押圧操作によるカーソル移動指令に関する信号ＰＳと
が人力さイ１．る（ｋｑ２ン個の入力端子群３７ａと、
（２ト２ｋ）個の出力端子１ｔｉ　３７１＋とを有しく
ｋは前記ＩｔΔＭ（＋＋）故と同数である）、出力端子
ｌｌ￥：３７ｂは入力端子ｆｆＴ：３７ａに人力さＡ］
ソノ−６゜号に応して指定されノこ出力端子Ｌｍ　（ｍ
ｉＪ指定さイ１に番号である）に“１”レベルの信シシ
を出力４る、。In FIG. 19, 37 is a luminance 0 color phase selection circuit, and the video data signal read from the above
)S, the blanking pulse signal P11 output from the +iii OR circuit 33, and the operation mode gear Ir'I
Track key behind c, SP key or LF key
The signal PS related to the cursor movement command by the pressing operation is human power.1. (kq2 input terminal group 37a,
It has (2t2k) output terminals 1ti 371+ (k is the same number as ItΔM(++)), and the output terminal ll\:37b is manually connected to the input terminal ffT:37a]
The saw output terminal Lm (m
Outputs a "1" level signal to the specified iJ (number is 1).

３８は、第１ＦＩう′Ｉ゛（電界効果形トフノジスタ）
群で、（２＋２ｋ）（ｌｕ）ＦＥ′ｒからなり、各１”
　Ｅ　′Ｉ’のケーＩ−Ｇ　ｆｌ　＋、　Ｇｓ＋、　Ｃ
＋＋、　”’、Ｃ＋　＋、に＋Ｊ前記出力端子１１Ｔ、
　３７　ｂの各出力端子１１３．ＬＳ、Ｌｌ。38 is the first FI u'I' (field effect type tofunosister)
group, consisting of (2+2k)(lu)FE′r, each 1”
E 'I''s case I-G fl +, Gs+, C
++, ”', C+ +, +J said output terminal 11T,
37b each output terminal 113. L.S., L.L.

ｔＪとそれぞれ接続し、各ＦＥ　Ｔの１・し　ン（」（
２４２ｋ）個の出力線ｌ１１４４ａの各出力線とそイ１
ぞれ接続し、各Ｆ１εＴのソース（」直列抵抗１ｔＴ、
　３　！１の各タップとそれぞれ接続している９、３９
は（３＋２ｋ）個の抵抗Ｉえ１シ、　Ｒｓ　、　Ｉｌ＋
　、・ＲＪ＋、を直列接続した抵抗１ｔｆで、各抵抗の
　側端にりＪブを有しており、各タップは１１１Ｊ記１
＝”　Ｅ　ｉ’　＋＋ｒ、　３８の各ＦＥ　’Ｉ’のソ
ースと接続している。／ｌ０ｆＪ直流ノｒ電圧電源で、
０１ｊ記直列抵抗「Ｔａ２の両り、°τ°１１に所定の
電圧を印加している。４Ｉは第２Ｆｌ・：′１冒１（′
Ｃ１（１＋　２ｋ）　ｐＪ（Ｆ）Ｆ１２’ｒカラナＩ）
、各Ｆ　Ｅ　′ｒＵ）　）ｆｌ−ＧＳ２．Ｇ□、　”’
　Ｇｙｐｋはｒｆｉｊ記由力・シＪ　ｊ”　Ｉｉ’ｌ　
３７　Ｉｆのうら出力端子口３を除く他の出力端子ｉｓ
　、ｔ＋。tJ respectively, and connect each FET's 1.
242k) output lines l1144a and soi1
and the source of each F1εT ('series resistance 1tT,
3! 9, 39 connected to each tap of 1
is (3+2k) resistors I, Rs, Il+
, ・RJ+, are connected in series with 1tf of resistors, and each resistor has a 1tf resistor at the side end, and each tap has a 111J mark.
="E i' ++r, connected to the source of each FE 'I' of 38./l0fJ DC nor r voltage power supply,
A predetermined voltage is applied to both series resistors Ta2 and °τ°11. 4I is the 2nd Fl.:'1
C1(1+2k) pJ(F)F12'r Karana I)
, each F E 'rU) ) fl-GS2. G□, ”'
Gypk is rfij
37 If other output terminals except output terminal port 3 are
, t+.

ｔ、にとそれぞれ接続し、各ＦＥ　′Ｉ’のトレーンは
（１＋２ｋ）個の出力線１ｔ’ｆ、　４４　ｂの各出力
線と接続し、各Ｆ　Ｅ　ｉ’のソ　スは（レ−２ｋ）１
＾１の振幅位相制御回路＋ｆｆ、４２の各制御回路ａＢ
　、　ａ＋　、　ａ２．”’。The train of each FE 'I' is connected to each output line of (1+2k) output lines 1t'f, 44b, and the source of each FE 'I' is (ray-2k). )1
^1 amplitude phase control circuit + ff, each control circuit aB of 42
, a+, a2. ”'.

３２にと接続している。各制御回路ａ３．　Ｘ］、　、
　−。It is connected to 32. Each control circuit a3. X], ,
−.

ａ、ｋｉＪ、１ｉｉｊ記各種信シ号発生回路１２から出
力されに色搬送波ＣＳ　ＣＵ）巨１１γ相を、第２１”
　Ｅ　Ｔｊｉ’１．　／Ｉ　Ｉの各１”　Ｅ　Ｔを介し
て、所定の振幅レベルに設定ずろらのである。a, kiJ, 1iij The color carrier wave CS CU) giant 11γ phase output from the various signal generation circuit 12 is outputted from the 21st”
E Tji'1. /I I is set to a predetermined amplitude level via each 1" ET.

以」二のように構成した輝度１色差信号発生回路１５に
おいて（」、ゾシノキンクパルスＩ’１３か“ビのとき
には、第１　Ｆ　Ｅ　Ｔ）１１３８のｌ”　Ｉ”、　’
Ｉ’ケートＧ１３．のみかオンし、このとき、出力線４
４　ａ　ｆｌ’ｆの１出力線に黒レベルの輝度信号か出
力される。In the luminance 1 color difference signal generation circuit 15 configured as shown below (1138 l"I",'
I'Kate G13. At this time, output line 4 is turned on.
A black level luminance signal is output to the 1 output line of 4 a fl'f.

しノーか−ζ、映像画面４に表示された映像は黒レベル
になる。、　１ｉｉｉ記カ　ツル移動指令信弓Ｉ’ｓか
ビのときには、第１および第２ＦＩデＩ’　［、３８。However, the image displayed on the video screen 4 has a black level. , 1iii When the movement command Shinyumi I's or Bi, the first and second FI de I' [, 38.

４ＩのうちのＦ　Ｅ　ｉ”ゲート（＋ｓ１．Ｇｓ、のみ
かオンし、このとき、出力線１ｉ’Ｌ　４４　ａおよび
／１４１＋の各１出力線に所定レベルの輝度、　［Ｑｌ
（Ｉ（ｒＥが出される。したがって、カーソル位置が所
定のｈ・１ｊ度、ｌ’、；　、Ｊ、び色調て表示される
。ゾランギンクパルスｆ、舒；１’Ｂお、にびカーソル
移動指令侶弓１’　ｓがと乙に’（１”のときには、１
）り記１えＡＭ　（ｎ）のうし、映像情報１゜、Ｊ、Ｉ
）が書込まれた、４゛なわら、選定された１１ΔＭ（ｍ
）の順列組み合且により決定された輝度、ｆ１″ｌ相選
択回路３７の出力端子［ｍに、映像デ　タ（１゜号ＩＤ
Ｓか人力される（“°１゛°のパルス信（シが人力され
る）。このとき、第１および第２１）　Ｅ　ｉ’　Ｉ’
、’ｌ　３８および４１の各１個ノＦ　Ｅ　ＴかＯＮＬ
、出力線１１４４ａ、４４ｂの１出力線に所定レベルの
輝度１色位相信号が出力される。したかって、１１ΔＭ
（１１１）が複数側の場合、各１えＡＭ（ｍ）から読出
しノー映１やデータ信号１１）　Ｓにもとづき、映像画
面１１に表示されろ複数個の映像は、−ｒ３Ｈいに異な
−・Ｌ輝度、１月、び巨シ、Ｘｌとなっている。Only one of the F E i'' gates (+s1.
(I(rE is output. Therefore, the cursor position is displayed in a predetermined h·1j degree, l',; Movement commander bow 1' s ga to otsu ni' (when it is 1", 1
) Record 1 AM (n) Noushi, Video information 1゜, J, I
) was written, and the selected 11ΔM(m
) and the brightness determined by the permutation combination of
S is manually powered (“°1° pulse signal (S is manually powered). At this time, 1st and 21st) E i'I'
,'l 1 each of 38 and 41 FET or ONL
, a luminance one-color phase signal of a predetermined level is output to one output line of the output lines 1144a and 44b. I wanted to, 11ΔM
If (111) is on multiple sides, the multiple images read from each AM(m) and displayed on the video screen 11 based on the data signal 11) S are -r3H very different. The brightness is L, January is large, and the brightness is XL.

また、複数個のｒｔΔＭ　（ｍ）に複数個の関数軌跡の
映像情報をそれぞれ書込み、［１１」記アレヒノヨン受
像機３の映像画面４に複数個の関Ｌり軌跡を表７）、：
した場合、２−ノ以」−の関数軌跡およびその交点をそ
れぞれ＋７いに異だ−た所定の輝度わｊ−び邑シ、！１
により表示４゛ろごとか′ζきろのて、各関数軌跡およ
びどれ活・の交点の識別か容易となる、。In addition, video information of a plurality of function trajectories is written to a plurality of rtΔM (m), respectively, and a plurality of function trajectories are written on the video screen 4 of the receiver 3 described in [11] (Table 7):
, then the function trajectories of 2- and their intersections are each +7 different from each other at a given brightness level, ! 1
This makes it easy to identify the intersection of each function locus and which locus of the function is displayed.

１）ＩＪ記師１．１’信弓−発生回路＋４’　は、第２
０図に示すように、前記輝度１色差信１号発生回路Ｉ４
から、第２　Ｆ　Ｅ　′ｒノ！１．４１および振幅１１
′／、相制御回路１ｊ７．４２を省略し、したかりで、
出力線１１”Ｃ４４ｂを省略した乙のである。；３７′
（ま輝度選択回路であり、その曲、λ４１瓜選択回路３
７の出ツバ’１１ｉ　’Ｉ’−）！Ｔ３７１＋’、第１
１”　Ｉ＝；　ｉ’訂３８、直列抵抗ＩＦＹ　３９およ
び基準電圧隙４０は、１ｉｉ＋記輝度７色差信シシ発牛
回路１１１の乙のと間柱の乙ので、同１．ｐに（Ａ）成
しノーらのである。1) IJ reporter 1.1' Shinyumi - generation circuit +4' is the second
As shown in FIG. 0, the luminance 1 color difference signal 1 generation circuit I4
From, 2nd F E'rノ! 1.41 and amplitude 11
'/, phase control circuit 1j7.42 is omitted, and therefore,
This is the one where output line 11"C44b is omitted. ;37'
(It is a brightness selection circuit, and the song, λ41 melon selection circuit 3
7's protrusion '11i 'I'-)! T371+', 1st
1"I=;i' correction 38, series resistor IFY 39 and reference voltage gap 40 are the same as 1.p. Shino et al.

この上〕に（１１１成した輝度信舅発生回路ＩＩビ　に
より、白黒表７」でのテレヒノヨノ受像機（カラー表示
用てあ−て乙Ｊ、い）の映像画面に複数１／！１の関数
軌跡を表示した場合、２つ以上の関数軌跡およびそ４１
等関数軌跡の交点をノリ１定の輝度により表２Ｆ４′る
ことかできろ３゜ １発明のり」果１ 以上詳述したように、この発明＋Ｊ　ＩＭＩ　ｉＦな操
作て関数軌跡を種々の色で表示画面一１．に表示４”ろ
ことが出来、したかって、関数軌跡等の識別を容易にす
ることができる表示装置を１４２　Ｉｌｌ、出来ろ、。On top of this, the luminance signal generation circuit II (111) is used to display multiple 1/!1 functions on the video screen of a television receiver (for color display) in black and white When displaying trajectories, two or more function trajectories and their 41
It is possible to determine the intersection points of the equal function trajectories using constant brightness. Display screen 1. Therefore, it is possible to create a display device that can easily identify function trajectories and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の表示装置の一実施例の概略の構成を示
す図、第２図は第１図の実施例のブ（ノック図、第３図
は本発明の一実施例のキースイッチの配置を承り一図、
第４図は本発明のアレヒノ二Ｊ）受像機の映像画面に表
示する関数軌跡の　例を小すＩス）、第５図はこの発明
の一実施例に使月１されろ映像画面の表示方式を説明す
る説明図、第６図（Ｊこの発明の一実施例にお１ｊる文
字１．醪１；、　Ａｌｉの表７ド方式の説明図、第７図
は映像画面一１に表７ドさＡ１ろ文字記号等の配置の一
例を示４゛図、第８図は本発明の表示装置の一実施例の
ブ［ノック回路図、第０図は第８図の装置の出力信号を
テレビジ五！７月１合成映像信号に変換する信号変換器
のブシノノク回路図、第１θ図は第９図の信シシ変換器
の記１Ｇ回路の具体的な一実施例を示４−ブロック回路
図、第１Ｉ図は第８図の装置にｊ；ＩＩる関数軌跡の映
像情報を出力４＝る動作のフＵ−ヂャ−ト、第１２図は
第８図の装置にお（１ろ座標軸の映像情報を出力する動
作）（Ｉ−チャ　１・、第１３図は映像両面に表示され
ろ座標軸の表型方式を示４°図、第１４図は信号変換器
のパネルを；＋＜　４’　１面図、第１５図は（ａ明度
換器の記憶回路の＝１ノドシノール部の具体的なブロッ
ク回路図、第１（）図は（，１弓・変換器の記）貴回路
にお（」ろ映像情報％Ｙ込み動（’ｌＩＩ！ｉの動イ′
１タイミングを同一　ｌＲｊ間輔間軸４”波形図、第１
７図（ｊ記憶回路にお（ｊる文字１記シじの映像情報＋
１込み動作ＩＩ；’ｊの動作タイミングを同一時間軸で
・ド４′波形図、第１８図は記憶回路に書込まれた映像
データの読み出し動作に使用セるパルス列信ぢの波１１
３図、り臼（月に１は信号変換ｚ；りのｆｆＱｉｌ災１
色／’ｊ’、　（ｉ；号発ノ１回路の只１・的な一実施
例てあろブシ７−７り回路図、第２０図は白黒人生テレ
ヒノジン・受像１段用の前記１．５：ｊ変換器の輝１交
信号発牛回路の具体的な一実施例てあろブ（Ｊ　ツク回
路図てある。 １　電１−中１．計ｐ機、２　信シ）変換器、３　テレ
ヒジョン受像機、　４　映像両面、５−・・第１出力端
子Ｉｎ、６　第２出力端γノｊ１．１１　・記憶回路、
１２　各種信ｉ子発イ１１ｃｌＪ路、１３・・オア回路
、１４・輝度１色差ｆ１Ｘじ発生回路、１５　信号合成
回路、＋６　変調回路、＋７　・超高周波発振器、＋８
　アンテジ％ｊｌ’、２Ｉ−コントロール部、　２２・
列）′トレスマルヂプレタザ、２３−行アトレスマルヂ
ブし・クザ、２４．２５　カウンタ、２Ｇ−デ　タマル
チブレクザ、２７　・画素選択回路、２８　（ｉ選択カ
ウンタ、２９　・ラソヂ回路、３０　ノフトレジスタ、
　３７　・輝度９色位（１１選択回路、３７ａ　入力端
子Ｉｆ？、　３７ｂ　出力端ｒＩ！Ｉ。 ３８　第１　Ｆ　Ｅ　ｉ”群、３０　直列抵抗１１Ｔ、
４０・定電圧電Δ！：１、４Ｉ　第２　Ｆ　Ｌ：　’Ｉ
’　＋！’Ｉ、４２　・振幅位ＩＩ］制ｇ１１回路、４
４ａ、４４Ｌ　出力ＦＡ　Ｉｉｆ、Ｐ　−ｌ１ｊｉｉ　
累、　１−’：　＋　−’ｉ’　ｂｌ　６Ｊ’ＪＲ１Ｃ
Ｓ選択スイッヂ、’　７．”、　、　ｐ、フリノプフ〔
ノツプ回路、ＡＮＤ　Ｉ　、ΔＮ１〕２　アントゲ−１
・、＋１）Ｓ・・映像データ信号。 第１図 第３図 第２図 第４図 第５図 ４ １（７に…Ｊパルス列）FIG. 1 is a diagram showing a schematic configuration of an embodiment of the display device of the present invention, FIG. 2 is a diagram of the button (knock) of the embodiment of FIG. 1, and FIG. 3 is a key switch diagram of the embodiment of the present invention. A diagram of the arrangement of
Figure 4 shows an example of the function trajectory displayed on the video screen of the receiver according to the present invention, and Figure 5 shows the display of the video screen used in an embodiment of the present invention. An explanatory diagram for explaining the system, Figure 6 (in an embodiment of this invention, the characters 1, 1, 1;, Ali's Table 7, Figure 7) Figure 4 shows an example of the arrangement of letters, symbols, etc., Figure 8 is a knock circuit diagram of an embodiment of the display device of the present invention, and Figure 0 shows the output signal of the device in Figure 8. TV 5! July 1 Circuit diagram of a signal converter for converting into a composite video signal, Figure 1θ shows a specific example of the 1G circuit of the signal converter shown in Figure 9. 4-Block circuit diagram , Fig. 1I is a diagram of the operation of outputting the video information of the function locus to the apparatus of Fig. 8, and Fig. 12 is a diagram of the operation of outputting the video information of the function locus to the apparatus of Fig. (Operation to output video information) (I-cha 1., Figure 13 shows the format of the coordinate axes displayed on both sides of the image. Figure 14 shows the panel of the signal converter; + <4' 1 side view, Figure 15 is a concrete block circuit diagram of the =1 nodocinol part of the memory circuit of the brightness converter, and Figure 1 () is (, 1 note of the converter). 'Ro video information % Y included movement ('lII!i's movement'
1 timing is the same lRj intersuke axis 4” waveform diagram, 1st
Figure 7 (Video information of the first character in the j memory circuit +
1 input operation II; 'j' operation timing on the same time axis, 'd4' waveform diagram, Figure 18 shows wave 11 of the pulse train signal used for the readout operation of video data written in the storage circuit.
Figure 3, Rimor (monthly 1 is signal conversion z; Ri's ffQil disaster 1
Color/'j', (i; just one example of the 1st circuit of issue number 7-7 circuit diagram, Figure 20 is the above-mentioned 1.5 for 1st stage of black and white life tele-hinojin image reception) : A concrete example of the brightness 1 alternating current signal generation circuit of the J converter (here is a circuit diagram of the J tsuku circuit). Receiver, 4 Double-sided image, 5-... 1st output terminal In, 6 2nd output terminal γ no j1.11 ・Storage circuit,
12 Various signal I output 11clJ path, 13...OR circuit, 14. Luminance 1 color difference f1
Antege%jl', 2I-control section, 22.
Column) 'Tres multiplexer, 23-row Atrex multiplexer, 24.25 Counter, 2G-data multiplexer, 27 - Pixel selection circuit, 28 (i selection counter, 29 - Lasoji circuit, 30 Noft register,
37 - Brightness 9 color positions (11 selection circuit, 37a input terminal If?, 37b output terminal rI!I. 38 1st F E i" group, 30 series resistor 11T,
40・Constant voltage voltage Δ! :1,4I 2nd F L: 'I
' +! 'I, 42 ・Amplitude level II] control g11 circuit, 4
4a, 44L Output FA Iif, P-l1jii
Cumulative, 1-': + -'i' bl 6J'JR1C
S selection switch, '7. ”, , p, Frinopf [
Nop circuit, AND I, ΔN1] 2 Ant game 1
,+1)S...Video data signal. Figure 1 Figure 3 Figure 2 Figure 4 Figure 5 Figure 4 1 (at 7...J pulse train)

Claims (1)

【特許請求の範囲】[Claims] （１）テレヒジョン受像機に接続４−ることにより、該
テレヒノ＝１ン受像機の画面上に情報を表示する装置て
、ナレビノヨン画面は多数の画素にて成り、１画素ｆノ
ｊに色をつ１ｊるための１画素を１１ピツｔ・（ｎは複
数で整数）構成した乙のであって、画面」−に表示され
ろ情ｔμのプログラム命令を貯えるプログラムメモリ（
ＲＯＭ）と、 上記プ［１グラムメモリのプログラノ、命令を解読し実
行オろたｙ）の手段と、 該手段の制御のらとにテレヒジョン画面１−に表ボ七る
データを貯える前記ビット数１１と同しｎ個のラノダ１
、アクセスメモリ（ＩｔΔＭ）と、前記各Ｉｔ八〜１の
出力から所定の色コ−１・を抜き出し、この色コ−１・
から色信号をｆ′１目ノ出４′ための手段と、 ｆｌｉｊ記１ｔΔＭの出力から輝度信壮を得るための手
段と、 バースト信号および水平・垂直１（旧υ１（、；弓を（
１，１ろための手段と、 前記色信号、輝度信号、バーストＬ”ｊ　シＪ’および
水平・垂直同期信号を混合して合成映像ｉ、；　’ｊ’
どして得る手段と、 この合成映像信号を高周波変調ケる手段とを具備して成
ることを特徴とするテＬ・ヒジジン画面表示装置。(1) A device that displays information on the screen of a television receiver by connecting it to the television receiver.The television screen consists of a large number of pixels, and each pixel is assigned a color It is a program memory (where n is a plurality of integers) that stores 1 pixel (n is an integer) for each pixel, and stores the program instructions to be displayed on the screen.
ROM), means for decoding and executing instructions in the program memory, and the number of bits for storing the data shown on the television screen 1 for controlling the means. 11 and n Ranoda 1
, an access memory (ItΔM), and a predetermined color code 1. are extracted from the outputs of the respective It8 to 1, and this color code 1.
A means for obtaining a color signal from f′1, a means for obtaining a luminance signal from the output of flij1tΔM, a burst signal and a horizontal and vertical one (formerly υ1(,; bow()).
'j' by mixing the color signal, luminance signal, burst L"j', and horizontal and vertical synchronizing signals; 'j';
What is claimed is: 1. A screen display device comprising: means for obtaining a composite video signal; and means for high-frequency modulating the synthesized video signal.