JPS5999958A - 半導体スイツチ装置 - Google Patents
半導体スイツチ装置Info
- Publication number
- JPS5999958A JPS5999958A JP21073382A JP21073382A JPS5999958A JP S5999958 A JPS5999958 A JP S5999958A JP 21073382 A JP21073382 A JP 21073382A JP 21073382 A JP21073382 A JP 21073382A JP S5999958 A JPS5999958 A JP S5999958A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- elements
- semiconductor
- voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えばインバータ、チョッパ回路など電力
変換装置などに用いられる半導体スイッチ装置に関する
。
変換装置などに用いられる半導体スイッチ装置に関する
。
第1図は従来の半導体スイッチ装置の構成図で、1は電
圧Eの直流電源、2は負荷装置、3は半導体スイッチ素
子であるトランジスタ、4はそれをオン、オフさせる制
御手段である。
圧Eの直流電源、2は負荷装置、3は半導体スイッチ素
子であるトランジスタ、4はそれをオン、オフさせる制
御手段である。
次に第1図の従来装置の動作全第2図の動作波形図によ
り説明する。制御手段4の出力信号が第2図(、)のS
であるときトランジスタで3はオンし、Sが無くなると
オフする。第2図(b)で期間toの間はトランジスタ
3はオフの状態であり、コレクターエミッタ間電圧(以
下両端電圧と称す)Esは電源電圧Eに等しい。制御手
段4から出力信号Sが発生するとトランジスタ3がオン
になるが、期間t1では過渡現象により瞬時にオフから
オンへの切替えが行なわれず、トランジスタ3に流れる
電流l5ij:tI刑期間かつて徐々に増大しオフから
オンへ移行する。(t+’e立上り時間という) 11
期間では過渡現象が終り、安定したオン状態になり、こ
のときの両端電圧Esはgoである。(E。
り説明する。制御手段4の出力信号が第2図(、)のS
であるときトランジスタで3はオンし、Sが無くなると
オフする。第2図(b)で期間toの間はトランジスタ
3はオフの状態であり、コレクターエミッタ間電圧(以
下両端電圧と称す)Esは電源電圧Eに等しい。制御手
段4から出力信号Sが発生するとトランジスタ3がオン
になるが、期間t1では過渡現象により瞬時にオフから
オンへの切替えが行なわれず、トランジスタ3に流れる
電流l5ij:tI刑期間かつて徐々に増大しオフから
オンへ移行する。(t+’e立上り時間という) 11
期間では過渡現象が終り、安定したオン状態になり、こ
のときの両端電圧Esはgoである。(E。
を飽和電圧という) ts刑期間逆にオンからオフへ切
替るときの過渡現象であり、j1期間の逆の状態である
。(tsi立下り時間という) tn期間は安定したオ
フ状態で、to期間と同じ状態であるこのようにしてス
イッチ動作はtO〜ts k繰返すことになるが、スイ
ッチング動作に伴なうトランジスタ3の電力損失はEs
と■8の積で表わされ、第2図(C)の波形になる、立
上り期間1.、立下り期間t3、安定したオン期間t2
の間ではFJs、Isともある値を示しており電力損失
の要因となる。ただし、Isは負荷によって決まる値で
あるから、半導体スイッチ自体の特性に起因するものは
、オン時の飽和電圧E O%立上り時間tl、立下り時
間t3である。第2図では、説明の都合上オフ期間t。
替るときの過渡現象であり、j1期間の逆の状態である
。(tsi立下り時間という) tn期間は安定したオ
フ状態で、to期間と同じ状態であるこのようにしてス
イッチ動作はtO〜ts k繰返すことになるが、スイ
ッチング動作に伴なうトランジスタ3の電力損失はEs
と■8の積で表わされ、第2図(C)の波形になる、立
上り期間1.、立下り期間t3、安定したオン期間t2
の間ではFJs、Isともある値を示しており電力損失
の要因となる。ただし、Isは負荷によって決まる値で
あるから、半導体スイッチ自体の特性に起因するものは
、オン時の飽和電圧E O%立上り時間tl、立下り時
間t3である。第2図では、説明の都合上オフ期間t。
(t4)中のIsはOとし、制御出力信号Siとり去っ
た後もIsが一時下がらない期間(ストレージタイム)
はt2期間に含めて考え、更に、tl、t3期間中のE
s、Isの変化は1n線的であると仮定している。
た後もIsが一時下がらない期間(ストレージタイム)
はt2期間に含めて考え、更に、tl、t3期間中のE
s、Isの変化は1n線的であると仮定している。
このように、半纏体スイッチの電力損失は半導体スイッ
チ素子個有の立上り時間t7、立下り時間L3、オン時
の飽和電圧Eoにより大きく左右される。半導体スイッ
チ素子として例えばバイポーラ形パワートランジスタ金
用いると、飽和電圧EOは小さいが立上り時間tl、立
下り時間t、が大きく、スイッチング周波数としては1
0〜20KHzが上限である。父、静電誘導形トランジ
スタや電界効果トランジスタケ用いるとjlsi3 は
小さいが、Eoが大きく、大出力の半導体スイッチとし
ては不向きであるという欠点があった。
チ素子個有の立上り時間t7、立下り時間L3、オン時
の飽和電圧Eoにより大きく左右される。半導体スイッ
チ素子として例えばバイポーラ形パワートランジスタ金
用いると、飽和電圧EOは小さいが立上り時間tl、立
下り時間t、が大きく、スイッチング周波数としては1
0〜20KHzが上限である。父、静電誘導形トランジ
スタや電界効果トランジスタケ用いるとjlsi3 は
小さいが、Eoが大きく、大出力の半導体スイッチとし
ては不向きであるという欠点があった。
この発明は電力損失の少ない、大出力でかつスイッチン
グ周波数の高い半導体スイッチング装置を目的とするも
ので、スイッチング特性の異なる半導体スイッチ素子を
並列接続]7、それぞれのオンオフ制御信号をずらせる
こと全特徴とする。
グ周波数の高い半導体スイッチング装置を目的とするも
ので、スイッチング特性の異なる半導体スイッチ素子を
並列接続]7、それぞれのオンオフ制御信号をずらせる
こと全特徴とする。
第3図はこの発明の一実施例のfr!l路構成図であり
、1は電圧Eの直流電源、2は負荷装置作、3は異種の
半導体スイッチ素子全並列したもので、31は第1の半
導体スイッチ素子、32は第2の半導体スイッチ素子、
4.jtj:制御手段である。第1の半導体スイッチ素
子31としては例えばバイポーラ形パワートランジスタ
が、第2の半導体スイッチ素子32としては静電誘導形
トランジスタ(以下SITと称す)または電界効果トラ
ンジスタ(以下FETと称す)が使用され、両者のスイ
ッチング動作ケ第4図の動作波形図により説明する。
、1は電圧Eの直流電源、2は負荷装置作、3は異種の
半導体スイッチ素子全並列したもので、31は第1の半
導体スイッチ素子、32は第2の半導体スイッチ素子、
4.jtj:制御手段である。第1の半導体スイッチ素
子31としては例えばバイポーラ形パワートランジスタ
が、第2の半導体スイッチ素子32としては静電誘導形
トランジスタ(以下SITと称す)または電界効果トラ
ンジスタ(以下FETと称す)が使用され、両者のスイ
ッチング動作ケ第4図の動作波形図により説明する。
制御手段4の出力信号Sは第4図(a)である。この出
力信号Si受けて制御手段5ば、立−ヒりがSと同時で
、立下りがSよりもt8遅れて立下る倍信号S′を第4
図(,5のように出力する。第4図(b5は半導体スイ
ッチ30両端電圧E8の波形であるが、第1の半導体ス
イッチ素子であるバイポーラ形パワートランジスタ31
のみが存在するときの両端電圧はE837、飽和電圧は
EOI、立上り時間はtll立下り時間はt31である
。第2の半導スイッチ素子である5ITtたはFETの
みが存在するときの両端電圧はE832、飽和電圧はE
o2、立上り時間はt57、立下り時間はt、2、であ
る。
力信号Si受けて制御手段5ば、立−ヒりがSと同時で
、立下りがSよりもt8遅れて立下る倍信号S′を第4
図(,5のように出力する。第4図(b5は半導体スイ
ッチ30両端電圧E8の波形であるが、第1の半導体ス
イッチ素子であるバイポーラ形パワートランジスタ31
のみが存在するときの両端電圧はE837、飽和電圧は
EOI、立上り時間はtll立下り時間はt31である
。第2の半導スイッチ素子である5ITtたはFETの
みが存在するときの両端電圧はE832、飽和電圧はE
o2、立上り時間はt57、立下り時間はt、2、であ
る。
第1の半導体スイッチ素子(バイポーラ形パワートラン
ジスタ)31は立上り及び立下り時間が長く、飽和電圧
が小さい半導体スイッチ素子であり、第2の半導体スイ
ッチ素子(SIT:!ばFET)32は立上り及び立下
り時間が短く飽和電圧が大きい半導体スイッチ素子であ
る。第4図(b′)は電流Isの波形図、第4図(c)
はスイッチング動作に伴なう半導体スイッチ素子の電力
損失の波形図であり、半導体スイッチ3として第1の半
導体スイッチ素子31のみが存在するときの電流はl5
31、電力損失ζ・よEsH・l531であり、第2の
半導体スイッチ素子32のみが存在するときの電流はl
532、電力損失はEs32・l532である。第1の
半導体スイッチ素子(バイポーラ形トランジスタ)31
はオン期間11+における電力損失は小さいが、立上り
及び立下り時の損失が大きく、スイッチング周波数が高
くなると電力損失が大きくなる。第2の半導体スイッチ
素子(SIT″+たばFET)321d立上り、立下り
時の損失は小さいが、オン期間t22における電力損失
が大きく、大芥叶のスイッチ素子として11不向きであ
る。
ジスタ)31は立上り及び立下り時間が長く、飽和電圧
が小さい半導体スイッチ素子であり、第2の半導体スイ
ッチ素子(SIT:!ばFET)32は立上り及び立下
り時間が短く飽和電圧が大きい半導体スイッチ素子であ
る。第4図(b′)は電流Isの波形図、第4図(c)
はスイッチング動作に伴なう半導体スイッチ素子の電力
損失の波形図であり、半導体スイッチ3として第1の半
導体スイッチ素子31のみが存在するときの電流はl5
31、電力損失ζ・よEsH・l531であり、第2の
半導体スイッチ素子32のみが存在するときの電流はl
532、電力損失はEs32・l532である。第1の
半導体スイッチ素子(バイポーラ形トランジスタ)31
はオン期間11+における電力損失は小さいが、立上り
及び立下り時の損失が大きく、スイッチング周波数が高
くなると電力損失が大きくなる。第2の半導体スイッチ
素子(SIT″+たばFET)321d立上り、立下り
時の損失は小さいが、オン期間t22における電力損失
が大きく、大芥叶のスイッチ素子として11不向きであ
る。
そこでill 第2の半導体スイッチ素子31、32を
同時に動作させると両者の長所がともに生かされ、大容
量高周波スイッチとして使用すると有利になる。第5図
は両スイッチ素子全同時に使用17たときの動作波形図
で、両端電圧、電流、電力損失は第5図(b)、(b″
)、(c)の太線E8、Is。
同時に動作させると両者の長所がともに生かされ、大容
量高周波スイッチとして使用すると有利になる。第5図
は両スイッチ素子全同時に使用17たときの動作波形図
で、両端電圧、電流、電力損失は第5図(b)、(b″
)、(c)の太線E8、Is。
Es−l5のようになる。即ち、両端電圧E s l’
j’、E s s+gs32のどちらか低い方の電圧に
なり、スイッチ素子分流れる電流Isはいずれか大きい
方に電流となる。又、電力損失は両スイッチ素子を単独
で使用した場合よりも小さくなる。バイポーラ形パワー
トランジスタ、FET斗たはSITの立上り(立下り)
時間、飽和電圧は、 t5.(または13. ))1.、 (捷たはts
2)XIOEOI×(2〜3)−Eo2 であるから、両スイッチ素子をそれぞれ単独で使用する
場合に比較(7て電力損失ははるかに小さくなる。
j’、E s s+gs32のどちらか低い方の電圧に
なり、スイッチ素子分流れる電流Isはいずれか大きい
方に電流となる。又、電力損失は両スイッチ素子を単独
で使用した場合よりも小さくなる。バイポーラ形パワー
トランジスタ、FET斗たはSITの立上り(立下り)
時間、飽和電圧は、 t5.(または13. ))1.、 (捷たはts
2)XIOEOI×(2〜3)−Eo2 であるから、両スイッチ素子をそれぞれ単独で使用する
場合に比較(7て電力損失ははるかに小さくなる。
以上のようにこの発明は、スイッチング特性の異なる′
、″l:sの半導体スイッチ素子を並列接続し、両者の
オン、オフタイミング信号をずらすことにより、大幅に
電力損失が少なくなる高周波スイッチング可能な大容量
の半導体スイッチ装置が得られるから、各種インバータ
、チョッパなど電力変換装着に応用した場合Vこも高効
率化が図られるという大きな効果がある。
、″l:sの半導体スイッチ素子を並列接続し、両者の
オン、オフタイミング信号をずらすことにより、大幅に
電力損失が少なくなる高周波スイッチング可能な大容量
の半導体スイッチ装置が得られるから、各種インバータ
、チョッパなど電力変換装着に応用した場合Vこも高効
率化が図られるという大きな効果がある。
第1図は従来装置の構成図、第2図はその動作波形図、
第3図はこの発明の一実施例である半導体スイッチ装置
の構成図、第4.5図はその動作波形図である。 2・・・負荷装置、3・・・半纏体スイッチ、31,3
27、オフ制御子段 なお、図中、同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − o u、+ o
。 手続補正書(自発) 特許庁長官殿 1、事件の表示 特願昭 57’−210733号
2・発明0名称 半ち体スイッチ装Fり3、補正を
する者 事件との関係 特許出願人 住 所 東京都千代田区丸の内U丁目2番3号名
称 (601)三菱電機株式会社代表者片山仁八部 4、代理人 5、補正の対象 明細書の発明の詳細な説明の欄 6、 補正の内容 (1)明細書の第3頁第8行の1−波形になる、」を[
波形になる。−1と訂正する。 (2)同第4頁第18行の[−スイッチ素子を並列した
ちので」を[スイッチ素子を並列接続したもので−1と
訂正する。 (3)同第5頁第9行の1立下る信−1の[信]の1字
を削除する (4)同第7頁第8行の1大きい方に電流1を1大きい
方の電流−1と訂正する。 )
第3図はこの発明の一実施例である半導体スイッチ装置
の構成図、第4.5図はその動作波形図である。 2・・・負荷装置、3・・・半纏体スイッチ、31,3
27、オフ制御子段 なお、図中、同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − o u、+ o
。 手続補正書(自発) 特許庁長官殿 1、事件の表示 特願昭 57’−210733号
2・発明0名称 半ち体スイッチ装Fり3、補正を
する者 事件との関係 特許出願人 住 所 東京都千代田区丸の内U丁目2番3号名
称 (601)三菱電機株式会社代表者片山仁八部 4、代理人 5、補正の対象 明細書の発明の詳細な説明の欄 6、 補正の内容 (1)明細書の第3頁第8行の1−波形になる、」を[
波形になる。−1と訂正する。 (2)同第4頁第18行の[−スイッチ素子を並列した
ちので」を[スイッチ素子を並列接続したもので−1と
訂正する。 (3)同第5頁第9行の1立下る信−1の[信]の1字
を削除する (4)同第7頁第8行の1大きい方に電流1を1大きい
方の電流−1と訂正する。 )
Claims (3)
- (1)スイッチング動作を繰返して行なう半導体スイッ
チ装置において、スイッチング特性の異なる異種の半導
体スイッチ素子全並列接続し、それぞれの半導体スイッ
チ素子のオン、オフ制御タイミングをずらせる制御手段
を設けること全特徴とする半導体スイッチ装置。 - (2)前記異種の半導体スイッチ素子は、それぞれバイ
ポーラ形トランジスタ、静1M、誘導形トランジスタで
ある特許請求の範囲第1項記載の半導体スイッチ装置。 - (3)前記異種の半導体スイッチ素子は、それぞれバイ
ポーラ形トランジスタ、電界効果トランジスタである特
許請求の範囲第1項記載の半導体スイッチ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21073382A JPS5999958A (ja) | 1982-11-29 | 1982-11-29 | 半導体スイツチ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21073382A JPS5999958A (ja) | 1982-11-29 | 1982-11-29 | 半導体スイツチ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5999958A true JPS5999958A (ja) | 1984-06-08 |
Family
ID=16594204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21073382A Pending JPS5999958A (ja) | 1982-11-29 | 1982-11-29 | 半導体スイツチ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5999958A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62172288U (ja) * | 1986-04-17 | 1987-10-31 | ||
US10236677B2 (en) | 2014-10-31 | 2019-03-19 | Fuji Electric Co., Ltd. | Semiconductor device |
-
1982
- 1982-11-29 JP JP21073382A patent/JPS5999958A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62172288U (ja) * | 1986-04-17 | 1987-10-31 | ||
JPH0540709Y2 (ja) * | 1986-04-17 | 1993-10-15 | ||
US10236677B2 (en) | 2014-10-31 | 2019-03-19 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5915403B2 (ja) | オンキヨウヨウシユツリヨクゾウフクキ | |
JPS5999958A (ja) | 半導体スイツチ装置 | |
JPS58184618A (ja) | 誘導負荷スイツチング制御回路 | |
JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
JPS6348207B2 (ja) | ||
JPS63185220A (ja) | カスコ−ド形BiMOSの駆動回路 | |
JPS63262062A (ja) | インバ−タの主回路 | |
US3081437A (en) | Converter with inductance means for sweeping charge carriers from base region | |
JP2004328413A (ja) | ハーフブリッジ形出力回路 | |
JPH05268769A (ja) | H−ブリッジ復帰再循環回路 | |
JPS6269718A (ja) | モノリシツク集積化制御回路 | |
US3078422A (en) | Transistor oscillator employing current and voltage feedback | |
US3588669A (en) | Current drive arrangement for symmetrical switching circuits | |
US3493895A (en) | Current ffedback oscillator with initial overdrive | |
JPS5889074A (ja) | 電力変換回路 | |
RU2231919C2 (ru) | Интегральный формирователь | |
JPH0328605Y2 (ja) | ||
SU1700726A1 (ru) | Транзисторный инвертор | |
Henle | High-speed transistor computer circuit design | |
SU907741A1 (ru) | Способ и устройство управлени транзисторным инвертором | |
JPH0310199B2 (ja) | ||
US3249885A (en) | Augmented safe voltage swing amplifier | |
RU2208895C2 (ru) | Двухтактный транзисторный преобразователь постоянного напряжения | |
JPS63250213A (ja) | ドライブ回路 | |
GB2132436A (en) | Darlington transistor switch |