JPS5999958A - 半導体スイツチ装置 - Google Patents
半導体スイツチ装置Info
- Publication number
- JPS5999958A JPS5999958A JP21073382A JP21073382A JPS5999958A JP S5999958 A JPS5999958 A JP S5999958A JP 21073382 A JP21073382 A JP 21073382A JP 21073382 A JP21073382 A JP 21073382A JP S5999958 A JPS5999958 A JP S5999958A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- elements
- semiconductor
- voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、例えばインバータ、チョッパ回路など電力
変換装置などに用いられる半導体スイッチ装置に関する
。
変換装置などに用いられる半導体スイッチ装置に関する
。
第１図は従来の半導体スイッチ装置の構成図で、１は電
圧Ｅの直流電源、２は負荷装置、３は半導体スイッチ素
子であるトランジスタ、４はそれをオン、オフさせる制
御手段である。
圧Ｅの直流電源、２は負荷装置、３は半導体スイッチ素
子であるトランジスタ、４はそれをオン、オフさせる制
御手段である。
次に第１図の従来装置の動作全第２図の動作波形図によ
り説明する。制御手段４の出力信号が第２図（、）のＳ
であるときトランジスタで３はオンし、Ｓが無くなると
オフする。第２図（ｂ）で期間ｔｏの間はトランジスタ
３はオフの状態であり、コレクターエミッタ間電圧（以
下両端電圧と称す）Ｅｓは電源電圧Ｅに等しい。制御手
段４から出力信号Ｓが発生するとトランジスタ３がオン
になるが、期間ｔ１では過渡現象により瞬時にオフから
オンへの切替えが行なわれず、トランジスタ３に流れる
電流ｌ５ｉｊ：ｔＩ刑期間かつて徐々に増大しオフから
オンへ移行する。（ｔ＋’ｅ立上り時間という） １１
期間では過渡現象が終り、安定したオン状態になり、こ
のときの両端電圧Ｅｓはｇｏである。（Ｅ。
り説明する。制御手段４の出力信号が第２図（、）のＳ
であるときトランジスタで３はオンし、Ｓが無くなると
オフする。第２図（ｂ）で期間ｔｏの間はトランジスタ
３はオフの状態であり、コレクターエミッタ間電圧（以
下両端電圧と称す）Ｅｓは電源電圧Ｅに等しい。制御手
段４から出力信号Ｓが発生するとトランジスタ３がオン
になるが、期間ｔ１では過渡現象により瞬時にオフから
オンへの切替えが行なわれず、トランジスタ３に流れる
電流ｌ５ｉｊ：ｔＩ刑期間かつて徐々に増大しオフから
オンへ移行する。（ｔ＋’ｅ立上り時間という） １１
期間では過渡現象が終り、安定したオン状態になり、こ
のときの両端電圧Ｅｓはｇｏである。（Ｅ。
を飽和電圧という） ｔｓ刑期間逆にオンからオフへ切
替るときの過渡現象であり、ｊ１期間の逆の状態である
。（ｔｓｉ立下り時間という） ｔｎ期間は安定したオ
フ状態で、ｔｏ期間と同じ状態であるこのようにしてス
イッチ動作はｔＯ〜ｔｓ ｋ繰返すことになるが、スイ
ッチング動作に伴なうトランジスタ３の電力損失はＥｓ
と■８の積で表わされ、第２図（Ｃ）の波形になる、立
上り期間１．、立下り期間ｔ３、安定したオン期間ｔ２
の間ではＦＪｓ、Ｉｓともある値を示しており電力損失
の要因となる。ただし、Ｉｓは負荷によって決まる値で
あるから、半導体スイッチ自体の特性に起因するものは
、オン時の飽和電圧Ｅ Ｏ％立上り時間ｔｌ、立下り時
間ｔ３である。第２図では、説明の都合上オフ期間ｔ。
替るときの過渡現象であり、ｊ１期間の逆の状態である
。（ｔｓｉ立下り時間という） ｔｎ期間は安定したオ
フ状態で、ｔｏ期間と同じ状態であるこのようにしてス
イッチ動作はｔＯ〜ｔｓ ｋ繰返すことになるが、スイ
ッチング動作に伴なうトランジスタ３の電力損失はＥｓ
と■８の積で表わされ、第２図（Ｃ）の波形になる、立
上り期間１．、立下り期間ｔ３、安定したオン期間ｔ２
の間ではＦＪｓ、Ｉｓともある値を示しており電力損失
の要因となる。ただし、Ｉｓは負荷によって決まる値で
あるから、半導体スイッチ自体の特性に起因するものは
、オン時の飽和電圧Ｅ Ｏ％立上り時間ｔｌ、立下り時
間ｔ３である。第２図では、説明の都合上オフ期間ｔ。
（ｔ４）中のＩｓはＯとし、制御出力信号Ｓｉとり去っ
た後もＩｓが一時下がらない期間（ストレージタイム）
はｔ２期間に含めて考え、更に、ｔｌ、ｔ３期間中のＥ
ｓ、Ｉｓの変化は１ｎ線的であると仮定している。
た後もＩｓが一時下がらない期間（ストレージタイム）
はｔ２期間に含めて考え、更に、ｔｌ、ｔ３期間中のＥ
ｓ、Ｉｓの変化は１ｎ線的であると仮定している。
このように、半纏体スイッチの電力損失は半導体スイッ
チ素子個有の立上り時間ｔ７、立下り時間Ｌ３、オン時
の飽和電圧Ｅｏにより大きく左右される。半導体スイッ
チ素子として例えばバイポーラ形パワートランジスタ金
用いると、飽和電圧ＥＯは小さいが立上り時間ｔｌ、立
下り時間ｔ、が大きく、スイッチング周波数としては１
０〜２０ＫＨｚが上限である。父、静電誘導形トランジ
スタや電界効果トランジスタケ用いるとｊｌｓｉ３ は
小さいが、Ｅｏが大きく、大出力の半導体スイッチとし
ては不向きであるという欠点があった。
チ素子個有の立上り時間ｔ７、立下り時間Ｌ３、オン時
の飽和電圧Ｅｏにより大きく左右される。半導体スイッ
チ素子として例えばバイポーラ形パワートランジスタ金
用いると、飽和電圧ＥＯは小さいが立上り時間ｔｌ、立
下り時間ｔ、が大きく、スイッチング周波数としては１
０〜２０ＫＨｚが上限である。父、静電誘導形トランジ
スタや電界効果トランジスタケ用いるとｊｌｓｉ３ は
小さいが、Ｅｏが大きく、大出力の半導体スイッチとし
ては不向きであるという欠点があった。
この発明は電力損失の少ない、大出力でかつスイッチン
グ周波数の高い半導体スイッチング装置を目的とするも
ので、スイッチング特性の異なる半導体スイッチ素子を
並列接続］７、それぞれのオンオフ制御信号をずらせる
こと全特徴とする。
グ周波数の高い半導体スイッチング装置を目的とするも
ので、スイッチング特性の異なる半導体スイッチ素子を
並列接続］７、それぞれのオンオフ制御信号をずらせる
こと全特徴とする。
第３図はこの発明の一実施例のｆｒ！ｌ路構成図であり
、１は電圧Ｅの直流電源、２は負荷装置作、３は異種の
半導体スイッチ素子全並列したもので、３１は第１の半
導体スイッチ素子、３２は第２の半導体スイッチ素子、
４．ｊｔｊ：制御手段である。第１の半導体スイッチ素
子３１としては例えばバイポーラ形パワートランジスタ
が、第２の半導体スイッチ素子３２としては静電誘導形
トランジスタ（以下ＳＩＴと称す）または電界効果トラ
ンジスタ（以下ＦＥＴと称す）が使用され、両者のスイ
ッチング動作ケ第４図の動作波形図により説明する。
、１は電圧Ｅの直流電源、２は負荷装置作、３は異種の
半導体スイッチ素子全並列したもので、３１は第１の半
導体スイッチ素子、３２は第２の半導体スイッチ素子、
４．ｊｔｊ：制御手段である。第１の半導体スイッチ素
子３１としては例えばバイポーラ形パワートランジスタ
が、第２の半導体スイッチ素子３２としては静電誘導形
トランジスタ（以下ＳＩＴと称す）または電界効果トラ
ンジスタ（以下ＦＥＴと称す）が使用され、両者のスイ
ッチング動作ケ第４図の動作波形図により説明する。
制御手段４の出力信号Ｓは第４図（ａ）である。この出
力信号Ｓｉ受けて制御手段５ば、立−ヒりがＳと同時で
、立下りがＳよりもｔ８遅れて立下る倍信号Ｓ′を第４
図（，５のように出力する。第４図（ｂ５は半導体スイ
ッチ３０両端電圧Ｅ８の波形であるが、第１の半導体ス
イッチ素子であるバイポーラ形パワートランジスタ３１
のみが存在するときの両端電圧はＥ８３７、飽和電圧は
ＥＯＩ、立上り時間はｔｌｌ立下り時間はｔ３１である
。第２の半導スイッチ素子である５ＩＴｔたはＦＥＴの
みが存在するときの両端電圧はＥ８３２、飽和電圧はＥ
ｏ２、立上り時間はｔ５７、立下り時間はｔ、２、であ
る。
力信号Ｓｉ受けて制御手段５ば、立−ヒりがＳと同時で
、立下りがＳよりもｔ８遅れて立下る倍信号Ｓ′を第４
図（，５のように出力する。第４図（ｂ５は半導体スイ
ッチ３０両端電圧Ｅ８の波形であるが、第１の半導体ス
イッチ素子であるバイポーラ形パワートランジスタ３１
のみが存在するときの両端電圧はＥ８３７、飽和電圧は
ＥＯＩ、立上り時間はｔｌｌ立下り時間はｔ３１である
。第２の半導スイッチ素子である５ＩＴｔたはＦＥＴの
みが存在するときの両端電圧はＥ８３２、飽和電圧はＥ
ｏ２、立上り時間はｔ５７、立下り時間はｔ、２、であ
る。
第１の半導体スイッチ素子（バイポーラ形パワートラン
ジスタ）３１は立上り及び立下り時間が長く、飽和電圧
が小さい半導体スイッチ素子であり、第２の半導体スイ
ッチ素子（ＳＩＴ：！ばＦＥＴ）３２は立上り及び立下
り時間が短く飽和電圧が大きい半導体スイッチ素子であ
る。第４図（ｂ′）は電流Ｉｓの波形図、第４図（ｃ）
はスイッチング動作に伴なう半導体スイッチ素子の電力
損失の波形図であり、半導体スイッチ３として第１の半
導体スイッチ素子３１のみが存在するときの電流はｌ５
３１、電力損失ζ・よＥｓＨ・ｌ５３１であり、第２の
半導体スイッチ素子３２のみが存在するときの電流はｌ
５３２、電力損失はＥｓ３２・ｌ５３２である。第１の
半導体スイッチ素子（バイポーラ形トランジスタ）３１
はオン期間１１＋における電力損失は小さいが、立上り
及び立下り時の損失が大きく、スイッチング周波数が高
くなると電力損失が大きくなる。第２の半導体スイッチ
素子（ＳＩＴ″＋たばＦＥＴ）３２１ｄ立上り、立下り
時の損失は小さいが、オン期間ｔ２２における電力損失
が大きく、大芥叶のスイッチ素子として１１不向きであ
る。
ジスタ）３１は立上り及び立下り時間が長く、飽和電圧
が小さい半導体スイッチ素子であり、第２の半導体スイ
ッチ素子（ＳＩＴ：！ばＦＥＴ）３２は立上り及び立下
り時間が短く飽和電圧が大きい半導体スイッチ素子であ
る。第４図（ｂ′）は電流Ｉｓの波形図、第４図（ｃ）
はスイッチング動作に伴なう半導体スイッチ素子の電力
損失の波形図であり、半導体スイッチ３として第１の半
導体スイッチ素子３１のみが存在するときの電流はｌ５
３１、電力損失ζ・よＥｓＨ・ｌ５３１であり、第２の
半導体スイッチ素子３２のみが存在するときの電流はｌ
５３２、電力損失はＥｓ３２・ｌ５３２である。第１の
半導体スイッチ素子（バイポーラ形トランジスタ）３１
はオン期間１１＋における電力損失は小さいが、立上り
及び立下り時の損失が大きく、スイッチング周波数が高
くなると電力損失が大きくなる。第２の半導体スイッチ
素子（ＳＩＴ″＋たばＦＥＴ）３２１ｄ立上り、立下り
時の損失は小さいが、オン期間ｔ２２における電力損失
が大きく、大芥叶のスイッチ素子として１１不向きであ
る。
そこでｉｌｌ 第２の半導体スイッチ素子３１、３２を
同時に動作させると両者の長所がともに生かされ、大容
量高周波スイッチとして使用すると有利になる。第５図
は両スイッチ素子全同時に使用１７たときの動作波形図
で、両端電圧、電流、電力損失は第５図（ｂ）、（ｂ″
）、（ｃ）の太線Ｅ８、Ｉｓ。
同時に動作させると両者の長所がともに生かされ、大容
量高周波スイッチとして使用すると有利になる。第５図
は両スイッチ素子全同時に使用１７たときの動作波形図
で、両端電圧、電流、電力損失は第５図（ｂ）、（ｂ″
）、（ｃ）の太線Ｅ８、Ｉｓ。
Ｅｓ−ｌ５のようになる。即ち、両端電圧Ｅ ｓ ｌ’
ｊ’、Ｅ ｓ ｓ＋ｇｓ３２のどちらか低い方の電圧に
なり、スイッチ素子分流れる電流Ｉｓはいずれか大きい
方に電流となる。又、電力損失は両スイッチ素子を単独
で使用した場合よりも小さくなる。バイポーラ形パワー
トランジスタ、ＦＥＴ斗たはＳＩＴの立上り（立下り）
時間、飽和電圧は、 ｔ５．（または１３． ））１．、 （捷たはｔｓ
２）ＸＩＯＥＯＩ×（２〜３）−Ｅｏ２ であるから、両スイッチ素子をそれぞれ単独で使用する
場合に比較（７て電力損失ははるかに小さくなる。
ｊ’、Ｅ ｓ ｓ＋ｇｓ３２のどちらか低い方の電圧に
なり、スイッチ素子分流れる電流Ｉｓはいずれか大きい
方に電流となる。又、電力損失は両スイッチ素子を単独
で使用した場合よりも小さくなる。バイポーラ形パワー
トランジスタ、ＦＥＴ斗たはＳＩＴの立上り（立下り）
時間、飽和電圧は、 ｔ５．（または１３． ））１．、 （捷たはｔｓ
２）ＸＩＯＥＯＩ×（２〜３）−Ｅｏ２ であるから、両スイッチ素子をそれぞれ単独で使用する
場合に比較（７て電力損失ははるかに小さくなる。
以上のようにこの発明は、スイッチング特性の異なる′
、″ｌ：ｓの半導体スイッチ素子を並列接続し、両者の
オン、オフタイミング信号をずらすことにより、大幅に
電力損失が少なくなる高周波スイッチング可能な大容量
の半導体スイッチ装置が得られるから、各種インバータ
、チョッパなど電力変換装着に応用した場合Ｖこも高効
率化が図られるという大きな効果がある。
、″ｌ：ｓの半導体スイッチ素子を並列接続し、両者の
オン、オフタイミング信号をずらすことにより、大幅に
電力損失が少なくなる高周波スイッチング可能な大容量
の半導体スイッチ装置が得られるから、各種インバータ
、チョッパなど電力変換装着に応用した場合Ｖこも高効
率化が図られるという大きな効果がある。
第１図は従来装置の構成図、第２図はその動作波形図、
第３図はこの発明の一実施例である半導体スイッチ装置
の構成図、第４．５図はその動作波形図である。 ２・・・負荷装置、３・・・半纏体スイッチ、３１，３
２７、オフ制御子段 なお、図中、同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − ｏ ｕ、＋ ｏ
。 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５７’−２１０７３３号
２・発明０名称 半ち体スイッチ装Ｆり３、補正を
する者 事件との関係 特許出願人 住 所 東京都千代田区丸の内Ｕ丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、 補正の内容 （１）明細書の第３頁第８行の１−波形になる、」を［
波形になる。−１と訂正する。 （２）同第４頁第１８行の［−スイッチ素子を並列した
ちので」を［スイッチ素子を並列接続したもので−１と
訂正する。 （３）同第５頁第９行の１立下る信−１の［信］の１字
を削除する （４）同第７頁第８行の１大きい方に電流１を１大きい
方の電流−１と訂正する。 ）
第３図はこの発明の一実施例である半導体スイッチ装置
の構成図、第４．５図はその動作波形図である。 ２・・・負荷装置、３・・・半纏体スイッチ、３１，３
２７、オフ制御子段 なお、図中、同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − ｏ ｕ、＋ ｏ
。 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭 ５７’−２１０７３３号
２・発明０名称 半ち体スイッチ装Ｆり３、補正を
する者 事件との関係 特許出願人 住 所 東京都千代田区丸の内Ｕ丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、 補正の内容 （１）明細書の第３頁第８行の１−波形になる、」を［
波形になる。−１と訂正する。 （２）同第４頁第１８行の［−スイッチ素子を並列した
ちので」を［スイッチ素子を並列接続したもので−１と
訂正する。 （３）同第５頁第９行の１立下る信−１の［信］の１字
を削除する （４）同第７頁第８行の１大きい方に電流１を１大きい
方の電流−１と訂正する。 ）
Claims (3)
- （１）スイッチング動作を繰返して行なう半導体スイッ
チ装置において、スイッチング特性の異なる異種の半導
体スイッチ素子全並列接続し、それぞれの半導体スイッ
チ素子のオン、オフ制御タイミングをずらせる制御手段
を設けること全特徴とする半導体スイッチ装置。 - （２）前記異種の半導体スイッチ素子は、それぞれバイ
ポーラ形トランジスタ、静１Ｍ、誘導形トランジスタで
ある特許請求の範囲第１項記載の半導体スイッチ装置。 - （３）前記異種の半導体スイッチ素子は、それぞれバイ
ポーラ形トランジスタ、電界効果トランジスタである特
許請求の範囲第１項記載の半導体スイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21073382A JPS5999958A (ja) | 1982-11-29 | 1982-11-29 | 半導体スイツチ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21073382A JPS5999958A (ja) | 1982-11-29 | 1982-11-29 | 半導体スイツチ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5999958A true JPS5999958A (ja) | 1984-06-08 |
Family
ID=16594204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21073382A Pending JPS5999958A (ja) | 1982-11-29 | 1982-11-29 | 半導体スイツチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999958A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172288U (ja) * | 1986-04-17 | 1987-10-31 | ||
| US10236677B2 (en) | 2014-10-31 | 2019-03-19 | Fuji Electric Co., Ltd. | Semiconductor device |
-
1982
- 1982-11-29 JP JP21073382A patent/JPS5999958A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62172288U (ja) * | 1986-04-17 | 1987-10-31 | ||
| JPH0540709Y2 (ja) * | 1986-04-17 | 1993-10-15 | ||
| US10236677B2 (en) | 2014-10-31 | 2019-03-19 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5915403B2 (ja) | オンキヨウヨウシユツリヨクゾウフクキ | |
| JPS5999958A (ja) | 半導体スイツチ装置 | |
| JPS58184618A (ja) | 誘導負荷スイツチング制御回路 | |
| JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPS6348207B2 (ja) | ||
| JPS63185220A (ja) | カスコ−ド形ＢｉＭＯＳの駆動回路 | |
| JPS63262062A (ja) | インバ−タの主回路 | |
| US3081437A (en) | Converter with inductance means for sweeping charge carriers from base region | |
| JP2004328413A (ja) | ハーフブリッジ形出力回路 | |
| JPH05268769A (ja) | Ｈ−ブリッジ復帰再循環回路 | |
| JPS6269718A (ja) | モノリシツク集積化制御回路 | |
| US3078422A (en) | Transistor oscillator employing current and voltage feedback | |
| US3588669A (en) | Current drive arrangement for symmetrical switching circuits | |
| US3493895A (en) | Current ffedback oscillator with initial overdrive | |
| JPS5889074A (ja) | 電力変換回路 | |
| RU2231919C2 (ru) | Интегральный формирователь | |
| JPH0328605Y2 (ja) | ||
| SU1700726A1 (ru) | Транзисторный инвертор | |
| Henle | High-speed transistor computer circuit design | |
| SU907741A1 (ru) | Способ и устройство управлени транзисторным инвертором | |
| JPH0310199B2 (ja) | ||
| US3249885A (en) | Augmented safe voltage swing amplifier | |
| RU2208895C2 (ru) | Двухтактный транзисторный преобразователь постоянного напряжения | |
| JPS63250213A (ja) | ドライブ回路 | |
| GB2132436A (en) | Darlington transistor switch |