JPS5999369A - 高集積形マイクロプログラム制御式電子モジユ−ルのテスト用装置 - Google Patents

高集積形マイクロプログラム制御式電子モジユ−ルのテスト用装置

Info

Publication number
JPS5999369A
JPS5999369A JP58209754A JP20975483A JPS5999369A JP S5999369 A JPS5999369 A JP S5999369A JP 58209754 A JP58209754 A JP 58209754A JP 20975483 A JP20975483 A JP 20975483A JP S5999369 A JPS5999369 A JP S5999369A
Authority
JP
Japan
Prior art keywords
test
microinstruction
microprogram
address
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58209754A
Other languages
English (en)
Inventor
ハンス・シユタ−ドルマイヤ−
フランツ・シエ−ンベルガ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS5999369A publication Critical patent/JPS5999369A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マイクロプログラム・連鎖アｒ゛レスを形成
するためのンーケン→ノーを有する高集積形マイクロプ
ログラム制御式電子モジュールのテスト用装置に関する
。
１つの特定の装置が複４ＶＣなるほど、その装置がその
課題を満足するか否かについてのテストの仕方が重要に
なる。このことは特に集積回路にあてはまる。なぜなら
ば、集積回路では、回路素子および可能な状態組合わせ
、従ってまたエラー組合わせが多数にのぼっており、エ
ラー補正を個々の装置におりて行なうことが不可能であ
り、また生産１面数が大量であるためにそのテストの仕
方が経済性と密接な関係を有するからである。
本発明の目的は、冒頭に記載した種類の装置であって、
マイクロプログラム制御の機能または他のパラメータの
チェックを行ない得る装置を提供することである。
この目的は、本発明によれば、特許請求の範囲第１項に
記載の装置により達成される。本発明の実／ＩＩｌ！ｉ
態様および利点は＠許請求の範囲第２項以下の各項、以
下の説明および図面に示されている。
本発明１ｄ非常に簡単かつ迅速な仕方で、１つの電子モ
ジュールの特定の機能ユニットにアクセスすること、こ
れらの機能ユニットを特定の状態にもたらすこと、状態
変化を容易に監視すること、できるかぎり多くの重要な
状態変化をできるかき゛り灼力ｌ、〒間で走査すること
（これは製造時のテストの際に特（（重要である）また
テストを製造時だけでｌぐ／ヌテム（ＩＣＥ）内で使用
時にも行なうことを可能にする。
本発明の第１」点として特に強調すべきことは、テスト
モードの設定が簡単であること、テスト可能性が多数に
の（ぼること、 テストの結果が迅速に得られること の３つである。
以下、実施例により本発明の詳細な説明する。
図面は本発明の一実施例のブロック回路図を示す。
集積形高能力Ｄ　Ｍ　ＡコントローラＡ　Ｄ　Ｍ　Ａ　
（ａｄ−ｖａｎｃｅｄ　ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　
ａｃｃｅｓｓ　）　ｒｆｉたとえは媒体（周辺＆置、メ
モリ）の間または一鳥一般的（で言ってデータソースと
データシンクとの間のデータ転送を実行する４つの互い
に無関係なチャネルを五する。チャネルの主制御はマイ
クロプログラムが引受け、それらの命令連鎖（ｒ′ｉ１
つの７−ケンサＳＱにより制御される。
Ａ　Ｄ　Ｍ　Ａ内には、他の各Ａ　Ｄ　Ｍ　Ａレジスタ
と同様に中央ユニット（ＣＰＵ）またはテスト装置によ
り書込まれ得るテストレジスタＴＲが実現されて力る。
このテストレジスタＴＲは製造時のテストにもシステム
（たとえばＩＣＥ）内で使用時のテストにも用いられ、
下記の機能を実現する。
１つのピットＴＡＥ（”テスト・アドレス・イネーブル
”）によって、同様にテストレジスタＴＲ内に含まれて
いるマイクロ命令アドレスＴＭＡ　Ｄ　Ｄ　Ｒが７−ケ
ンサｓＱに与えられ得る。それによって、任意のマイク
ロ命令ＭＢまたはマイクロプログラム・エントリを選択
しかつ最後に実行することか可能になる。
１つのピッ）　Ｓ　Ｓ　Ｉｌｌ　（’シングル・ステッ
プ・モードｌ）が、１つのマイクロ命令ＭＢが個別に実
行されるように、すなわち各マイクロ命令ＭＢの後にＡ
ＤＭＡが停止するようにする。Ａ　Ｄ　Ｍ　Ａの内部状
憚がその後に中央ユニット（ＣＣＵ）またはテスト装置
により内部レジスタの読出しによりチェックされ得る。
１つのピノ）　Ｅ　Ｓ　Ｍ　（’エラー・ストソゲ・モ
ード２）は、１つのチャネル内の内部エラー事象の生起
の際にこのチャネルのみを停止するか、すべてのチャネ
ルを停止するかの選択を可能にする。
１つのビットＣＭＯＤ（’サイクリック・モード）（は
、まきに進行している１つの特定のマイクロ命令ＭＢま
たは先にＴＡＥおよびＴＭＡＤＤＭにより選択された１
つの特定のマイクロ命令ＭＢをサイクリックに実行する
ことを可能にする。このことは、１０シツク・ステート
・アナライザ０／オシロスコープまたは走査電子類徴税
による観察にあたシ静止像を得るために特に重要である
。
サイクリックに実行されるマイクロ命令ＭＢの際、テス
トすべき電子モジュールの電圧部ｖ［１部分をストロボ
スコープ的に可視化することができる。
２つのビットＴＲ０Ｍ０．］、（テストＲＯＭ）は、マ
イクロ命令メモリＲＯＭの内容（マイクロ命令）の部分
を順次に読出しかつ外部バス上に出力することを可能に
する。
１つのビット５ＬＯ（’　５ＬＡＴＣＨアウトｌ）は、
シーケンサＳＱにより発生されたマイクロ命令・連鎖ア
ドレスＲＯＭＡの出力を電子モジュールの常時は他の目
的に用いられている特定のビン上に出力することを可能
にする。それによってシーク／すｊａ能の外部コントロ
ール、従ってまたマイクど命令一連鎖アドレス形成がマ
イクロ命令の処理の際に可能である。
１つのビットＦＣＨ（’フィックスト・チャオル・ナン
バーＩ）は、ＡＤＭＡアクティビティを他の２つのビッ
トＣＨ（″チャネル・ナンノ＜−′）により定められる
単一のチャネル上に１１］限することを可ｎヒにする。
１つのビア）ＲＴＡ（’レジスタ・テスト・アクセス”
）は、ＡＤＭＡのさもなければ書込みに７ｊＬ、て保護
されているレジスタにテスト目的でアクセスすることを
可能にする。
それてよって、初めて１つの高集債形モジュール内で特
別な追加的費用なしに、これ壕でせいぜい犬形言１算僚
で知られていたテスト機能が実現されている。
ＡＤＭＡの内部レジスタは１つの内部、＜スよりを介し
て書込まれかつ読出される。内部レジスタとしてＡＤＭ
Ａ内に王として、１つの一般的なモード、レジスタＧＭ
Ｒ，１つの一般的な制御レジスタＯＣＲ，４つのチャネ
ル固定の制御レジスタＣ！ＯＲ，１つの一般的なステー
タス・レジスタＣ！ＳＲ１４つのチャネル固有のステー
タス・レジスタＯ８Ｒ，１つの一般的な１バーストルジ
スタＧＢＲ，１つの一般的な遅延レジスタＧＤＲおよび
前記のテストレジスタＴＲが用（／′１ら九ている。
シーケンサＳＱＫは４つの相い異なる形式のマイクロ命
令アドレス、すなわち１つのコンティニューアドレスＣ
ＡＤＤＲ，１つの飛越しアドレスＪＵＭＰＡＤＤＲ，１
つのマツプアト１／スＭＡＰＡＤＤＲおよび１つのテス
トアドレスＴＭＡＤＤＲが与えられ得る。ピッ）ＴＡＢ
がセットされていれば、与えられているテストアドレス
Ｔ　Ｍ　Ａ　Ｄ　Ｄ　Ｒが最高の陵先順位で選択される
。信号ＭＡＰＣＯＮがアクティブ化されておりかつビッ
トＴＡＥがセソｉ・されていなければ、与えられている
マツプアドレスＭＡＰＡＤＤＲが最高の優先順位で選択
される。信号ＭＡＰＣＯＮがアクティブ化されておらず
かつ同じくピッ）ＴＡＢがセットされておらず、他方に
おいて信号ＪＵＭＰＣＯＮがアクティブ化さ、几ていれ
は、与えられている飛越しアドレスＪＩＪＭＰＡＤＤＲ
が最高の優先順位で選択される。
信号Ｍ　Ａ　Ｐ　ＣｏＩ２も信号ＪＵＭＰＣＯＮもアク
ティブ化されておらずかつ同じくピッ）ＴＡＥがセット
されていｋければ、与えられているコンティニューアド
レスＣＡＤＤＲが選択サレル。シーケンサＳＱにより選
択された実効マイクロアドレスＲＯＭ　Ａは中間メモリ
５ＬＡＴＣＨ内に中間記憶でれる。この実効マイクロ命
令アドレスＲＯＭ　Ａけマイクロ命令メモリＲＯＭから
付属のマイクロ命令ＭＢを胱出す。この付属のマイクロ
命令ＭＢは優先指定ユニットＧＰＲ１’Ｏにより選択さ
れたマイクロ命令レジスタＭＰＩＲｉ、ｉ＝０．１゜２
．３内（Ｃ記憶され、かつ追カロ的に中間メモリ？Ｊ　
Ｌ　Ａ　Ｔ　ＣＨ内１ｃ中間記憶はれる。優先指定ユニ
７ｉＧＰＲ工０はＡＤＭＡの４つのチャネルのうちの１
つを外部要求ＥＲＥＱと内部要求工ＲＥＱと内部レジス
タ内に含まれている情報とに基づいて選択する。慶先指
定ユ：ツ）ＧＰＲ工０は選択さ几だチャネルを導線ＰＲ
Ｉ○１を介して制御する。
実効マイクロ命令アドレスＲＯＭ　ＡｌｄＪ択されたチ
ャネルのチャネル固有のマイクロプログラム・アドレス
レジスタＭＰＡＲｉ、ｉ：０，１，２゜３内に記憶され
る。実際マイクロ命令アドレスはインクリメンタ−ＸＮ
ＣＲ内でインクレメントされる。実際マイクロ命令アド
レスＲＯＭ　Ａが論わゆるオーガニゼーション・マイク
ロ命令に属していれば、オーガニゼーション・マイクロ
命令の際にセットされたビン）Ｏ！”ＩＧを介してマル
チプレクサＭＵＸにより後続のコンティニューアドレス
ＣＡＤＤＲに対してインクリメントされた実効マイクロ
命令アドレスＲＯＭＡが選択される。実効マイクロ命令
アドレスＲＯＭＡがＤＭＡ転送・マイクロ命令に覆して
いれば、マルチプレクサＭＵＸにより無変更の実効マイ
クロ命令アドレスＲＯＭＡが選択される。。
中間メモＩＪ　Ｍ　Ｌ　Ａ　Ｔ　ＣＨ内に含まれている
マイクロ命令Ｍ　Ｂはシーケノス制御のためのフィール
ドＳＣを含んでいる。このフィールドＳＣはテスト条件
を供給し、これらのテスト条件はソフトデコーダ５ＯＦ
ＴＤ内およびマツプデコーダＭＡＰＤ内でそれらの実際
の有効性に関して内部レジスタによりチェックされる。
フィールドＳＣ内に含まれているテスト条件が有効であ
れば、信号ＭＡＰＣＯＮまたはＪ　Ｕ　Ｍ　Ｐ　ＣＯＮ
がアクティブ化される。マイクロ命令１ｖｌＢｉｊさら
に、データ制御ユニット５ＤＣＵとの共同動作によるデ
ータ制御のだめのフィールドＤＳＯを含んでいる。マイ
クロ命令ＭＢ（−Ｊさらにアドレスポインタ制御のため
のフィールドＡＰｃを含んでいる。種々のチャネルのマ
イクロ命令は相次いで１つのパイプライン装置ＰＩＰＩ
／Ｐ工Ｐ３内で取扱われる。
テストアドレスＴＭＡＤＤＲおよびビットＴＡＥは電子
モジュールの始動テストおよびシリーズ・テストのため
の重安な特徴を形成する。それらは、外部から予め与え
られたマイクロ命令・シーケンスに従って電子モジュー
ルの挙動を観察し得ることを保証する。それによってテ
スト・マイクロプログラム・ルーチンへの意図するエン
トリが簡単に実現され得る。これらのテスト・マイクロ
プログラムはチャネルプログラムからはアクティベート
され得ない。これらのテスト・マイクロプログラムは内
部マイクロ命令メモリＲＯＭの自由なメモリ場所に収容
される。
ビットＳＳＭおよびビットＣＭＯＤは同じく電子モジュ
ールの始動テストにも、特徴“テスト・マイクロアドレ
スの転入１と共に（Ｔ　Ｍ　Ａ　Ｄ　Ｄ　ＲとＴＡＥと
の共同）診断目的にも、価値のある補助手段であり得る
。たとえば−、ステータス情報からアクティブな出力を
生せしめるマイクロ命令メモリＲＯＭ内のマイクロ命令
が選択的にアクティベートされ得る。
２つのピッ）ＴＲＯＭｏ、１による外部バス上へのマイ
クロ命令の出力は、複数の部分および好ましくはテスト
目的にマイクロ命令を分割した後（（ピースごとに行な
われるのが有利である。２つのビットＴＲ０Ｍ０．１に
よシ、これらの２つのビットの４種類の組合わせ、すな
わちＯ−コーディングに対する１つの組合わせと３つの
部分に分１；１ｊされた１つのマイクロ命令の３つの部
分の読出しのだめの３つの組合わせとが得られる。
図面は１つの診断レジスタＤＲを示す。この診断レジス
タＤＲは１トレース・フイーチュア“としての７−ケン
スコントロールおよびエラー診断に用すられる。この診
断レジスタＤＲはクロックド・レジスタであシ、読出し
のみが可能である。
各１つの停止マイクロ命令の継続中はクロックは抑制さ
れる。この診断レジスタＤＲはまさに進められているマ
イクロ命令のアドレスを含んでいる。
このまさに進められているマイクロ命令はエラ一時に（
はエラーの原因である。さらに診断レジスタＤＲ７ｄ連
鎖アドレス、すなわち進行中のマイクロ命令に続くマイ
クロ命令のアドレスまたは、エラー生起時には、エラー
・コードを含んでいる。
同じく診断レジスタ内には、優先信号ＰＲ工０に対する
２つのビットを有する１つのフィールドが含まれてめる
。この優先信号ＰＲＩＯはエラー生起の際ｆＣ１このエ
ラーが生起しているチャネルを一義的に示す。
１つのチャネル内に１つのエラーが生起すると、エラー
停止モードに関係して、エラーを生じているチャネルの
みが停止をれ、もしくはすべてのチャネルが同時に停止
される。すべてのチャネルに対して共通に単一の診断レ
ジスタＤＲＬか存在していないので、１つのチャネル内
の１つのエラーの生起時に同時にすべてのチャネルが停
止されるのではなく他の１つのチャネルがさらに作動す
るときには、診断レジスタＤＲの内容が重ね書きされる
ことになろう。このことがマイクロプログラムの作成の
際に考慮に入れられなければならない。
１つのチャネル内の１つのエラーの生起時には、診断レ
ジスタＤＲ内の優先信号ＰＲ工０に対する２つのビット
のフィールドに対する中間メモリの阻止により１つのマ
イクロ命令に対する１さに実際の優先信号ＰＲＩＯが保
持される。そ九により、１つの特定のチャネルに関する
エラーを含むマイクロ命令の後に、それに続いてアクテ
ィベートされた停止マイクロ命令が同一のチャネル上で
進行することが保証される。すなわち、診断し・ンスタ
ＤＲからは、まさに進められているマイクロ命令のアド
レス、続くマイクロ命令の連鎖アドレヌまＡｕエラー・
コードおよびエラーを含むチャネルの指示が取出され得
る。
【図面の簡単な説明】
図面は本発明の一実施例のブロック回路図である。 ＣＭ　ＯＤ・・ビット、ＣＰＵ・・中央ユニツ）、　Ｄ
Ｒ・・・診ｊυルジスタ、ＦＣＨビット、ＭＢ　マイク
ロ命令、ＲＯＭ　Ａ　　マイクロ命令・連鎖アドレス、
ＲＯＭ・・マイクｏ　自余メモリ、ＲＴＡ・ビット、Ｓ
Ｑ・・・・ンーケンサ、ＳＬＯ。 ＩＥｓＭ　　・ビット、ＴＡＥ−・・ビット、ＴＭＡＤ
ＤＲ・・テストアドレス、ＴＲ・・・テストレジスタ、
ＴＲＪ）λり０，１・・ビット。 ３３９

Claims (1)

  1. 【特許請求の範囲】 １）マイクロプログラム・連鎖アドレスを形成するだめ
    の７−ケンサ（ＳＱ）を肩する高集積形マイクロプログ
    ラム１ｊす御弐″市子モジュールのテスト用装置ｔζお
    贋で、電子モジュール内Ｋ、中央ユニット（ＣＰＵ）ま
    だは外部テスト装置ｔζより書込み可能でありかつ出力
    端Ｑ′ζお−てテスト利御のための７−ケ／す（ＳＱ）
    と接続されてｂるテストレジスタ（ＴＲ）が実現されて
    いることを特徴とする高集積形マイクロプログラム市１
    」両式電子モジュールのテスト用装置。 ２）テストレジスタ（ＴＲ）に属しており、同様にテス
    トレジスタ（ＴＲ）同に含まれているテストアドレス（
    ＴＭＡＤＤＲ）をシーク／す（ＳＱ）Ｋ与えるための手
    段（ＴＡＥ）を有するこ七を特徴とする特許請求の範囲
    第のマイクロ命令を個別に実行するための手段（ＳＳＭ
    ）を有することを特徴とする特許請求の範囲第１項また
    は第２項記載の装置。 ４）テストレジスタ（ＴＲ）−に属しており、１つの内
    部エラー事象の生起時に１つの機能ユニットを停止させ
    るための手段（ＥＳＭ）を有することを特徴とする特許
    請求の範囲第１項表いし第ＳＩＲのカずれかに記載の装
    置。 ５）テストレジスタ（ＴＲ）に属しており、１つのｉｎ
    定のマイクロ命令をサイクリックに実行するための手段
    （ｃＭｏＤ）１有することを特徴とする特許請求の範囲
    第１項な層し第４項のいずれかに記載の装置。 ６）　　１つのマイクロ命令メモリ（ＲＯＭ）からマイ
    クロ命令を読出しかつそれらを外部バス上に出力するだ
    めの手段（ＴＲＯＭＵ、１）を有することを特徴とする
    特許請求の範囲第１項なめし第５項のいずれかに記載の
    装置。 ７）ンーケンサ（ＳＱ）から発生されたマイクロプログ
    ラム・連鎖アドレス（ＲＯＭＡ）を電子モジュールの特
    定のピン上知出力するための手段（ＳＬＯ）を有するこ
    と紮％徴とする特許請求の範囲第１項ないし第６項のい
    ずれかに記載の装置。 ８）！Ｆ￥一定の機能ユニソ）Ｋ対する電子モジュール
    のアクティビティを遮断するだめの手段（ＦＣＨ）を有
    することを特徴とする特許請求の範囲第１項なりし第７
    項のいずれかに記載の装置。 ９）ざもなければ書込みに対して保護されているレジス
    タにアクセスするための手段（ＲＴＡ）を有することを
    特徴とする特許請求の範囲第１項なめし第８項のめずで
    しかに記載の装置。 ｌＯ）エラー・コードを出力するための手段（ＤＲ）を
    有することを特徴とする特許請求の範囲第１項ないし第
    ９項のいずれかに記載の装置。
JP58209754A 1982-11-09 1983-11-08 高集積形マイクロプログラム制御式電子モジユ−ルのテスト用装置 Pending JPS5999369A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19823241412 DE3241412A1 (de) 1982-11-09 1982-11-09 Vorrichtung zum testen eines hochintegrierten mikroprogramm-gesteuerten elektronischen bauteiles
DE32414129 1982-11-09

Publications (1)

Publication Number Publication Date
JPS5999369A true JPS5999369A (ja) 1984-06-08

Family

ID=6177675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58209754A Pending JPS5999369A (ja) 1982-11-09 1983-11-08 高集積形マイクロプログラム制御式電子モジユ−ルのテスト用装置

Country Status (5)

Country Link
US (1) US4607366A (ja)
EP (1) EP0108414B1 (ja)
JP (1) JPS5999369A (ja)
AT (1) ATE37105T1 (ja)
DE (2) DE3241412A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188626A (ja) * 1985-02-18 1986-08-22 Fujitsu Ltd マイクロプロセツサ
US4744084A (en) * 1986-02-27 1988-05-10 Mentor Graphics Corporation Hardware modeling system and method for simulating portions of electrical circuits
US4718064A (en) * 1986-02-28 1988-01-05 Western Digital Corporation Automatic test system
NL8602849A (nl) * 1986-11-11 1988-06-01 Philips Nv Inrichting voor het emuleren van een microcontroller, middels gebruik maken van een moedermicrocontroller en een dochtermicrocontroller, moedermicrocontroller, respektievelijk dochtermicrocontroller voor gebruik in zo een inrichting, geintegreerde schakeling voor gebruik in zo een dochtermicrocontroller en microcontroller bevattende zo een geintegreerde schakeling.
US4958347A (en) * 1988-11-23 1990-09-18 John Fluke Mfg. Co., Inc. Apparatus, method and data structure for validation of kernel data bus
CN1045655A (zh) * 1988-11-23 1990-09-26 约翰弗兰克制造公司 ***自动诊断的内核测试接口和方法
US4989207A (en) * 1988-11-23 1991-01-29 John Fluke Mfg. Co., Inc. Automatic verification of kernel circuitry based on analysis of memory accesses
US5805792A (en) * 1989-07-31 1998-09-08 Texas Instruments Incorporated Emulation devices, systems, and methods
US5068852A (en) * 1989-11-23 1991-11-26 John Fluke Mfg. Co., Inc. Hardware enhancements for improved performance of memory emulation method
EP0462328A1 (en) * 1990-06-18 1991-12-27 ALCATEL BELL Naamloze Vennootschap Test device for an electronic chip
US5333274A (en) * 1991-10-15 1994-07-26 International Business Machines Corp. Error detection and recovery in a DMA controller
US5940534A (en) * 1995-07-17 1999-08-17 Nippon Telegraph And Telephone Corporation On-line handwritten character recognition using affine transformation to maximize overlapping of corresponding input and reference pattern strokes
DE19833208C1 (de) * 1998-07-23 1999-10-28 Siemens Ag Integrierte Schaltung mit einer Selbsttesteinrichtung zur Durchführung eines Selbsttests der integrierten Schaltung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961251A (en) * 1974-12-20 1976-06-01 International Business Machines Corporation Testing embedded arrays
US3961254A (en) * 1974-12-20 1976-06-01 International Business Machines Corporation Testing embedded arrays
JPS5352029A (en) * 1976-10-22 1978-05-12 Fujitsu Ltd Arithmetic circuit unit
DE2715750C3 (de) * 1977-04-07 1979-10-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Testschaltung für einen Mikrocomputer
JPS54127247A (en) * 1978-03-27 1979-10-03 Toshiba Corp Microprogram controller
DE2855004A1 (de) * 1978-12-20 1980-07-03 Standard Elektrik Lorenz Ag Verfahren und system zur fehlererkennung in mikroprogrammierbaren mikroprozessorsystem
US4327408A (en) * 1979-04-17 1982-04-27 Data General Corporation Controller device with diagnostic capability for use in interfacing a central processing unit with a peripheral storage device
US4315313A (en) * 1979-12-27 1982-02-09 Ncr Corporation Diagnostic circuitry in a data processor
US4500993A (en) * 1980-06-17 1985-02-19 Zehntel, Inc. In-circuit digital tester for testing microprocessor boards
US4433412A (en) * 1981-05-15 1984-02-21 Rockwell International Corporation Method and apparatus for testing and verifying the operability of register based state machine apparatus

Also Published As

Publication number Publication date
US4607366A (en) 1986-08-19
EP0108414A3 (en) 1986-10-08
EP0108414B1 (de) 1988-09-07
EP0108414A2 (de) 1984-05-16
DE3241412A1 (de) 1984-05-10
ATE37105T1 (de) 1988-09-15
DE3377947D1 (en) 1988-10-13

Similar Documents

Publication Publication Date Title
JPS5999369A (ja) 高集積形マイクロプログラム制御式電子モジユ−ルのテスト用装置
JP2006514375A (ja) 集積回路用の診断回路
JPH05108396A (ja) プロセツサ回路
US6131174A (en) System and method for testing of embedded processor
EP0243113B1 (en) Data processor
JP2001154876A (ja) マイクロコンピュータデバッグアーキテクチャ及び方法
US20080184056A1 (en) Selective timer control during single-step instruction execution
US20060179380A1 (en) On-chip electronic hardware debug support units having execution halting capabilities
KR950009691B1 (ko) 정보처리장치의 테스트용이화회로
US7526689B1 (en) Testing address lines of a memory controller
US7231568B2 (en) System debugging device and system debugging method
US7047444B2 (en) Address selection for testing of a microprocessor
US7526691B1 (en) System and method for using TAP controllers
US11521698B2 (en) Testing read-only memory using memory built-in self-test controller
JP2007058450A (ja) 半導体集積回路
JP2004094451A (ja) オンチップｊｔａｇインタフェース回路およびシステムｌｓｉ
US7689864B2 (en) Processor comprising an integrated debugging interface controlled by the processing unit of the processor
CN111625411A (zh) 半导体装置及调试***
JPS646489B2 (ja)
RU2773696C1 (ru) Цифровой отладочный комплекс
JPH06150024A (ja) マイクロコンピュータ
JP2531112B2 (ja) 情報処理装置
JPH0442329A (ja) データ処理装置
JPH01121945A (ja) シングルチップマイクロコンピュータ
JP2006318172A (ja) マイクロコンピュータ