JPS5997224A - 電子切換装置 - Google Patents
電子切換装置Info
- Publication number
- JPS5997224A JPS5997224A JP58198408A JP19840883A JPS5997224A JP S5997224 A JPS5997224 A JP S5997224A JP 58198408 A JP58198408 A JP 58198408A JP 19840883 A JP19840883 A JP 19840883A JP S5997224 A JPS5997224 A JP S5997224A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- discharge
- collector
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 59
- 238000010586 diagram Methods 0.000 description 9
- 230000008034 disappearance Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08146—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04213—Modifications for accelerating switching by feedback from the output circuit to the control circuit in bipolar transistor switches
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の関連する技術分野
本発明は、制御段知よって制御される、スイッチング電
子としてのノソワトランジスタと、遮断時の負荷軽減回
路とを備え、該負荷軽減回路は、コンデンサおよび前記
・ξワトランジスタと同方向に極性付けらtたダイオー
ドから成る直列W 続と前記ノワトランジスタのコレク
ターエミッタ間を迂回する放電区間とを有し、該放電区
間はコンデンサに対する放電抵抗と前記ノξワトランジ
スタと同時に導通制御される放電トランジスタとを備え
ており、その際前記コンデンサとダイオードとから成る
直列接続が前記、(+ワトランジスタのコレクターエミ
ッタ間に並列に接続さ汎ており、かつ場合に応じて、ノ
クワトランジスタの順方向とは逆に極性付けられている
フリーホイールダイオードを具備している電子切換装置
に関する。
子としてのノソワトランジスタと、遮断時の負荷軽減回
路とを備え、該負荷軽減回路は、コンデンサおよび前記
・ξワトランジスタと同方向に極性付けらtたダイオー
ドから成る直列W 続と前記ノワトランジスタのコレク
ターエミッタ間を迂回する放電区間とを有し、該放電区
間はコンデンサに対する放電抵抗と前記ノξワトランジ
スタと同時に導通制御される放電トランジスタとを備え
ており、その際前記コンデンサとダイオードとから成る
直列接続が前記、(+ワトランジスタのコレクターエミ
ッタ間に並列に接続さ汎ており、かつ場合に応じて、ノ
クワトランジスタの順方向とは逆に極性付けられている
フリーホイールダイオードを具備している電子切換装置
に関する。
この形式の公知の切換装置では放電抵抗は、コンデンサ
に並列である放電トランジスタに直列に設けられている
変成器である。コンデンサが 、5ワトランジスタの遮
断の際所望の遮断負荷軽減作用を行なうことができるよ
うに、コンデンサは遮断の前に放電されていなければな
らない。
に並列である放電トランジスタに直列に設けられている
変成器である。コンデンサが 、5ワトランジスタの遮
断の際所望の遮断負荷軽減作用を行なうことができるよ
うに、コンデンサは遮断の前に放電されていなければな
らない。
しかし遮断後コンデンサは電圧を有する。従ってコンデ
ンサを、次の遮断の前に再び放電しなけtばならない。
ンサを、次の遮断の前に再び放電しなけtばならない。
このことは、)?ワトランジスタ(7) ON の際
変成器および放電トランジスタのコレクターエミッタ間
を介して行なゎゎる、従って放電電流は、別の公知の場
合におけるようにノぐワトランジスタのスイッチング区
間(コレクターエミッタ間)を介しては流れず、その結
果スイッチング区間は放電電流によっては付加的に負荷
さnずかつノξワトランジスタの損失電力は僅かに保持
される。変成器の2次側の電圧に再び動作電圧源に供給
されて、コンデンサの放電によるエネルギ損失が大幅に
回避される発明の課題 本発明の課題は、冒頭に述べた形式の切換装置を損失が
一層大@に低減されるように改良することである。
変成器および放電トランジスタのコレクターエミッタ間
を介して行なゎゎる、従って放電電流は、別の公知の場
合におけるようにノぐワトランジスタのスイッチング区
間(コレクターエミッタ間)を介しては流れず、その結
果スイッチング区間は放電電流によっては付加的に負荷
さnずかつノξワトランジスタの損失電力は僅かに保持
される。変成器の2次側の電圧に再び動作電圧源に供給
されて、コンデンサの放電によるエネルギ損失が大幅に
回避される発明の課題 本発明の課題は、冒頭に述べた形式の切換装置を損失が
一層大@に低減されるように改良することである。
発明の構成
本発明によればこの課題は、コンデンサの放電電流ヲノ
ξワトランジスタのベース−エミッタ間を介して導くよ
うにすることによって解決される。
ξワトランジスタのベース−エミッタ間を介して導くよ
うにすることによって解決される。
発明の効果
本発明のこの構成においては・ぐワトランジスタのON
の際顕著なベース電流パルスの発生のためにコンデン
サの電荷が利用され、パワトランジスタが迅速に導通制
御されかつこれによシスイツチング区間の損失電力が低
減される。
の際顕著なベース電流パルスの発生のためにコンデン
サの電荷が利用され、パワトランジスタが迅速に導通制
御されかつこれによシスイツチング区間の損失電力が低
減される。
この電流・ξシス後ベース電流は通常の制御信号に相応
する経過を有する。
する経過を有する。
さもなければ、ON制御電流・ξシスは別のエネルギ源
から取出さねばならないので、コンデンサ電荷の利用に
よって制御回路におけるエネルギが節約され、従って比
較的簡単な回路における全効率が高めらnる・ 本発明の実施例においてノξワトランジスタのベース−
エミッタ間をコンデンサの放電区間に設ければ特別有利
である1、殊に放電トランジスタのコレクターエミッタ
間をパワトランジスタのベースおよびコレクタの間に接
続することができる8この場合コンデンサ電荷を直接ベ
ース電流として利用することができかつコストのがかる
変成器を省略することができる。
から取出さねばならないので、コンデンサ電荷の利用に
よって制御回路におけるエネルギが節約され、従って比
較的簡単な回路における全効率が高めらnる・ 本発明の実施例においてノξワトランジスタのベース−
エミッタ間をコンデンサの放電区間に設ければ特別有利
である1、殊に放電トランジスタのコレクターエミッタ
間をパワトランジスタのベースおよびコレクタの間に接
続することができる8この場合コンデンサ電荷を直接ベ
ース電流として利用することができかつコストのがかる
変成器を省略することができる。
更に/ξワトランジスタを制御トランジスタと、殊に高
電圧に対してダーリントン回路に接続形成することがで
きかつ制御トランジスタの順方向に極性付けられたダイ
オードを介して・ξワトランジスタのコレクタに接続す
ることができる この場合制御トランジスタは同時にコ
ンデンサに対する放電トランジスタを形成し、一方制御
トランジスタの、順方向に極性付けられた、両l・ラン
ジスタのコレクタ間に設けられたダイオードは一方にお
いて/ξワトランジスタを介するコンデンサの放電を妨
げ、他方においてコンデンサ放電が投入制御信号の終わ
りの前に完了してしまったとき、制御トランジスタを通
る電流の流れを維持する、この場合もコンデンサの放を
電流は制御トランジスタのペースM、Hの少なくとも一
部を形成し、こ扛はペース電流を初期に高めるので、ノ
ξワトランジスタは迅速に導通制御される、 その次にノξワトランジスタはコンデンサの充N状MK
依存して、・ξワトランジスタがコンデンサの放電時に
のみ遮断可能であるように、コンデンサの充電状態に依
存して制御することができる4、このようにして、コン
デンサがノξワトランジスタの遮断の前に確実に十分に
放電されるように保証される。
電圧に対してダーリントン回路に接続形成することがで
きかつ制御トランジスタの順方向に極性付けられたダイ
オードを介して・ξワトランジスタのコレクタに接続す
ることができる この場合制御トランジスタは同時にコ
ンデンサに対する放電トランジスタを形成し、一方制御
トランジスタの、順方向に極性付けられた、両l・ラン
ジスタのコレクタ間に設けられたダイオードは一方にお
いて/ξワトランジスタを介するコンデンサの放電を妨
げ、他方においてコンデンサ放電が投入制御信号の終わ
りの前に完了してしまったとき、制御トランジスタを通
る電流の流れを維持する、この場合もコンデンサの放を
電流は制御トランジスタのペースM、Hの少なくとも一
部を形成し、こ扛はペース電流を初期に高めるので、ノ
ξワトランジスタは迅速に導通制御される、 その次にノξワトランジスタはコンデンサの充N状MK
依存して、・ξワトランジスタがコンデンサの放電時に
のみ遮断可能であるように、コンデンサの充電状態に依
存して制御することができる4、このようにして、コン
デンサがノξワトランジスタの遮断の前に確実に十分に
放電されるように保証される。
この場合比較器の一方の入力側にコンデンサの電圧を印
加し、かつ他方の入力側に基準電圧を印加し、かつ・々
ワトランジスタの制御入力側に供給される信号を比較器
出力信号および・々ワトランジスタに対する制御信号の
OR論理結合から導出することができる0、それからノ
ξワトランジスタの遮断のために、コンデンサが放電す
る前にON制御信号が消失するとき、パワトランジスタ
はコンデンサが十分に放電するまでの間導通状蔗にとど
まる5、従ってON制御信号は、コンデンサの十分な放
電1で維持する必要がない、むしろ短いON 制御・
ぐシスで十分である1、それにも拘わらず・ξワトラン
ジスタの導通状態は十分な放電まで維持される。このよ
うにす訛ば、比較的僅か力制御電力で足りる。他方にお
いてコンデンサの放電時間が、ON制御・ξシスの持続
時間に相応する時間よシ短い場合、・ぐワトランジスタ
の導通状態HoN制御・′?ルシス終了までも維持さ扛
る。
加し、かつ他方の入力側に基準電圧を印加し、かつ・々
ワトランジスタの制御入力側に供給される信号を比較器
出力信号および・々ワトランジスタに対する制御信号の
OR論理結合から導出することができる0、それからノ
ξワトランジスタの遮断のために、コンデンサが放電す
る前にON制御信号が消失するとき、パワトランジスタ
はコンデンサが十分に放電するまでの間導通状蔗にとど
まる5、従ってON制御信号は、コンデンサの十分な放
電1で維持する必要がない、むしろ短いON 制御・
ぐシスで十分である1、それにも拘わらず・ξワトラン
ジスタの導通状態は十分な放電まで維持される。このよ
うにす訛ば、比較的僅か力制御電力で足りる。他方にお
いてコンデンサの放電時間が、ON制御・ξシスの持続
時間に相応する時間よシ短い場合、・ぐワトランジスタ
の導通状態HoN制御・′?ルシス終了までも維持さ扛
る。
実施例の説明
次に本発明を図示の実施例につき図面を用いて詳細に説
明する。
明する。
第1図の実施例において、切換装置はスイッチング素子
として・♀ワトランジスタ1を有するりノぐワトランジ
スタ10ベースは、、 制i?+ )ランジスタ2のエ
ミッタに接続されており、また・ξワトランジスタ1の
コレクタは制御トランジスタのコレクタに接続されてお
り、制御トランジスタのペース(は制御端子3に接続さ
れている。
として・♀ワトランジスタ1を有するりノぐワトランジ
スタ10ベースは、、 制i?+ )ランジスタ2のエ
ミッタに接続されており、また・ξワトランジスタ1の
コレクタは制御トランジスタのコレクタに接続されてお
り、制御トランジスタのペース(は制御端子3に接続さ
れている。
・ξワトランジスタlに直列に、誘導負荷4が接続さn
ており、この負荷にはフリーホイールダイオード5が並
列に接続されている。負荷4および・ξワトラン、ジス
タ1から成る直列接続は、直流電圧UB を発生する動
作電圧源6に接続されている2、パワトランジスタ1の
エミッタは、第2制御端子7に接続されており、その際
制御端子3および7は、トランジスタ1および2の制御
入力側を形成する1、これら制御端子には、図示されて
いない制御段から矩形・ξシスの形式の制御信号が供給
される。
ており、この負荷にはフリーホイールダイオード5が並
列に接続されている。負荷4および・ξワトラン、ジス
タ1から成る直列接続は、直流電圧UB を発生する動
作電圧源6に接続されている2、パワトランジスタ1の
エミッタは、第2制御端子7に接続されており、その際
制御端子3および7は、トランジスタ1および2の制御
入力側を形成する1、これら制御端子には、図示されて
いない制御段から矩形・ξシスの形式の制御信号が供給
される。
)ξワトランジスタ1のコレクターエミッタ間に並列に
、ダイオ−Ploおよびコンデンサ11から成る直列回
路が設けられており、その際ダイオードはノ々ワトラン
ジスタ1と同じ方向に極性付1すられている。コンデン
サ11と・ぐワトランジスタ1のベース−エミッタ間と
から成る直列接続に並列に、放電区間が設けられている
・この放電区間は、オーミンクな放電抵抗12とそれに
直列に接続された放電トランジスタ13+7):]]レ
フター−111ツタとを有する7、放電トランジスタ1
3のベースは、前置抵抗14を介して制御端子3に接続
さ汎ている。。
、ダイオ−Ploおよびコンデンサ11から成る直列回
路が設けられており、その際ダイオードはノ々ワトラン
ジスタ1と同じ方向に極性付1すられている。コンデン
サ11と・ぐワトランジスタ1のベース−エミッタ間と
から成る直列接続に並列に、放電区間が設けられている
・この放電区間は、オーミンクな放電抵抗12とそれに
直列に接続された放電トランジスタ13+7):]]レ
フター−111ツタとを有する7、放電トランジスタ1
3のベースは、前置抵抗14を介して制御端子3に接続
さ汎ている。。
導通しているトランジスタ1.2おxo=13が、入力
側3.7からのON制御パルスの消失によって゛遮断″
(阻止)されると、コンデンサ11は負荷4およびダイ
オード10を介して、コレクタ電流が減衰する間、緩慢
に動作電圧UB に充電さ九る。この充電は、動作電
圧UBに相応する電圧より著[7く低いコンデンサ11
の充電電圧においてノξワトランジスタ1のコレクタ電
流が零まで減衰されかつ・ξワトランジスタ1が完全に
阻止されるように、緩慢に行なわれる。従ってコレクタ
電流の減衰接続時間の間ノ?ワトランジスタ1rで変換
される電力は、コンデンサ11なしの場合に比べて著し
く僅かである一、コンデンサ11がなければ、制御入力
側3.7からのON 制御ノξシスの消失の際、ノξワ
トランジスタ1のコレクターエミッタ電圧は実際に遅延
されずに上昇する、その理由は負荷電流が負荷4のイン
ダクタンスに基いて非常に迅速にフリーホイールダイオ
ード5r転流するからである。コレクタ電流が殆んど低
減されていないうちにノぞワトランジスタ1のコレクタ
ーエミッタ電圧が突然上昇すると、・ξワトランジスタ
lは相応に高く負荷されることになるウコンデンザ11
1は、パワトランジスタ1のコレクターエミッタ電圧の
突然の上昇、従ってこのノξワトランジスタの過負荷を
防止する。、シかしコンデンサ11はその充電により電
圧上昇を遅延することがあるので、コンデンサをその前
に放電しなければならない。このことは、パワトランジ
スタのONの際入力側5.7における○Jす制御ノξ/
I/ ス(7よって行なわたる。このパルスは、放電ト
ランジスタ13のベースにも供給されるので、スヘての
トランジスタ1.2およヒ13は直ちにl ON II
(導通制御)される。その際コンデンサ11は、公知
の場合におけるように)ノ?ワトランジスタ1のスイッ
チング区間を介して放電さ扛るのではなく、放電抵抗1
2、放電トランジスタ]、3およびパワトランジスタ1
のベース−エミッタ区間を介して放電される3゜従って
放電電流はまだ、パワトランジスタlのコレクターエミ
ッタ間を介する負荷電流に対して付加的に流れず、パワ
トランジスタlのスイッチング区間を付加的Vて負荷す
ることなく、独自の放電区間を介して流れる。放電電流
はむしろ付加的にパワトランジスタ1のベース−エミッ
タ間を流れる、従ってそのベース電流IBは、第3図に
図示のように、コンデンサの放電期間中ON制御・ξシ
スの開始時に著しく高くなる。この初期のベース電流ノ
ξシスば、ノξワトランシスタ1が迅速に導通制御され
かつこれによりその損失が低減されるようにする。更に
制御段の制御電力を相応に低減することができる。
側3.7からのON制御パルスの消失によって゛遮断″
(阻止)されると、コンデンサ11は負荷4およびダイ
オード10を介して、コレクタ電流が減衰する間、緩慢
に動作電圧UB に充電さ九る。この充電は、動作電
圧UBに相応する電圧より著[7く低いコンデンサ11
の充電電圧においてノξワトランジスタ1のコレクタ電
流が零まで減衰されかつ・ξワトランジスタ1が完全に
阻止されるように、緩慢に行なわれる。従ってコレクタ
電流の減衰接続時間の間ノ?ワトランジスタ1rで変換
される電力は、コンデンサ11なしの場合に比べて著し
く僅かである一、コンデンサ11がなければ、制御入力
側3.7からのON 制御ノξシスの消失の際、ノξワ
トランジスタ1のコレクターエミッタ電圧は実際に遅延
されずに上昇する、その理由は負荷電流が負荷4のイン
ダクタンスに基いて非常に迅速にフリーホイールダイオ
ード5r転流するからである。コレクタ電流が殆んど低
減されていないうちにノぞワトランジスタ1のコレクタ
ーエミッタ電圧が突然上昇すると、・ξワトランジスタ
lは相応に高く負荷されることになるウコンデンザ11
1は、パワトランジスタ1のコレクターエミッタ電圧の
突然の上昇、従ってこのノξワトランジスタの過負荷を
防止する。、シかしコンデンサ11はその充電により電
圧上昇を遅延することがあるので、コンデンサをその前
に放電しなければならない。このことは、パワトランジ
スタのONの際入力側5.7における○Jす制御ノξ/
I/ ス(7よって行なわたる。このパルスは、放電ト
ランジスタ13のベースにも供給されるので、スヘての
トランジスタ1.2およヒ13は直ちにl ON II
(導通制御)される。その際コンデンサ11は、公知
の場合におけるように)ノ?ワトランジスタ1のスイッ
チング区間を介して放電さ扛るのではなく、放電抵抗1
2、放電トランジスタ]、3およびパワトランジスタ1
のベース−エミッタ区間を介して放電される3゜従って
放電電流はまだ、パワトランジスタlのコレクターエミ
ッタ間を介する負荷電流に対して付加的に流れず、パワ
トランジスタlのスイッチング区間を付加的Vて負荷す
ることなく、独自の放電区間を介して流れる。放電電流
はむしろ付加的にパワトランジスタ1のベース−エミッ
タ間を流れる、従ってそのベース電流IBは、第3図に
図示のように、コンデンサの放電期間中ON制御・ξシ
スの開始時に著しく高くなる。この初期のベース電流ノ
ξシスば、ノξワトランシスタ1が迅速に導通制御され
かつこれによりその損失が低減されるようにする。更に
制御段の制御電力を相応に低減することができる。
第2図は、第1図の切換装置を2相インバータに使用し
た実施例の回路略図である1、この場合、2つのノξワ
トランジスタ1は制御端子3゜7を介して交互に゛ON
制御され″、その結果負荷電流は上の方の動作電圧源お
よび下の方の動作電圧源6から交互に、交番する方向に
おいて負荷4を流れる。17リーホイールダイオード5
は、パワトランジスタ1のコレクターエミッタ間に並列
に設けられている1、短絡を回避するために、一方のノ
ξワトランジスタの遮断に続いてすぐに他方のトランジ
スタをONにすることは許されないので、誘導負荷4は
一方の・ξワトランジスタの遮断後他方のノξワトラン
ジスタに並列に設けられたフリーホイールダイオード5
を介して、他方のパワトランジスタが遮断(阻止)され
ている限り、フリーホイール電流または帰還電流を流す
1、 この実施例において、一方のスイッチング区間の阻止状
態の間他方のスイッチング区間を′。
た実施例の回路略図である1、この場合、2つのノξワ
トランジスタ1は制御端子3゜7を介して交互に゛ON
制御され″、その結果負荷電流は上の方の動作電圧源お
よび下の方の動作電圧源6から交互に、交番する方向に
おいて負荷4を流れる。17リーホイールダイオード5
は、パワトランジスタ1のコレクターエミッタ間に並列
に設けられている1、短絡を回避するために、一方のノ
ξワトランジスタの遮断に続いてすぐに他方のトランジ
スタをONにすることは許されないので、誘導負荷4は
一方の・ξワトランジスタの遮断後他方のノξワトラン
ジスタに並列に設けられたフリーホイールダイオード5
を介して、他方のパワトランジスタが遮断(阻止)され
ている限り、フリーホイール電流または帰還電流を流す
1、 この実施例において、一方のスイッチング区間の阻止状
態の間他方のスイッチング区間を′。
脈動的“に流すようrする、即ち高い制御・ξシス周波
数によって交互にoN および○FF’を繰返して、負
荷電流の平均値を調整するようにトランジスタ1.2を
制御することもできる。この形式の制御ではコンデンサ
11の放電を、スイッチング区間に無関係な放電区間を
介して行なうと特別有利である。その理由は、その都度
阻止さ汎ているパワトランジスタIK並列に設けられた
コンデンサ11は、このコンデンサ11に並列に設けら
汎ているフリーホイールダイオード5を介して流れるフ
リーホイールN流によっては充電されないからである1
−1放電トランジスタ13およびダイオ−rloに並列
に設けられた放電抵抗12が設けられていなければ、フ
リーホイール電流が流れるフリーホイールダイオ−15
に並列に設けられたコンデンサ11は、この7リーポイ
ールダイオー125の順電圧降下に基いて、即ち所望の
極性とは反対方向に充電される、その際所望の極性への
再充電は、丁度°゛脈動的″′に流れる別のパワトラン
ジスタを流れる電流によって保証されなければならず、
このためにこのパワトランジスタの熱損失を著しく高め
ることになる。
数によって交互にoN および○FF’を繰返して、負
荷電流の平均値を調整するようにトランジスタ1.2を
制御することもできる。この形式の制御ではコンデンサ
11の放電を、スイッチング区間に無関係な放電区間を
介して行なうと特別有利である。その理由は、その都度
阻止さ汎ているパワトランジスタIK並列に設けられた
コンデンサ11は、このコンデンサ11に並列に設けら
汎ているフリーホイールダイオード5を介して流れるフ
リーホイールN流によっては充電されないからである1
−1放電トランジスタ13およびダイオ−rloに並列
に設けられた放電抵抗12が設けられていなければ、フ
リーホイール電流が流れるフリーホイールダイオ−15
に並列に設けられたコンデンサ11は、この7リーポイ
ールダイオー125の順電圧降下に基いて、即ち所望の
極性とは反対方向に充電される、その際所望の極性への
再充電は、丁度°゛脈動的″′に流れる別のパワトラン
ジスタを流れる電流によって保証されなければならず、
このためにこのパワトランジスタの熱損失を著しく高め
ることになる。
第4図の実施例においては、第1図、第2図に図示の実
施例で設けられていた付加的な放電トランジスタ13が
省略さnている。その代わりに放電抵抗12は、制御ト
ランジスタ2のコレクタに接続されておりかつトランジ
スタ1お」:び2の間のコレクタ間に減結合ダイオード
15が挿入されており、その結果制御トランジスタ2は
、コンデンサ11に対する放電トランジスタを形成する
。1 第5図の実施例は、第4図の実施例とは次の点でのみ異
なっている。、即ちダイオード10のアノ−12ハノξ
ワトランジスタ1のコレクタではす< 、制?all
)ランジスク2のコレクタに接続さnている。従って)
eワトランジスタlを介するコンデンサ11の放電はダ
イオ−p 15 Vcよって大幅に阻止され、一方反対
に充電も2つのダイオード10および15の直列接続を
介して行なわれる。
施例で設けられていた付加的な放電トランジスタ13が
省略さnている。その代わりに放電抵抗12は、制御ト
ランジスタ2のコレクタに接続されておりかつトランジ
スタ1お」:び2の間のコレクタ間に減結合ダイオード
15が挿入されており、その結果制御トランジスタ2は
、コンデンサ11に対する放電トランジスタを形成する
。1 第5図の実施例は、第4図の実施例とは次の点でのみ異
なっている。、即ちダイオード10のアノ−12ハノξ
ワトランジスタ1のコレクタではす< 、制?all
)ランジスク2のコレクタに接続さnている。従って)
eワトランジスタlを介するコンデンサ11の放電はダ
イオ−p 15 Vcよって大幅に阻止され、一方反対
に充電も2つのダイオード10および15の直列接続を
介して行なわれる。
第6図の実施例は、第1図の実施例とは、一方において
次のように異なっている。即ち制御トランジスタ2に代
わって、演算または差動増幅器16が比較器として設け
られており、この、[J[器の出力側は放電トランジス
タ13のベースに接続されており、また抵抗17を介し
てその非反転入力側(+)に接続されている。従って増
幅器16は、正帰還されている1、増幅器16の反転入
力側(−)に、約u / 2の・々イアスミ圧が加わり
、その際Uは増幅器16の動作電圧である。増幅器16
の非反転入力側における電圧Uが増幅器16の反転入力
側における電圧U/2を上回るや否や、増幅器16の出
力電圧U、6は跳躍的にUに変化する。これに対して非
反転入力側(+)における電圧U が、反転入力側だお
ける電圧U / 2を下回っているとき、増幅器16の
出力電圧U16は跳躍的に零に変化する。他方において
コンデンサ11における電圧U、1が演算捷たは差動増
幅器18の形式の別の比較器の非反転入力側(+)に供
給され、この増幅器の反転入力側(−)には基準電圧U
が加わる。基準電rθf 圧Urefは、コンデンサ11が少なくとも放電される
はずである値と等しく選択されている。
次のように異なっている。即ち制御トランジスタ2に代
わって、演算または差動増幅器16が比較器として設け
られており、この、[J[器の出力側は放電トランジス
タ13のベースに接続されており、また抵抗17を介し
てその非反転入力側(+)に接続されている。従って増
幅器16は、正帰還されている1、増幅器16の反転入
力側(−)に、約u / 2の・々イアスミ圧が加わり
、その際Uは増幅器16の動作電圧である。増幅器16
の非反転入力側における電圧Uが増幅器16の反転入力
側における電圧U/2を上回るや否や、増幅器16の出
力電圧U、6は跳躍的にUに変化する。これに対して非
反転入力側(+)における電圧U が、反転入力側だお
ける電圧U / 2を下回っているとき、増幅器16の
出力電圧U16は跳躍的に零に変化する。他方において
コンデンサ11における電圧U、1が演算捷たは差動増
幅器18の形式の別の比較器の非反転入力側(+)に供
給され、この増幅器の反転入力側(−)には基準電圧U
が加わる。基準電rθf 圧Urefは、コンデンサ11が少なくとも放電される
はずである値と等しく選択されている。
増幅i18の出力電圧U18も、コンデンサ電圧U11
がUref より大きいかまたは小さいかに応じて、値
Uまたは値零のいづれかをとる。ただしUrefは零近
傍にあり、即ちUより著しく小さい。
がUref より大きいかまたは小さいかに応じて、値
Uまたは値零のいづれかをとる。ただしUrefは零近
傍にあり、即ちUより著しく小さい。
トランジスタ1および13が阻止されており、コンデン
サ11の電圧U がU より太き11 r
ef くかつUと等しい投入制御電圧UStが生じるものとす
れば、増幅器18の出力電圧U18もUでありかつ増幅
器16の非反転入力側(+)における電圧U。は、その
出力電圧U、6がまだ零である限り、2U/3に等しい
−、従ってU8 がU/2より大きいので、増幅器16
は切換えら九4、その結果U16はUに等しくなる1、
これにより、U。
サ11の電圧U がU より太き11 r
ef くかつUと等しい投入制御電圧UStが生じるものとす
れば、増幅器18の出力電圧U18もUでありかつ増幅
器16の非反転入力側(+)における電圧U。は、その
出力電圧U、6がまだ零である限り、2U/3に等しい
−、従ってU8 がU/2より大きいので、増幅器16
は切換えら九4、その結果U16はUに等しくなる1、
これにより、U。
もUへ上昇しかつ同時にトランジスタ1および13を導
通制御するよう作用する1、従ってコンデンサ11は抵
抗12、トランジスタ13およびノξワトランジスタ1
のペース−エミッタ間を介して放電することができる1
、コンデンサ電圧U、1が基準電圧Uref を下回る
や否や、U18は同じく零になる。更に制御接続端子3
VCおける制御電圧U8tが同じくUであるとき、IJ
8 は再び2U/3まで降下するので、U16は引続き
値Uを維持しかつ2つのトランジスタは導通状態にとど
まる。制御電圧Ustが消失、即ち零になって漸く、U
8 がU / 3まで低下し、その結果U はu/2よ
り小さくなりかつ増幅器16は元の状態に切換えら九、
即ちU16は零に等しくなり、従ってU も同様零にな
る1、1そこで2つのトランジスタ1および13は遮断
され、かつコンデンサ11は再びダイオ−110および
(第6図に図示されていない)負荷を介して動作電圧に
充電される。その際U11は再びUref を上回り、
かつUIB u再び値Uをとる。
通制御するよう作用する1、従ってコンデンサ11は抵
抗12、トランジスタ13およびノξワトランジスタ1
のペース−エミッタ間を介して放電することができる1
、コンデンサ電圧U、1が基準電圧Uref を下回る
や否や、U18は同じく零になる。更に制御接続端子3
VCおける制御電圧U8tが同じくUであるとき、IJ
8 は再び2U/3まで降下するので、U16は引続き
値Uを維持しかつ2つのトランジスタは導通状態にとど
まる。制御電圧Ustが消失、即ち零になって漸く、U
8 がU / 3まで低下し、その結果U はu/2よ
り小さくなりかつ増幅器16は元の状態に切換えら九、
即ちU16は零に等しくなり、従ってU も同様零にな
る1、1そこで2つのトランジスタ1および13は遮断
され、かつコンデンサ11は再びダイオ−110および
(第6図に図示されていない)負荷を介して動作電圧に
充電される。その際U11は再びUref を上回り、
かつUIB u再び値Uをとる。
UstおよびU16がまだ零である限シ、もしくはU
およびU16はまだ零であるので、U はt U / 3 iでしか上昇せず、その結果バイアスU/
2を上回ることはなく、増幅器16は切換わらない、1
再度Ustが生じ、■1ち値Uをとったとき漸<U、6
も再び値Uをとり、その結果トランジスタ1および13
は再び導通制御されかつコンデンサ11は再び放電され
る。、、Ustは、コンデンサ11がその電圧U が値
U を下回る11 rθf 程度に放電される前に、消失するようになっているとき
、U ば2 u / 31で降下するがU /2よりは
大きいので、引続きU16はUに等しくかつコンデンサ
11は更にU 以下Knで放電ef することができる、そこで漸<U16は消失しかつトラ
ンジスタ1および13は再び遮断される、このようにし
て、コンデンサ11は、Uに等しいその都度のOIJ制
御信号Ustの接続時間に無関係に、放電トランジスタ
13が遮断される前に、少なくとも所望の電圧U ま
で放電さef れるよう保証されている。他方において・ξワトランジ
スタ1も、コンデンサ11が少なくともUrof に
放電される寸での間導通状態にとど壕る1、ON 制
御電圧が放電過程より長く持続するとき、コンデンサ1
1ばUref を越えて放電することがある。、 ON
制御電圧の消失後コンデンサ]−1がUref に
放電されるまでノξワトランジスタ1を導通状態を維持
することで、次のことが保証さ九る4、即ちON制御電
圧の持続時間より長く放電が続くようなことがあっても
ノξワトランジスタlの許容投入負荷を上回らない1.
他方において、コンデンサ1]の放電時間よシ短いON
制御・ξシスUstによって作動させることができる
1、それにも拘わらず、・ξワトランジスタはコンデン
サ11が十分に放電さnるまでの間は導通状態にとどま
る。
およびU16はまだ零であるので、U はt U / 3 iでしか上昇せず、その結果バイアスU/
2を上回ることはなく、増幅器16は切換わらない、1
再度Ustが生じ、■1ち値Uをとったとき漸<U、6
も再び値Uをとり、その結果トランジスタ1および13
は再び導通制御されかつコンデンサ11は再び放電され
る。、、Ustは、コンデンサ11がその電圧U が値
U を下回る11 rθf 程度に放電される前に、消失するようになっているとき
、U ば2 u / 31で降下するがU /2よりは
大きいので、引続きU16はUに等しくかつコンデンサ
11は更にU 以下Knで放電ef することができる、そこで漸<U16は消失しかつトラ
ンジスタ1および13は再び遮断される、このようにし
て、コンデンサ11は、Uに等しいその都度のOIJ制
御信号Ustの接続時間に無関係に、放電トランジスタ
13が遮断される前に、少なくとも所望の電圧U ま
で放電さef れるよう保証されている。他方において・ξワトランジ
スタ1も、コンデンサ11が少なくともUrof に
放電される寸での間導通状態にとど壕る1、ON 制
御電圧が放電過程より長く持続するとき、コンデンサ1
1ばUref を越えて放電することがある。、 ON
制御電圧の消失後コンデンサ]−1がUref に
放電されるまでノξワトランジスタ1を導通状態を維持
することで、次のことが保証さ九る4、即ちON制御電
圧の持続時間より長く放電が続くようなことがあっても
ノξワトランジスタlの許容投入負荷を上回らない1.
他方において、コンデンサ1]の放電時間よシ短いON
制御・ξシスUstによって作動させることができる
1、それにも拘わらず、・ξワトランジスタはコンデン
サ11が十分に放電さnるまでの間は導通状態にとどま
る。
従って放電トランジスタ13もノξワトランジスタ1も
、U がUref よシ大きいがまたは1 UstがUと等しいがまたは両方の条件が満たされるに
十分な長さの間導通状態に保た扛る。第6図の、コンデ
ンサ11の充電状態を監視する比軸装置は、その他の実
施例にも設けることができる。
、U がUref よシ大きいがまたは1 UstがUと等しいがまたは両方の条件が満たされるに
十分な長さの間導通状態に保た扛る。第6図の、コンデ
ンサ11の充電状態を監視する比軸装置は、その他の実
施例にも設けることができる。
第11図は、単相の負荷に使用さ扛る、本発明の切換装
置の1実施例の回路図であり、第2図は2相のインバー
タrおいて使用される、第1図の実施例に相応する回路
図であり、第3図はパワトランジスタのベース電流の経
過を時間に依存して示している電流波形図であり、第4
図は本発明の切換装置の第3実施例を示す回路図であり
、第5図は本発明の切換装置の第4実施例を示す回路図
であり、第6図は本発明の切換装置の第5実施例の回路
図である、。
置の1実施例の回路図であり、第2図は2相のインバー
タrおいて使用される、第1図の実施例に相応する回路
図であり、第3図はパワトランジスタのベース電流の経
過を時間に依存して示している電流波形図であり、第4
図は本発明の切換装置の第3実施例を示す回路図であり
、第5図は本発明の切換装置の第4実施例を示す回路図
であり、第6図は本発明の切換装置の第5実施例の回路
図である、。
Claims (1)
- 【特許請求の範囲】 1、制御段によって制御さ汎る、スイッチング素子とし
ての・ξワトランジスタと、遮断時の負荷軽減回路とを
備え、該負荷軽減回路は、コンデンサおよび前記パワト
ランジスタと同方向に極性付けられたダイオードから成
る直列接続と前記ノξワトランジスタのコレクターエミ
ッタ間を迂回する放電区間とを有し、該放電区間はコン
デ〉すに対する放電抵抗と前記・ξワトランジスタと同
時に導通制御される放電トランジスタとを備えており、
その際前記コンデンサとダイオードとから成る直列接続
が前記ノξワトランジスタのコレクターエミッタ間に並
列に接続されている電子切換装置において、コンデンサ
〔11〕の放電電流がノξワトランジスタ(1)のベー
ス−エミッタ間を介して導かれるようにしたことを特徴
とする電子切換装置。 2、 ノξワトランジスタ(1)のベース−エミッタ
間は、コンデンサ(11)の放電区間に設けられている
特許請求の範囲第1項記載の電子切換装置。 3、放電トランジスタ(13)のコレクターエミッタ間
は、パワトランジスタ(1)のコレクタとベースとの間
にあり、また放電抵抗(12)はオーミック抵抗である
特許請求の範囲第1項またI′i第2項のいずれか1つ
に記載の切換装置。 4、 ノぐワトランジスタは放電トランジスタをも形成
する制御トランジスタ(2)とダーIJ >トン回路に
接続形成されかつ放電抵抗(12)は一方で前記制御ト
ランジスタ(2)のコレクタに直接接続され、また他方
で制御トランジスタ(2)の順方向に極性付けられてい
ルタイオーr(15)を介して・ξワトランジスタ(1
)のコレクタに接続されている特許請求の範囲第1項な
いし第4項のいずれかに記載の切換装置。 5. パワトランジスタ(1)は、コンデンサ(11)
の充電状態に依存して、前記ノξワトランジスタ(1)
がコンデンサの放電状態においてのみ遮断可能であるよ
うに制御される特許請求の範囲第1項ないし第4項のい
ずれかに記載の切換装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3240352A DE3240352C2 (de) | 1982-11-02 | 1982-11-02 | Elektronische Schaltvorrichtung |
DE3240352.6 | 1982-11-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5997224A true JPS5997224A (ja) | 1984-06-05 |
JPH0260093B2 JPH0260093B2 (ja) | 1990-12-14 |
Family
ID=6177057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58198408A Granted JPS5997224A (ja) | 1982-11-02 | 1983-10-25 | 電子切換装置 |
Country Status (12)
Country | Link |
---|---|
US (1) | US4572969A (ja) |
JP (1) | JPS5997224A (ja) |
AU (1) | AU561286B2 (ja) |
CA (1) | CA1236523A (ja) |
CH (1) | CH660821A5 (ja) |
DE (1) | DE3240352C2 (ja) |
DK (1) | DK492383A (ja) |
FI (1) | FI78585C (ja) |
FR (1) | FR2535551A1 (ja) |
GB (1) | GB2130831B (ja) |
NL (1) | NL8303742A (ja) |
SE (1) | SE455980B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60208119A (ja) * | 1984-03-30 | 1985-10-19 | Hitachi Ltd | 容量性負荷の駆動回路 |
DE3826087A1 (de) * | 1988-08-01 | 1990-02-08 | Hydac Technology Gmbh | Schaltungsanordnung bei endstufen fuer die steuerung von stellmagneten |
DE3925654A1 (de) * | 1989-08-03 | 1991-02-07 | Schmidt Michael | Steuergeraet fuer wenigstens eine entladungslampe |
US5045734A (en) * | 1990-06-08 | 1991-09-03 | Sundstrand Corporation | High power switch |
JP3447543B2 (ja) * | 1998-02-02 | 2003-09-16 | 東芝トランスポートエンジニアリング株式会社 | 電力変換装置 |
IL249408A0 (en) | 2016-12-06 | 2017-03-30 | Medimop Medical Projects Ltd | A device for transporting fluids for use with an infusion fluid container and a hand tool similar to a plunger to release a vial from it |
IL254802A0 (en) | 2017-09-29 | 2017-12-31 | Medimop Medical Projects Ltd | A device with two vial adapters includes two identical perforated vial adapters |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3390282A (en) * | 1965-10-22 | 1968-06-25 | Nasa Usa | Passive synchronized spike generator with high input impedance and low output impedance and capacitor power supply |
US3480799A (en) * | 1966-09-28 | 1969-11-25 | Bendix Corp | Pulse generator having fast rise time |
US3787738A (en) * | 1972-09-28 | 1974-01-22 | Us Army | Pulse producing circuit |
JPS50145840A (ja) * | 1974-05-11 | 1975-11-22 | ||
DE2750720C2 (de) * | 1977-11-12 | 1982-08-12 | Wolfgang Prof. Dipl.-Ing. 6072 Dreieich Rona | Anordnung zur Verringerung der Steuerleistung einer Leistungsschalttransistorendstufe für sehr hohe Taktfrequenz |
US4224535A (en) * | 1978-08-08 | 1980-09-23 | General Electric Company | Efficient base drive circuit for high current transistors |
DE3007597C2 (de) * | 1980-02-28 | 1982-04-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schutzbeschaltungsanordnung für Halbleiterschalter |
JPS56165418A (en) * | 1980-05-23 | 1981-12-19 | Nippon Denso Co Ltd | Semiconductor relay circuit |
JPS5745722A (en) * | 1980-09-01 | 1982-03-15 | Origin Electric Co Ltd | High-speed turn-off circuit for semiconductor switch element |
US4414479A (en) * | 1981-07-14 | 1983-11-08 | General Electric Company | Low dissipation snubber for switching power transistors |
US4480201A (en) * | 1982-06-21 | 1984-10-30 | Eaton Corporation | Dual mode power transistor |
-
1982
- 1982-11-02 DE DE3240352A patent/DE3240352C2/de not_active Expired
-
1983
- 1983-09-26 CH CH5213/83A patent/CH660821A5/de not_active IP Right Cessation
- 1983-09-28 SE SE8305268A patent/SE455980B/sv not_active IP Right Cessation
- 1983-10-03 US US06/538,215 patent/US4572969A/en not_active Expired - Fee Related
- 1983-10-25 JP JP58198408A patent/JPS5997224A/ja active Granted
- 1983-10-27 DK DK492383A patent/DK492383A/da not_active Application Discontinuation
- 1983-10-31 FI FI833989A patent/FI78585C/fi not_active IP Right Cessation
- 1983-10-31 AU AU20864/83A patent/AU561286B2/en not_active Ceased
- 1983-10-31 NL NL8303742A patent/NL8303742A/nl not_active Application Discontinuation
- 1983-11-01 GB GB08329145A patent/GB2130831B/en not_active Expired
- 1983-11-02 FR FR8317413A patent/FR2535551A1/fr not_active Withdrawn
- 1983-11-02 CA CA000440268A patent/CA1236523A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
SE455980B (sv) | 1988-08-22 |
FI78585B (fi) | 1989-04-28 |
AU2086483A (en) | 1984-05-10 |
FR2535551A1 (fr) | 1984-05-04 |
US4572969A (en) | 1986-02-25 |
JPH0260093B2 (ja) | 1990-12-14 |
FI78585C (fi) | 1989-08-10 |
DK492383A (da) | 1984-05-03 |
CH660821A5 (de) | 1987-06-15 |
GB8329145D0 (en) | 1983-12-07 |
AU561286B2 (en) | 1987-05-07 |
GB2130831B (en) | 1986-11-26 |
GB2130831A (en) | 1984-06-06 |
SE8305268D0 (sv) | 1983-09-28 |
NL8303742A (nl) | 1984-06-01 |
CA1236523A (en) | 1988-05-10 |
DE3240352C2 (de) | 1985-07-18 |
FI833989A (fi) | 1984-05-03 |
DE3240352A1 (de) | 1984-05-10 |
FI833989A0 (fi) | 1983-10-31 |
DK492383D0 (da) | 1983-10-27 |
SE8305268L (sv) | 1984-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0650250B1 (en) | DC-to-DC converter operating in a discontinuous mode | |
US4706177A (en) | DC-AC inverter with overload driving capability | |
TWI491151B (zh) | 湧入電流控制電路、包括湧入電流控制電路的電源供應器、使用用於限制湧入電流的電源供應器的方法 | |
US4365171A (en) | Low loss snubber circuit | |
US5550458A (en) | Low-loss snubber for a power factor corrected boost converter | |
US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
EP0085812B1 (en) | Base drive circuit | |
JPS58501252A (ja) | 高速トランジスタ・スイツチング回路 | |
US4870554A (en) | Active snubber forward converter | |
US5488554A (en) | Low-loss clamp circuit | |
US4016482A (en) | Pulse energy suppression network | |
US5635867A (en) | High performance drive structure for MOSFET power switches | |
JPH0549251A (ja) | 電力スイツチングデバイスにおけるスイツチング損失を最小にするための方法 | |
JPS5997224A (ja) | 電子切換装置 | |
US4363067A (en) | Transistor chopper protection circuit | |
US4167776A (en) | Inverter circuit | |
JPS6086916A (ja) | 電子切換装置 | |
JP3514600B2 (ja) | スイッチング電源及びその制御方法 | |
JP3128982B2 (ja) | Dc−dcコンバータ | |
JP3172261B2 (ja) | パワーmosfetを用いたスイッチング回路 | |
JPS5922790Y2 (ja) | 電力回生形スイッチング・レギュレ−タ | |
JPH0357705B2 (ja) | ||
SU1127053A1 (ru) | Устройство дл управлени силовым транзисторным ключом | |
JP2000333439A (ja) | スナバ回路及び電力変換装置 | |
JPS58119017A (ja) | スイツチング電圧調整器 |