JPS5996582A - 記憶装置のアドレス変換方式 - Google Patents

記憶装置のアドレス変換方式

Info

Publication number
JPS5996582A
JPS5996582A JP57205694A JP20569482A JPS5996582A JP S5996582 A JPS5996582 A JP S5996582A JP 57205694 A JP57205694 A JP 57205694A JP 20569482 A JP20569482 A JP 20569482A JP S5996582 A JPS5996582 A JP S5996582A
Authority
JP
Japan
Prior art keywords
address
address conversion
conversion table
logical address
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57205694A
Other languages
English (en)
Inventor
Motoharu Taura
田浦 元治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57205694A priority Critical patent/JPS5996582A/ja
Publication of JPS5996582A publication Critical patent/JPS5996582A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、記憶装置におけるデータ処理技術分野に)
嘱し、論理的アトt/スを、物理的アドレスに変換する
アドレス変換方式に関するものである。
〔従来技術〕
第1図は記憶装置における従来のこの種アドレス変換方
式を示す構成図で、(1)は指定された論理アドレス、
(2)はこの論理アドレス(1)に対応するアドレス毎
に変換されるべき物理rドレスをあらかじめ格納した参
照用のアドレス変換用テーブル、(3)は物理アドレス
に対応するデータで、1データの整数倍で種々の長さの
データ措造を有している。
(4)はこのデータ(,3)の中の1ビツトに割り1寸
けられ、次のデータが連続しているかどうか5・、「1
」(連続)と、「0」 (連続なし)とに」、って示す
データ連続有無情報である。
従来のアドレス変換方式は上記のように構成されている
ので、指定されだMjii 岬アドレス(1)は、アド
レス変換用デープル(2)のアドレスとして与えられ、
対応する物理アドレスが引き出されるようになされてい
る。
したがって、上述した従来のアドレス変換方式における
アドレス変換用テーブル(2)は、第1図に示すように
、物理アドレスの最大1+Ff r N Jを表わすた
めに必要なビット11コで、しかも論理アドレスの最大
値rnJ分の個敬のものが必要で、上記物理アドレスの
最大値rNJと、論理アドレスの最太値「11」の増加
に伴なって大容量のものが必要となる欠点がある。寸だ
、アドレス変換用テーブル(2jの内容である物理アド
レスも、論理アドレスに対応するデータの11¥成畦を
変更するたびに、すべで変ij4 Lなければならない
欠点も有し7ている0〔発明の概反〕 この元1ルJ 6j、 、かンノする点にン[S目して
な丁、’、 j’1. iζもので、アドレス変4濤用
テーブルを113.小rH−位であろ1ビット1Jが構
成するとともに、’?’r 61.η埋アドレス内にお
りる′吻理アトし・ス分子7) J’れ鼠泣表現するよ
うに本”構成することによって上述した従来のものの諸
欠点を除去しよ“ノとノーるものでh 、’b 、−。
(発明の実施例〕 すなわち、第2図および第5図は回れもこの発明の一実
施例を示すもので、第2図はアドレス変換方式の構成図
、第6図はアドレス変換フロー図で、まず、第2図にお
いて、+1)は指定された論理アドレス、(3)はこの
論理アドレス+l)に対応するデータで、1データの整
数倍で種々の長さのデータ構造を有している。(4)は
このデータ(3)の中の1ビツトに割り付けられ、次の
ガータが連続しているかどうか「1」 (連・涜)、r
Oj(連続なし)とによって示すゲータ連え、売有無・
清・;](、(51’!1ピット巾のアドレス夏」奥州
1−グlしで、上記データ連続有無l’N 報(4)の
内ぞfばこのアドレス変)鄭用テーブル(5)にも物理
アドレスに対応して11マ1じ内、イが格納さ7Lるよ
うに1湾成されてい偽。(6)は1旨定さノtた論)里
アトレース(1)の存在−2力つノドノーるfl& ’
里′アドレスカウンタ、(7)l/i物理アドレ灸であ
る3、この発明の記1:6裟1βのアドレス変関方式は
上記のようンC構成されており、1ず、初期設定として
データ)!!続有無情報(4)が1ビツト巾のアドレス
変換用テーブル(5)に圃き込?)iまたあと、指定さ
れた論理アドレスfilを基に、a 31=glに示す
アドレス芽換フロー図にし/こがって論1!アドレスか
ら物理アドレスへの変換を行なうようにしたもので、物
見アドレスの最大ll[f「N」分のビット数のみでア
ドレス変換が実4J7. L イrkるばかりでなく、
アドレス変換テーブル(5)の生成は、4ノJ期設定時
O・こ必らr行なわれるため、論理アドレス(1)に対
応するデータの構成量が変更されても、初期設定を行な
うことによって、アドレス変換用テーブル(5)も自動
的に変更されるものである。
〔発明の効果〕
以上述べたように、この発明によれば、アドレス変換用
テーブル(5)を初期設定時にのみ自動的に生成するよ
うに構成するとともに、このアドレス変換用テーブル(
5)を、物理アドレスの最大値×1ピットの構成とり2
、論理アドレス(1)と、物理アドレス(力とのずれ量
を茨現するようにしたもので、アドレス変換用テーブル
(5)の容量を最小限とし、容易に内容の変更ができる
優れた効果を・1イするものである。
なお、上述した一実施例においてt、1、論理アドレス
カウンタ(6)の初期値として指定論理アドレス変換い
、この論理アドレスカウンタ(6)の0期値を「0」と
し、これ〃\ら「1」を引いて「0」の利足を行なうよ
うにしたシーケンスについて述べたが、初期値「0」か
ら「1」を加えて論理アドレスtl)と等しいかどうか
を判定するようにしたシーケンスであっても同様の効果
が得られることはいうまでもない。
【図面の簡単な説明】
第1図は従来のアドレス変換方式ヶ示す斗1り成図。 第2図はこの発明のアドレス変換方式を示す44 +J
V。 図、第6図はこの発明のアドレス変換方式にかかるアド
レス変換フロー図である、 図面中、(1)は論理アドレス、(3)はデータ、(4
)はデータ連続M無1a報、(5)はアドレス変換用テ
ーブル、(6)は輔J!J!アドレスカウンタ、(7)
は物理アドレスである。なお、図中同一符号は同−士た
一4L相当部分を示す。 代理人 昂 野 信 − 第1図 、y1 第2図 第3図 昭和  年  月  11 74、、 Ij’F I:l長官殿 1 °I(f’lの表示    r′11!>f’昭 
57−205694号31山正をすると 補正の対象 細書の「発明の詳細な説明」の41N)及び図面。 6、 補正の内容 1)明細書第5頁第16行〜FT’、 17行の[この
論理〜rOJとし1′f:削除する。 2)明細書第5頁第19行の「初期値「〔]」から」を
1初期値を「0」としてから」と補正する。 3)図面の第6図を別紙補i[図面のとうり補正斗外 j゛−1、上

Claims (1)

    【特許請求の範囲】
  1. (1)論理アドレスを物理アドレスに変換するようにし
    たものにおいて、アドレス変換用テーブルを初期設定時
    にのみ自動的に生成するように構成するとともに、この
    アドレス変換用テーブルを物理アドレスの最大値×1ビ
    ットの構成とし、さらに各論理アドレスと、物理アドレ
    スとのずれ団を表現するように構成したことを特徴とす
    る記憶装置霞のアドレス変換方式。
JP57205694A 1982-11-24 1982-11-24 記憶装置のアドレス変換方式 Pending JPS5996582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57205694A JPS5996582A (ja) 1982-11-24 1982-11-24 記憶装置のアドレス変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57205694A JPS5996582A (ja) 1982-11-24 1982-11-24 記憶装置のアドレス変換方式

Publications (1)

Publication Number Publication Date
JPS5996582A true JPS5996582A (ja) 1984-06-04

Family

ID=16511158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57205694A Pending JPS5996582A (ja) 1982-11-24 1982-11-24 記憶装置のアドレス変換方式

Country Status (1)

Country Link
JP (1) JPS5996582A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220141A (ja) * 1985-07-18 1987-01-28 Matsushita Electric Ind Co Ltd 光情報記録媒体
JPH023801A (ja) * 1988-06-17 1990-01-09 Hitachi Ltd プログラムの実行制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6220141A (ja) * 1985-07-18 1987-01-28 Matsushita Electric Ind Co Ltd 光情報記録媒体
JPH023801A (ja) * 1988-06-17 1990-01-09 Hitachi Ltd プログラムの実行制御方法

Similar Documents

Publication Publication Date Title
WO2004100644A3 (en) Display data mapping method, system, and program product
EP0840324A3 (en) Semiconductor memory and method for accessing the same
AU2003222939A1 (en) Computer representation of a data tree structure and the associated encoding/decoding methods
WO1987006369A1 (en) Method of assigning a board slot number
JPS5996582A (ja) 記憶装置のアドレス変換方式
DE60213007D1 (de) Unscharf adressierbarer digitaler speicher
JPH0231417B2 (ja)
US7356797B2 (en) Logic transformation and gate placement to avoid routing congestion
JPS62112292A (ja) メモリ回路
WO2001053944A3 (de) Redundanter datenspeicher
JPS60117350A (ja) メモリマッピング装置
JPH03228298A (ja) データ格納方式
JPH02176841A (ja) メモリ増設方式
SU1513448A1 (ru) Двухуровневое устройство дл управлени пам тью микрокоманд
JPS6061842A (ja) 構造体メモリのアクセス方式
MXPA03004630A (es) Metodo y dispositivo para fragmentar datos de multimedios.
JPH0354646A (ja) メモリ装置の書き込み方式
JPS61184655A (ja) デ−タ転送方式
JP2000076127A (ja) コントローラのバイトリードアクセス方法
JPS63265323A (ja) ビット配列変換方式
JPH04195895A (ja) Icメモリ
EP0154798A1 (en) Memory chip for handling memory components
JPS63229538A (ja) 電子計算機の記憶素子アクセス制御方式
JPS55116129A (en) Address assignment system
JPS6195437A (ja) フアイルアクセス制御方式