JPS5994856A - 複合回路装置とその実装方法 - Google Patents
複合回路装置とその実装方法Info
- Publication number
- JPS5994856A JPS5994856A JP57206697A JP20669782A JPS5994856A JP S5994856 A JPS5994856 A JP S5994856A JP 57206697 A JP57206697 A JP 57206697A JP 20669782 A JP20669782 A JP 20669782A JP S5994856 A JPS5994856 A JP S5994856A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- board
- semiconductor chip
- circuit device
- terminal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高密度の複合回路装置及びその実装方法に関す
るものである。
るものである。
従来例の構成とその問題点
近年ｍ子回路の小型高密度化は半導体素子の進歩に伴っ
て大きく進歩してきた。しかしながらリニアＩＣにおい
ては高精度の抵抗、大容量のコンデンサ等の外付は個別
部品が用いられている。シリコンチップの中に取り入れ
ることが困難な抵抗、コンデンサ等の部品を効率良く複
合化し、小型高密度化を連成する複合回路装置の出現が
強く望まれている。従来小型高密度化を要求される電子
回路においてはチップ抵抗、チップコンデンサといった
小型化個別部品を用いて、同じく小型化パッケージされ
た能動素子と共にプリント基板に実装するチップマウン
ト法が一般化している。しかし、これらチップ部品の小
型化にも限度があり、システム全体の小型化のネックと
もなっているし、又部品点数が多く管理面や組立作業性
においても難があるし、接続箇所が多くて信頼性に乏し
い欠点もある。更に所謂厚膜集積回路のようにアルミナ
基板上に４体、抵抗体、半導体チップ、コンデンサチッ
プ、外部リード等を連続的に付加して、最後に外装を施
すような複合回路装置もある。これはかなりの高集積度
は期待できるが、各構成要素を連続的に付加してい（プ
ロセスであり、累積歩留りが悪くなるし、民生用電子機
器に使用するには高価すぎる欠点があった。更にマイク
ロモジュール方式のように標準化されたウェハを構成要
素部品として複数枚積層し、各端子電極間を複数本のワ
イヤを用いて相互配線した後、外装を施した三次元構成
の複合回路装置も提案された。これは複雑な組立工程を
必要とするし、接続箇所も多い等、コストメリットが生
じないことから現在では全く使用例は見られない。
て大きく進歩してきた。しかしながらリニアＩＣにおい
ては高精度の抵抗、大容量のコンデンサ等の外付は個別
部品が用いられている。シリコンチップの中に取り入れ
ることが困難な抵抗、コンデンサ等の部品を効率良く複
合化し、小型高密度化を連成する複合回路装置の出現が
強く望まれている。従来小型高密度化を要求される電子
回路においてはチップ抵抗、チップコンデンサといった
小型化個別部品を用いて、同じく小型化パッケージされ
た能動素子と共にプリント基板に実装するチップマウン
ト法が一般化している。しかし、これらチップ部品の小
型化にも限度があり、システム全体の小型化のネックと
もなっているし、又部品点数が多く管理面や組立作業性
においても難があるし、接続箇所が多くて信頼性に乏し
い欠点もある。更に所謂厚膜集積回路のようにアルミナ
基板上に４体、抵抗体、半導体チップ、コンデンサチッ
プ、外部リード等を連続的に付加して、最後に外装を施
すような複合回路装置もある。これはかなりの高集積度
は期待できるが、各構成要素を連続的に付加してい（プ
ロセスであり、累積歩留りが悪くなるし、民生用電子機
器に使用するには高価すぎる欠点があった。更にマイク
ロモジュール方式のように標準化されたウェハを構成要
素部品として複数枚積層し、各端子電極間を複数本のワ
イヤを用いて相互配線した後、外装を施した三次元構成
の複合回路装置も提案された。これは複雑な組立工程を
必要とするし、接続箇所も多い等、コストメリットが生
じないことから現在では全く使用例は見られない。
発明の目的
本発明は上記従来の欠点を解消するもので、ＩＣ化困難
な抵抗やコンデンサをも半導体集子等と一体化した複合
回路装置及びその実装方法を安価に提供することを目的
とする。
な抵抗やコンデンサをも半導体集子等と一体化した複合
回路装置及びその実装方法を安価に提供することを目的
とする。
発明の構成
上記目的を達成するため、本発明の複合回路装置は、端
子電極を有した凹状絶縁板のくぼみに半導体チップを実
装したキャリヤ基板と、内部電極及び誘電体層とを交互
に積層焼結し複数個のコンデンサ機能を有して縁端面に
引出端子電極を設けた積層型誘電体基板とを対向配置さ
せ、半田によって両糸板間の任意の端子電極の電気的接
続を施したものである。又その実装方法は、キャリヤ基
板と積層型誘電体基板とプリント配線基板の端子電極を
対向配置させ、各基板間を接着剤にて機械的に固定した
後、半田によって相互接続を一括して行なうものである
。
子電極を有した凹状絶縁板のくぼみに半導体チップを実
装したキャリヤ基板と、内部電極及び誘電体層とを交互
に積層焼結し複数個のコンデンサ機能を有して縁端面に
引出端子電極を設けた積層型誘電体基板とを対向配置さ
せ、半田によって両糸板間の任意の端子電極の電気的接
続を施したものである。又その実装方法は、キャリヤ基
板と積層型誘電体基板とプリント配線基板の端子電極を
対向配置させ、各基板間を接着剤にて機械的に固定した
後、半田によって相互接続を一括して行なうものである
。
実施例の説明
以下、本発明の一実施例について、図面に基づいて説明
する。第１図は本発明の複合回路装置を示し、（１）は
アルミナ製のキャリヤ基板、（２）は半導体チップ素子
、（３ンは積層型誘導体基板、（４）は内部電極、（５
）は半導体チップ素子（２）を封止するための樹脂、（
６）は配線用電極である。本発明は凹状のくぼんだ平面
部に半導体チップ素子（２）をマウントしてなる。キャ
リヤ基板（１）と内部電極（４）によって複数個のコン
デンサを有した積層型誘電体基板（３）とを独立の基板
として作成し、最後に両基板（１） （３）を一体化し
て機能回路装置を構成することに特徴がある。次に各基
板について詳述する。キャリヤ基は一般的にアルミナが
用いられる。本発明ではアルミナ基板に凹状の構造を有
している。この形状は三層積層によるチップキャリヤも
考えられる。
する。第１図は本発明の複合回路装置を示し、（１）は
アルミナ製のキャリヤ基板、（２）は半導体チップ素子
、（３ンは積層型誘導体基板、（４）は内部電極、（５
）は半導体チップ素子（２）を封止するための樹脂、（
６）は配線用電極である。本発明は凹状のくぼんだ平面
部に半導体チップ素子（２）をマウントしてなる。キャ
リヤ基板（１）と内部電極（４）によって複数個のコン
デンサを有した積層型誘電体基板（３）とを独立の基板
として作成し、最後に両基板（１） （３）を一体化し
て機能回路装置を構成することに特徴がある。次に各基
板について詳述する。キャリヤ基は一般的にアルミナが
用いられる。本発明ではアルミナ基板に凹状の構造を有
している。この形状は三層積層によるチップキャリヤも
考えられる。
実施例ではコストの面から一枚のグリーンシートに予じ
め電極パターンを構成した後、絞り加工等によって凹状
に加工し、１５００〜１６００°Ｃの温度で焼成するこ
とによって得られる凹状のアルミナ基板を用いる。この
場合、電極としてタングステン、モリブデンが主として
使われるのでポンディングパッドにはメッキによってＭ
等が設けられる。このようにして作られた凹状キャリヤ
基板（１）のくぼんだ部分（ｌａ）には半導体チップマ
ウント用のパッドとポンディングパッドが設けられてい
るので、半導体チップ素子（２）がダイボンディングや
ワイヤボンディング技術によって実装される。その後信
頼性の面から一般的には封止用樹脂（５）を用いて封止
する。これは抵抗を含まないときの回路であるが、次に
抵抗を含む場合について説明する。電極パターン（６）
が構成されたキャリヤ基板（１）の凸部、即ち半導体チ
ップ素子（２）を実装する面とは反対側の面に抵抗素子
を厚膜又は薄膜技術を用いて構成する。抵抗値は設計値
までＹＡＧレーザ、サンドブラスト等によってトリミン
グする。しかる後に前述した方法にて半導体チップ素子
（２）を実装する。
め電極パターンを構成した後、絞り加工等によって凹状
に加工し、１５００〜１６００°Ｃの温度で焼成するこ
とによって得られる凹状のアルミナ基板を用いる。この
場合、電極としてタングステン、モリブデンが主として
使われるのでポンディングパッドにはメッキによってＭ
等が設けられる。このようにして作られた凹状キャリヤ
基板（１）のくぼんだ部分（ｌａ）には半導体チップマ
ウント用のパッドとポンディングパッドが設けられてい
るので、半導体チップ素子（２）がダイボンディングや
ワイヤボンディング技術によって実装される。その後信
頼性の面から一般的には封止用樹脂（５）を用いて封止
する。これは抵抗を含まないときの回路であるが、次に
抵抗を含む場合について説明する。電極パターン（６）
が構成されたキャリヤ基板（１）の凸部、即ち半導体チ
ップ素子（２）を実装する面とは反対側の面に抵抗素子
を厚膜又は薄膜技術を用いて構成する。抵抗値は設計値
までＹＡＧレーザ、サンドブラスト等によってトリミン
グする。しかる後に前述した方法にて半導体チップ素子
（２）を実装する。
これらの方法によってＩＣ基板、或いはＴＣ−抵抗基板
が完成する。キャリヤ基板（１）としての機能から後述
する積層型誘電体基板及びプリント基板との接続をとる
必要から、四縁端面に電気的接続のための引出電りが設
けられている。本実施例では端子電極数は各辺に５端子
ずつ合計２０端子としているが、これは設計上から任意
に設定することができる。
が完成する。キャリヤ基板（１）としての機能から後述
する積層型誘電体基板及びプリント基板との接続をとる
必要から、四縁端面に電気的接続のための引出電りが設
けられている。本実施例では端子電極数は各辺に５端子
ずつ合計２０端子としているが、これは設計上から任意
に設定することができる。
次に積層型誘電体基板（３）について第２図に基づき説
明する。第２図において、（８）は誘電体層、（９）は
引出端子電極を示す。一般に債眉型誘電体基板（３）は
グリーンシート工法、印刷法を用いて作成される。用い
られる材料はＢａＴｉＯ３系、’ｌ’ｉ０３系が高誘電
率特性、温度特性等を考息して使用される。グリーンシ
ート工法、印刷法は誘電体層（８）と内部電極（４）が
交互に積層され、１３００〜１４００℃で焼成すること
によって作成される。内部電極（４）は複数個のコンデ
ンサを構成する目的でパターン構成グされた版を用いて
、印刷法にて交互に対向（１１ｍが形成される必要があ
る。内部？ａｔｍ（４）は端子電極（９）と接続されて
いる。本実施例では内蔵されるコンデンサの数は６個で
あり、回路的に使われる帽子は９端子である。他の端子
は実用上問題なければキャリヤ基板（１）との接続強度
の血から有ると有利である。又浮遊容量が問題になると
きは無くする必要力ある。コンデンサの中でバーｆバス
コンデンサのように接地端子が内部電極によって共通的
に接続できるものが多い為、一般に端子？ス極数はコン
デンサ数×２倍よりも少なくし得る。これは個別のチッ
プコンデンサを使用するのに比較し、必要端子数が減少
し、接続部の信頼性が増す効果を発揮すると共に複数個
のコンデンサが複合一体化され一ブロック化されるので
管理面でも有利となる。
明する。第２図において、（８）は誘電体層、（９）は
引出端子電極を示す。一般に債眉型誘電体基板（３）は
グリーンシート工法、印刷法を用いて作成される。用い
られる材料はＢａＴｉＯ３系、’ｌ’ｉ０３系が高誘電
率特性、温度特性等を考息して使用される。グリーンシ
ート工法、印刷法は誘電体層（８）と内部電極（４）が
交互に積層され、１３００〜１４００℃で焼成すること
によって作成される。内部電極（４）は複数個のコンデ
ンサを構成する目的でパターン構成グされた版を用いて
、印刷法にて交互に対向（１１ｍが形成される必要があ
る。内部？ａｔｍ（４）は端子電極（９）と接続されて
いる。本実施例では内蔵されるコンデンサの数は６個で
あり、回路的に使われる帽子は９端子である。他の端子
は実用上問題なければキャリヤ基板（１）との接続強度
の血から有ると有利である。又浮遊容量が問題になると
きは無くする必要力ある。コンデンサの中でバーｆバス
コンデンサのように接地端子が内部電極によって共通的
に接続できるものが多い為、一般に端子？ス極数はコン
デンサ数×２倍よりも少なくし得る。これは個別のチッ
プコンデンサを使用するのに比較し、必要端子数が減少
し、接続部の信頼性が増す効果を発揮すると共に複数個
のコンデンサが複合一体化され一ブロック化されるので
管理面でも有利となる。
このように積層型誘電体基板（３）も寸法形状を統一す
ることによって目動化設備の共通化が図れ、大量土庄が
角面となった。以上のようにキャリヤ基板（１）と禎ノ
１４型読電体基板（３）とはそれぞれ独立して作成され
、特性チェックされた高密度のリードレスのＧｊ準化モ
ジュールであり、高密度の自動実装が容易である。
ることによって目動化設備の共通化が図れ、大量土庄が
角面となった。以上のようにキャリヤ基板（１）と禎ノ
１４型読電体基板（３）とはそれぞれ独立して作成され
、特性チェックされた高密度のリードレスのＧｊ準化モ
ジュールであり、高密度の自動実装が容易である。
次に第４図に基づきマザーボード（プリント基板）への
実装方法について述べる。第４図において叫は接着剤、
Ｃ１υは半田、Ｑ々はマザーボード（プリント基板）を
示す。キャリヤ基板（１）と積層型誘電体基板（３）は
第３図、第２図に示すものと同じであり、パターン構成
されたプリント基板（２）とキャリヤ基板（１）との間
は接着剤ＯＱによって接合され、更にその上において共
ヤリャ基板（１）と使層型誘ｍ体基板（３）との間も接
着剤ａＯにて接合する。キャリヤ基板（１）がプリント
基板（イ）偶にあるのは、基板強度の点で優れているこ
とと、端子数が半導体チップの方が多いことの理由によ
るものである。このようにして他の実装すべき電子部品
もプリント基板Ｏ罎の上に搭載した後、半田浸漬するこ
とによって各基板（１） （３）間の端子電極相互接続
が半田ａ◇によって実現する。以上はプリント基板＠に
順次接合していく方法について説明したが、予じめキャ
リヤ基板（１）と積層型誘電体基板（３）を接着してお
も−でプリント基板（イ）・＼一括接合しても良い。各
基（１） （３）は個別に特性チェックされているので
、特性の均一性と歩留まりの優れたものが得られる。又
、以上の説明では二段積みによる複合回路装置につ０て
行なってきたが、この（７＋！造から更に段数を増やす
こともできる。基板寸法、端子電極の規格化を行なうこ
とによって高密度イエミ能回路モジュールカぷね単化さ
れる。これは設備の自動化、部品管理といった生産管理
面でも優れた実装方法を実現できるものである。
実装方法について述べる。第４図において叫は接着剤、
Ｃ１υは半田、Ｑ々はマザーボード（プリント基板）を
示す。キャリヤ基板（１）と積層型誘電体基板（３）は
第３図、第２図に示すものと同じであり、パターン構成
されたプリント基板（２）とキャリヤ基板（１）との間
は接着剤ＯＱによって接合され、更にその上において共
ヤリャ基板（１）と使層型誘ｍ体基板（３）との間も接
着剤ａＯにて接合する。キャリヤ基板（１）がプリント
基板（イ）偶にあるのは、基板強度の点で優れているこ
とと、端子数が半導体チップの方が多いことの理由によ
るものである。このようにして他の実装すべき電子部品
もプリント基板Ｏ罎の上に搭載した後、半田浸漬するこ
とによって各基板（１） （３）間の端子電極相互接続
が半田ａ◇によって実現する。以上はプリント基板＠に
順次接合していく方法について説明したが、予じめキャ
リヤ基板（１）と積層型誘電体基板（３）を接着してお
も−でプリント基板（イ）・＼一括接合しても良い。各
基（１） （３）は個別に特性チェックされているので
、特性の均一性と歩留まりの優れたものが得られる。又
、以上の説明では二段積みによる複合回路装置につ０て
行なってきたが、この（７＋！造から更に段数を増やす
こともできる。基板寸法、端子電極の規格化を行なうこ
とによって高密度イエミ能回路モジュールカぷね単化さ
れる。これは設備の自動化、部品管理といった生産管理
面でも優れた実装方法を実現できるものである。
発明の効果
以上のように本発明によれば、複合回路装置を高歩留ま
りで容易に作ることができ、それにより安価に提供でき
る。
りで容易に作ることができ、それにより安価に提供でき
る。
図面は本発明の一実応例を示し、第１図（ａ）は複合回
路装置の平面図、 ０＞）は断面図、第２図（ａ）は積
肩型誘１ｕ体基板の平面図、（ｂ）は断面図、第８図は
キャリヤ基板の断面図、第４図は複合回路装置をマザー
ボードへ実装した状１Ｈの断面図である。 （１）・キャリヤ基核、（２）−・・半４９体チップ素
子、（３）・・積ノｌ？Ｊ型誘屯体基板、（４）・・内
部電極、（５）・・イζＭ ５（６）・・配線用電極、
（７）・・抵抗体膜、（８）・・・誘電体層、（別 引
出端予電（リラ、ｏＯ・・・接着剤、（１υ・・・半田
、（６）・・・マザーボード 代理人 森 本 義 弘 第を図 （トン 第２図 第３図 第４図
路装置の平面図、 ０＞）は断面図、第２図（ａ）は積
肩型誘１ｕ体基板の平面図、（ｂ）は断面図、第８図は
キャリヤ基板の断面図、第４図は複合回路装置をマザー
ボードへ実装した状１Ｈの断面図である。 （１）・キャリヤ基核、（２）−・・半４９体チップ素
子、（３）・・積ノｌ？Ｊ型誘屯体基板、（４）・・内
部電極、（５）・・イζＭ ５（６）・・配線用電極、
（７）・・抵抗体膜、（８）・・・誘電体層、（別 引
出端予電（リラ、ｏＯ・・・接着剤、（１υ・・・半田
、（６）・・・マザーボード 代理人 森 本 義 弘 第を図 （トン 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、 端子電極を有した凹状絶縁基板のくぼみに半導体
チップを実装したキャリヤ基板と、内部電極及び誘電体
層とを交互に積層焼結し複数個のコンデンサ機能を有し
て縁端面に引出端子電極を設けた積層型誘電体基板とを
対向位置させ、半田によって価基板間の任意の端子電極
の電気的接続を施した複合回路装置。 ２、 キャリヤ基板と積層型誘電体基板とプリント配線
基板の端子電極を対向配置させ、各基板間を接着剤にて
機械的に固定した後、半田によって相互接続を一括して
行なう複合回路装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206697A JPS5994856A (ja) | 1982-11-24 | 1982-11-24 | 複合回路装置とその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57206697A JPS5994856A (ja) | 1982-11-24 | 1982-11-24 | 複合回路装置とその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994856A true JPS5994856A (ja) | 1984-05-31 |
Family
ID=16527612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57206697A Pending JPS5994856A (ja) | 1982-11-24 | 1982-11-24 | 複合回路装置とその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994856A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178574A (ja) * | 1984-09-27 | 1986-04-22 | Koike Sanso Kogyo Co Ltd | フラツクス供給方法及びその装置 |
| JPS6291455U (ja) * | 1985-11-27 | 1987-06-11 | ||
| JPS6464240A (en) * | 1987-09-03 | 1989-03-10 | Tdk Corp | Ic package |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251879A (en) * | 1975-10-24 | 1977-04-26 | Hitachi Ltd | Semiconductor integrated circuit |
| JPS56129348A (en) * | 1980-03-14 | 1981-10-09 | Nec Corp | Semiconductor device |
-
1982
- 1982-11-24 JP JP57206697A patent/JPS5994856A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251879A (en) * | 1975-10-24 | 1977-04-26 | Hitachi Ltd | Semiconductor integrated circuit |
| JPS56129348A (en) * | 1980-03-14 | 1981-10-09 | Nec Corp | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178574A (ja) * | 1984-09-27 | 1986-04-22 | Koike Sanso Kogyo Co Ltd | フラツクス供給方法及びその装置 |
| JPS6291455U (ja) * | 1985-11-27 | 1987-06-11 | ||
| JPH0533016Y2 (ja) * | 1985-11-27 | 1993-08-23 | ||
| JPS6464240A (en) * | 1987-09-03 | 1989-03-10 | Tdk Corp | Ic package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010076B1 (ko) | 다층혼성집적회로 | |
| US7884458B2 (en) | Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package | |
| JP4102969B2 (ja) | 半導体装置 | |
| WO2003005445A1 (fr) | Dispositif a semiconducteur et module a semiconducteur | |
| JPH06216532A (ja) | 素子内蔵多層基板 | |
| US5740010A (en) | Printing and adhering patterned metal on laid-up multi-layer green wafer before firing so as to later form precise integral co-fired conductive traces and pads on top and bottom surfaces of monolithic, buried-substrate, capacitors | |
| US6781484B2 (en) | SAW filter module capable of being easily miniaturized | |
| US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| KR101394964B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US6011684A (en) | Monolithic integrated multiple electronic components internally interconnected and externally connected by conductive side castellations to the monolith that are of varying width particularly monolithic multiple capacitors | |
| JPH035677B2 (ja) | ||
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPS5994856A (ja) | 複合回路装置とその実装方法 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPS6250063B2 (ja) | ||
| JPS5996759A (ja) | 半導体装置 | |
| JP3879803B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001102516A (ja) | 半導体装置およびその製造方法 | |
| KR102481099B1 (ko) | 복합 반도체 패키지 제조방법 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JPH05226506A (ja) | 表面実装型複合部品及びその製造方法 | |
| JP2671527B2 (ja) | マイクロ波回路モジュール | |
| JPH0722730A (ja) | 複合電子部品 | |
| JPH0462961A (ja) | 半導体装置およびその製造方法 |