JPS5994854A - 半導体装置の蓋 - Google Patents
半導体装置の蓋Info
- Publication number
- JPS5994854A JPS5994854A JP57205724A JP20572482A JPS5994854A JP S5994854 A JPS5994854 A JP S5994854A JP 57205724 A JP57205724 A JP 57205724A JP 20572482 A JP20572482 A JP 20572482A JP S5994854 A JPS5994854 A JP S5994854A
- Authority
- JP
- Japan
- Prior art keywords
- cover
- window
- metal rings
- semiconductor device
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 238000005219 brazing Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 6
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 6
- 239000010980 sapphire Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 abstract description 11
- 238000003466 welding Methods 0.000 abstract description 8
- 238000007789 sealing Methods 0.000 abstract description 4
- 229910017309 Mo—Mn Inorganic materials 0.000 abstract description 3
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 150000002739 metals Chemical class 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 239000011324 bead Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発゛明は半導体装置の蓋に関する。
従来、半導体装置は、半導体素子を保護するためと、＃
導体素子の電析を外部リードに引出すだめとからパッケ
ージに入れられる。パッケージは、樹脂封止型を除くと
、容器と蓋とに分けられる。
導体素子の電析を外部リードに引出すだめとからパッケ
ージに入れられる。パッケージは、樹脂封止型を除くと
、容器と蓋とに分けられる。
第１図は従沫の半導体装置の一例の断面図である。
蓋１は透明なサファイア又は硬質ガラスで作られ、封止
部にはＭｏ−Ｍｎ法またはＷ法等にょシＭｏ。
部にはＭｏ−Ｍｎ法またはＷ法等にょシＭｏ。
Ｗ等のメタライズ層が設けられている。容器２は底面基
板２ａとａ壁２ｂとから成シ、共にアルミナ等のセラミ
ックで作られる。図示していないが、底面基板２ａにも
Ｍ ｏ−ｈ４ｒ、法等により斗導体素子４を搭載固着す
るメタライズ領域、ボンデインクパッド、ポンディング
パッドを外部へ引出すための配線、外部リード３をろう
付けするだめのメタライズ層が設けられている。ｌｌｌ
１壁２ｂの上端面にも同様にメタライズ層が設けられて
いる。
板２ａとａ壁２ｂとから成シ、共にアルミナ等のセラミ
ックで作られる。図示していないが、底面基板２ａにも
Ｍ ｏ−ｈ４ｒ、法等により斗導体素子４を搭載固着す
るメタライズ領域、ボンデインクパッド、ポンディング
パッドを外部へ引出すための配線、外部リード３をろう
付けするだめのメタライズ層が設けられている。ｌｌｌ
１壁２ｂの上端面にも同様にメタライズ層が設けられて
いる。
蓋１と容器２とは低融点金属ろう材５を介して高温にて
封止される。このため、半導体素子４に熱応力が加えら
れることになシ、信頼度の低下を招くこと、金属ろう材
の溶解により金Ｐ＠湯玉が発生し、電気的故障の原因と
なることなどの欠点があった。
封止される。このため、半導体素子４に熱応力が加えら
れることになシ、信頼度の低下を招くこと、金属ろう材
の溶解により金Ｐ＠湯玉が発生し、電気的故障の原因と
なることなどの欠点があった。
この欠点を解決する一つの方法としてシームウェルド法
による封止がある。シームウェルド法は、封止部に金属
板（例えばコバー）を設けた容器２に金属（例えばコバ
〜）の蓋を載せ、高周波電気溶接にて封止する方法であ
る。この方法は、蓋も容器も高温にさらすことがなく、
半導体素子に熱応力を支えることがないこと及び金属ろ
う材を用いないので金属湯玉の発生がない等の利点を有
する。しかし、金属の蓋を使用しているため、固体撮像
装置などのように光を扱う半導体装置には使用できない
こと、中が透視できないため組立品の中味の検査ができ
ないことなどの欠点があった。
による封止がある。シームウェルド法は、封止部に金属
板（例えばコバー）を設けた容器２に金属（例えばコバ
〜）の蓋を載せ、高周波電気溶接にて封止する方法であ
る。この方法は、蓋も容器も高温にさらすことがなく、
半導体素子に熱応力を支えることがないこと及び金属ろ
う材を用いないので金属湯玉の発生がない等の利点を有
する。しかし、金属の蓋を使用しているため、固体撮像
装置などのように光を扱う半導体装置には使用できない
こと、中が透視できないため組立品の中味の検査ができ
ないことなどの欠点があった。
本発明は上記欠点を除去し、光の人出が可能な透明窓を
有し、容器にシームウェルド等の溶接で封止できる半導
体装置の蓋を提供するものである。
有し、容器にシームウェルド等の溶接で封止できる半導
体装置の蓋を提供するものである。
本発明の半導体装置の蓋は、円形または角形の金属り゛
ングに透明なサファイアまたは硬質ガラスの窓を金属ろ
う材を介してろう付けした構造を有することを特徴とす
る。
ングに透明なサファイアまたは硬質ガラスの窓を金属ろ
う材を介してろう付けした構造を有することを特徴とす
る。
次に本発明の実施例について図面を用いて説明する。
第２図は本発明の一実施例の断面図である。
金属リング１１は円形または角形で、例えばコバー等で
作られる。透明なサファイアまたは硬質ガラスの窓１２
は金属リング１１との封止部にＭ ｏ −Ｍ ｎ法等で
メタライズ層が設けられている。
作られる。透明なサファイアまたは硬質ガラスの窓１２
は金属リング１１との封止部にＭ ｏ −Ｍ ｎ法等で
メタライズ層が設けられている。
金属リング１１と窓１２とは銀−銅ろう材１３で、例え
ば７００〜８００℃の高温でろう付けされる。
ば７００〜８００℃の高温でろう付けされる。
第３図は第１図に示した一実施例を用いた半導体装置の
断面図である。
断面図である。
容器２に半導体素子４を固着し、結線を行った後、本発
明による蓋をかぶせる。そして容器２の側壁上端面に設
けられたメタライズ層６（又はメタライズ層に取付けた
金属リング）と蓋の金属リング１１とをシームウェルド
法で溶接する。
明による蓋をかぶせる。そして容器２の側壁上端面に設
けられたメタライズ層６（又はメタライズ層に取付けた
金属リング）と蓋の金属リング１１とをシームウェルド
法で溶接する。
本発明の蓋ば、（１）透明な窓を有するので光を扱う装
置にも使用でき、かつ中味を透視することができる、り
２）窓と金属リングとのろう付けを半導体素子のない所
で行うので半導体素子に熱応力を与えることがカい、（
３）蓋と容器とはシームウェルドできるので容器内にろ
う材の金属湯玉が飛散ることがない等の効果を有する。
置にも使用でき、かつ中味を透視することができる、り
２）窓と金属リングとのろう付けを半導体素子のない所
で行うので半導体素子に熱応力を与えることがカい、（
３）蓋と容器とはシームウェルドできるので容器内にろ
う材の金属湯玉が飛散ることがない等の効果を有する。
第１固状従来の半導体装置の一例の断面図、第２図は本
発明の一実施例の断面図、第３図は第２図に示す一実施
例を用いた半導体装置の断面図でおる。 ｌ・・・・・・蓋、２・・・・・・容器、２ａ・・・・
・・底面基板、２ｂリング、１２・・・・・・窓、１３
・・・・・・金属ろう材。 ｚ ３ 図
発明の一実施例の断面図、第３図は第２図に示す一実施
例を用いた半導体装置の断面図でおる。 ｌ・・・・・・蓋、２・・・・・・容器、２ａ・・・・
・・底面基板、２ｂリング、１２・・・・・・窓、１３
・・・・・・金属ろう材。 ｚ ３ 図
Claims (1)
- 円形または角形金属リングに透明なサファイアまたは硬
質ガラスの窓を金属ろう材を介してろう付した構造を有
すること特徴とする半導体装置の蓋。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205724A JPS5994854A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置の蓋 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57205724A JPS5994854A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置の蓋 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994854A true JPS5994854A (ja) | 1984-05-31 |
Family
ID=16511627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57205724A Pending JPS5994854A (ja) | 1982-11-24 | 1982-11-24 | 半導体装置の蓋 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994854A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100376038C (zh) * | 2003-11-11 | 2008-03-19 | 优沛欧洲半导体产业有限两合公司 | 电子组件及其制造方法 |
| JP2009107127A (ja) * | 2007-10-26 | 2009-05-21 | Brother Ind Ltd | 印刷装置 |
| JP2014142387A (ja) * | 2013-01-22 | 2014-08-07 | Seiko Epson Corp | 光学素子収納用パッケージ、光学フィルターデバイス、光学モジュール、および電子機器 |
-
1982
- 1982-11-24 JP JP57205724A patent/JPS5994854A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100376038C (zh) * | 2003-11-11 | 2008-03-19 | 优沛欧洲半导体产业有限两合公司 | 电子组件及其制造方法 |
| JP2009107127A (ja) * | 2007-10-26 | 2009-05-21 | Brother Ind Ltd | 印刷装置 |
| JP2014142387A (ja) * | 2013-01-22 | 2014-08-07 | Seiko Epson Corp | 光学素子収納用パッケージ、光学フィルターデバイス、光学モジュール、および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4769272A (en) | Ceramic lid hermetic seal package structure | |
| US4677741A (en) | Method of manufacturing package for high power integrated circuit | |
| EP0098176A2 (en) | The packaging of semiconductor chips | |
| JPS5994854A (ja) | 半導体装置の蓋 | |
| JP2002110862A (ja) | 半導体装置とその製造方法 | |
| JPS62580B2 (ja) | ||
| JP3176250B2 (ja) | 半導体素子収納用パッケージ | |
| JPS62581B2 (ja) | ||
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JPH01225140A (ja) | 半導体装置の製造方法 | |
| JPS5891646A (ja) | 半導体装置 | |
| JPS6220358A (ja) | 半導体固体撮像装置 | |
| JP2014135414A (ja) | 半導体素子収納用パッケージ | |
| JPH06241889A (ja) | 半導体装置 | |
| JPH0795575B2 (ja) | 半導体整流素子 | |
| JPS6041858B2 (ja) | 半導体装置 | |
| JPS63262858A (ja) | 半導体装置 | |
| JP2631397B2 (ja) | 半導体素子収納用パッケージ | |
| JPS6366062B2 (ja) | ||
| JPH03248449A (ja) | ヒートシンク搭載型半導体装置 | |
| JPS6056297B2 (ja) | 集積回路素子の気密実装構造 | |
| KR20240092669A (ko) | 이미지 센서 패키지 및 그 제조 방법 | |
| JPH05206307A (ja) | 半導体装置 | |
| JPS637459B2 (ja) | ||
| JPS6017934A (ja) | 半導体装置 |