JPS5994173A - ベクトル・インデツクス生成方式 - Google Patents
ベクトル・インデツクス生成方式Info
- Publication number
- JPS5994173A JPS5994173A JP20194782A JP20194782A JPS5994173A JP S5994173 A JPS5994173 A JP S5994173A JP 20194782 A JP20194782 A JP 20194782A JP 20194782 A JP20194782 A JP 20194782A JP S5994173 A JPS5994173 A JP S5994173A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- register
- value
- stored
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はベクトル演算装置におけるベクトル・インデッ
クスの生成方式に係り、詳しくは、二重のループ構造を
持つ演算を一度のベクトル演算で実行させることに好適
なベクトル・インデックスの生成法に関するものである
。
クスの生成方式に係り、詳しくは、二重のループ構造を
持つ演算を一度のベクトル演算で実行させることに好適
なベクトル・インデックスの生成法に関するものである
。
例えば、フォートランによって記述されたＤＩＭＥＮＳ
ＩＯＮ Ａ（ｔｏ、１０）、Ｂ（ｔｏ、ｔｏ）Ｄｏ
Ｉ Ｊ＝２．４ Ｄｏ Ｉ Ｉ＝２．６．２ １ Ａ（Ｉ、Ｊ）＝Ａ（Ｉ、Ｊ）＋Ｂ（Ｉ、Ｊ）なる
形の二重ＤＯループの行列は第１図のように表わされる
。第１図において、丸印で囲った数列がＡ及びＢのとる
べき数列を示す。
ＩＯＮ Ａ（ｔｏ、１０）、Ｂ（ｔｏ、ｔｏ）Ｄｏ
Ｉ Ｊ＝２．４ Ｄｏ Ｉ Ｉ＝２．６．２ １ Ａ（Ｉ、Ｊ）＝Ａ（Ｉ、Ｊ）＋Ｂ（Ｉ、Ｊ）なる
形の二重ＤＯループの行列は第１図のように表わされる
。第１図において、丸印で囲った数列がＡ及びＢのとる
べき数列を示す。
このような二重のループ構造を持つベクトル演算は、配
列ＡおよびＢを一次元と見なし、数列「１２」に対応す
る初期値を「０」としたときのインデックスｌ’−ｏ
、 ２ 、４．１０，１２，１４．２２，２４ Ｊなる
数列を作成することで行う。この場合、従来は「０゜２
．４」、「Ｉｏ 、 １２ 、１４Ｊ及びＪ２０ 、２
’、２ 、２４Ｊと３つのベクトルに分割して作成した
後、合成して１つのベクトル・インデックスを作成して
おり、目的のベクトル・インデックスを作成するには複
数回のベクトル演算処理が必要であるという欠点があゆ
。
列ＡおよびＢを一次元と見なし、数列「１２」に対応す
る初期値を「０」としたときのインデックスｌ’−ｏ
、 ２ 、４．１０，１２，１４．２２，２４ Ｊなる
数列を作成することで行う。この場合、従来は「０゜２
．４」、「Ｉｏ 、 １２ 、１４Ｊ及びＪ２０ 、２
’、２ 、２４Ｊと３つのベクトルに分割して作成した
後、合成して１つのベクトル・インデックスを作成して
おり、目的のベクトル・インデックスを作成するには複
数回のベクトル演算処理が必要であるという欠点があゆ
。
た。
本発明の目的は、二重ループで表現されるループを一重
のループに変換し、ベクトル長を長（したベクトル演算
が可能となるようなベクトル・インデックスの生成を効
率よく行うベクトル・インデックス生成方式を提供する
ことにある。
のループに変換し、ベクトル長を長（したベクトル演算
が可能となるようなベクトル・インデックスの生成を効
率よく行うベクトル・インデックス生成方式を提供する
ことにある。
本発明は、一般に整数ｉを整数りで除算したときの整数
の商を［ｉ／Ｌ）で表わし、剰余をｍｏｄ（ｉ、Ｌ）で
表わすとして、ベクトル長Ｎに対してｉが０．１．・・
・・・・、Ｎ−１と変化するとき、２つの増分値ａとｂ
及び最内側のループの長さを表わす値りに対してａＸｍ
ｏｄ（ｉ、Ｌ）＋ｂｘ［ｉ／Ｌ］なる値のベクトル・イ
ンデックスを演算するにあたり、上記値ａが格納される
レジスタ及びｂが格納されるレジスタを指示する第１の
レジスタ指定部と、演算結果が格納されるベクトル・レ
ジスタを指示する第２のレジスタ指定部と、上記値Ｎを
セットする第１のレジスタと、上記値りをセットする第
２のレジスタを備え、第１のレジスタで指示されたレジ
スタの内容と第１及び第２のレジスタの内容を使用して
ａ Ｘｍｏｄ （ｉ 、 Ｌ ）＋ｂ Ｘ ［： ｉ／
Ｌｊ：なる演算を行い、その結果を上記第２のレジスタ
指定部で指示されたベクトル・レジスタに格納するよう
に制御することを特徴としている。
の商を［ｉ／Ｌ）で表わし、剰余をｍｏｄ（ｉ、Ｌ）で
表わすとして、ベクトル長Ｎに対してｉが０．１．・・
・・・・、Ｎ−１と変化するとき、２つの増分値ａとｂ
及び最内側のループの長さを表わす値りに対してａＸｍ
ｏｄ（ｉ、Ｌ）＋ｂｘ［ｉ／Ｌ］なる値のベクトル・イ
ンデックスを演算するにあたり、上記値ａが格納される
レジスタ及びｂが格納されるレジスタを指示する第１の
レジスタ指定部と、演算結果が格納されるベクトル・レ
ジスタを指示する第２のレジスタ指定部と、上記値Ｎを
セットする第１のレジスタと、上記値りをセットする第
２のレジスタを備え、第１のレジスタで指示されたレジ
スタの内容と第１及び第２のレジスタの内容を使用して
ａ Ｘｍｏｄ （ｉ 、 Ｌ ）＋ｂ Ｘ ［： ｉ／
Ｌｊ：なる演算を行い、その結果を上記第２のレジスタ
指定部で指示されたベクトル・レジスタに格納するよう
に制御することを特徴としている。
第２図は本発明の一実施例の構成図を示したものである
。第２図中、１は本発明にいうベクトル・インデックス
生成命令がセットされる命令レジスタ、１２−０ 、２
−１ 、・・・・・・、２−ｍはそれぞれ汎用レジスタ
、３−０．３−１．・・・・・・、３−ｎはそれぞれＰ
語の長さを持つベクトル・レジスタである。４はセレク
タであって、上記命令レジスタ１中のレジスタ指定部Ｒ
２の内容によって１つの汎用レジスタ例えば２−０を選
択するものである。５もセレクタであって、上記命令レ
ジスタ１中のレジスタ指定部Ｒ３の内容によって１つの
汎用レジスタ例えば２−１を選択するものである。同様
に６もセレ、１３＋。
。第２図中、１は本発明にいうベクトル・インデックス
生成命令がセットされる命令レジスタ、１２−０ 、２
−１ 、・・・・・・、２−ｍはそれぞれ汎用レジスタ
、３−０．３−１．・・・・・・、３−ｎはそれぞれＰ
語の長さを持つベクトル・レジスタである。４はセレク
タであって、上記命令レジスタ１中のレジスタ指定部Ｒ
２の内容によって１つの汎用レジスタ例えば２−０を選
択するものである。５もセレクタであって、上記命令レ
ジスタ１中のレジスタ指定部Ｒ３の内容によって１つの
汎用レジスタ例えば２−１を選択するものである。同様
に６もセレ、１３＋。
フタであって、上記命令レジスタ１中のレジスタ指定部
Ｒ１の内容によって１つのベクトル・レジスタ例えば３
−１を選定するもので友る。７及び８は乗算器、９は加
算器である。１０はプラス１回路及びゼロクリア回路を
持つカウンタであって、初期値は「０」がセットされる
。該カウンタ１０のゼロクリア回路は１２の比較器で一
致が検出されたとぎカウンタをｒＯＪにセットし、又、
プラス１回路は乗算器７による乗算処理の都度、カウン
ト内容をプラス１する。１１は部分ベクトル長りがセッ
トされるレジスタ、１２は比較器である。１３はカウン
タであり、初期値「０」がセットされ、比較器１２で一
致が検出されたときプラス１回路が動作し、カウント内
容をプラス１するものである。１４はベクトル長ＶＬが
セットされるレジネ亥である０１５は処理回数カウンタ
であって、初期値「０」がセットされ、乗算器７による
乗算処理の都度、そのプラス１回路が動作し、カウント
内容を１プラスするものである。１６は比較器を表わし
ている。
Ｒ１の内容によって１つのベクトル・レジスタ例えば３
−１を選定するもので友る。７及び８は乗算器、９は加
算器である。１０はプラス１回路及びゼロクリア回路を
持つカウンタであって、初期値は「０」がセットされる
。該カウンタ１０のゼロクリア回路は１２の比較器で一
致が検出されたとぎカウンタをｒＯＪにセットし、又、
プラス１回路は乗算器７による乗算処理の都度、カウン
ト内容をプラス１する。１１は部分ベクトル長りがセッ
トされるレジスタ、１２は比較器である。１３はカウン
タであり、初期値「０」がセットされ、比較器１２で一
致が検出されたときプラス１回路が動作し、カウント内
容をプラス１するものである。１４はベクトル長ＶＬが
セットされるレジネ亥である０１５は処理回数カウンタ
であって、初期値「０」がセットされ、乗算器７による
乗算処理の都度、そのプラス１回路が動作し、カウント
内容を１プラスするものである。１６は比較器を表わし
ている。
以下、菅頭に記述した二重ＤＯループを例にと、（４）
す、そのベクトル・インデックスｌ’−０，２，４，ｔ
ｏ。
ｏ。
１２ 、１４ 、２０ 、２２ 、２４ Ｊを作成する
場合の動作を説明する。この場合、あらかじめ例えばレ
ジスタ２−０には増分値「２」、レジスタ２−１には増
分値「１０」をセットしておき、さらにレジスタ１１に
は部分ベクトル長りの値として「２」、レジスタ１４に
はベクトル長ＶＬの値として「９」をセットしておく。
場合の動作を説明する。この場合、あらかじめ例えばレ
ジスタ２−０には増分値「２」、レジスタ２−１には増
分値「１０」をセットしておき、さらにレジスタ１１に
は部分ベクトル長りの値として「２」、レジスタ１４に
はベクトル長ＶＬの値として「９」をセットしておく。
今、命令レジスタ１によってベクトル・インデックス生
成が指示されたとする。この時、命令レジスタ１中のレ
ジスタ指定部上・２の内容に−よってレジスタ＋”２−
；Ｏが指定され、セレクタ４を通して値「２」が乗算
器７に入力される。同様に、命令レジスタ１中のレジス
タ指定部Ｒ３の内容によってレジスタ２−１が指定され
、セレクタ５を通して値「１０」が乗算器８に入力され
る。一方、カウンタ１０は、そのプラス１回路によりｒ
ｏ」、ｒｌＪ 。
成が指示されたとする。この時、命令レジスタ１中のレ
ジスタ指定部上・２の内容に−よってレジスタ＋”２−
；Ｏが指定され、セレクタ４を通して値「２」が乗算
器７に入力される。同様に、命令レジスタ１中のレジス
タ指定部Ｒ３の内容によってレジスタ２−１が指定され
、セレクタ５を通して値「１０」が乗算器８に入力され
る。一方、カウンタ１０は、そのプラス１回路によりｒ
ｏ」、ｒｌＪ 。
「２」と歩進していくが、その値は比較器１２によりレ
ジスタ１１にセットされた値「２」と比較され、一致す
るとゼロクリア回路が動作してｒＯＪにすセットする。
ジスタ１１にセットされた値「２」と比較され、一致す
るとゼロクリア回路が動作してｒＯＪにすセットする。
カウンタ１３は、比較器１２で一致を検出する毎にその
内容をプラス１していく。これにより、カウンタ１０は
ｒＯＪ 、ｒｌＪ 、ｒ２Ｊ 、ｒＯＪ 、ｒｌＪ 、
ｒ２Ｊ 、ｒＯＪ 、・旧・・ど変化していき、この時
、カウンタ１３はｒＯＪ 、ｒＯＪ 、ｒＯＪ 、Ｉ
ｌｌ 、ｒｌＪ 、ｒｌＪ 、ｒ２Ｊ・・・・・
・と変化していく。
内容をプラス１していく。これにより、カウンタ１０は
ｒＯＪ 、ｒｌＪ 、ｒ２Ｊ 、ｒＯＪ 、ｒｌＪ 、
ｒ２Ｊ 、ｒＯＪ 、・旧・・ど変化していき、この時
、カウンタ１３はｒＯＪ 、ｒＯＪ 、ｒＯＪ 、Ｉ
ｌｌ 、ｒｌＪ 、ｒｌＪ 、ｒ２Ｊ・・・・・
・と変化していく。
カウンタｌＯの出力は乗算器７に入力され、カウンタ１
３の出力は乗算器８に入力される。これにより、乗算器
７からはｒＯＪ 、ｒ２Ｊ 、ｒ４Ｊ 、ｒＯＪ 、ｒ
２Ｊ 、ｒ４Ｊ 、ｒｏ」、・・・・・・の値をとる数
列が得られ、この時、乗算器８からは「０」。
３の出力は乗算器８に入力される。これにより、乗算器
７からはｒＯＪ 、ｒ２Ｊ 、ｒ４Ｊ 、ｒＯＪ 、ｒ
２Ｊ 、ｒ４Ｊ 、ｒｏ」、・・・・・・の値をとる数
列が得られ、この時、乗算器８からは「０」。
ｒＯＪ 、 ｒＯＪ 、 ｒｌＯＪ 、 ｒｌＯＪ 、
ｒｌＯＪ 、 ｒ２０」、・・・・・・の値をとる数
列が得られる。該乗算器７と８の出力が加算器９で加算
されることにより、加算器９からはｒＯＪ 、ｒ２Ｊ
、ｒ４Ｊ 、［ｏＪ 。
ｒｌＯＪ 、 ｒ２０」、・・・・・・の値をとる数
列が得られる。該乗算器７と８の出力が加算器９で加算
されることにより、加算器９からはｒＯＪ 、ｒ２Ｊ
、ｒ４Ｊ 、［ｏＪ 。
ｒ１２Ｊ 、 ｒ１４Ｊ 、 ｒ２０Ｊ 、・・・・・
・の値をとる数列が得られる。他方、カウンタ１５の値
は、カウンタ１０の歩進動作に同期してｒＯＪ 、ｒｌ
Ｊ 、ｒ２Ｊ 。
・の値をとる数列が得られる。他方、カウンタ１５の値
は、カウンタ１０の歩進動作に同期してｒＯＪ 、ｒｌ
Ｊ 、ｒ２Ｊ 。
ｒ３Ｊ 、ｒ４Ｊ 、・・・・・・と変化してい（が、
該カウンタ１５の内容が「９」になった時、比較器１６
は一致出力を発し、乗算器７と８におけるそれ以上の演
算実行を停止する。したがって、このとき命令レジスタ
１中のレジスタ指定部Ｒ１の内容によって指定されたベ
クトル・レジスタ３−０には、セレクタ６を通ってベク
トル・インデックス値［０゜２ 、４．１０，１２，１
４，２０，２２．２４Ｊが得られている。
該カウンタ１５の内容が「９」になった時、比較器１６
は一致出力を発し、乗算器７と８におけるそれ以上の演
算実行を停止する。したがって、このとき命令レジスタ
１中のレジスタ指定部Ｒ１の内容によって指定されたベ
クトル・レジスタ３−０には、セレクタ６を通ってベク
トル・インデックス値［０゜２ 、４．１０，１２，１
４，２０，２２．２４Ｊが得られている。
〔発明の効果」
以上説明した如（、本発明によれば、二次元配列の形で
主記憶装置上に記憶されたデータの相対アドレスをベク
トル・インデックスとしてベクトル・レジスタ上に次々
とパイプライン処理で作成することができるため、イン
デックス付ベクトル演算と合わせて、主記憶装置上に二
次元配列されたデータの演算を高速度で処理でき、ベク
トル演算などにおいてきわめて有効である。
主記憶装置上に記憶されたデータの相対アドレスをベク
トル・インデックスとしてベクトル・レジスタ上に次々
とパイプライン処理で作成することができるため、イン
デックス付ベクトル演算と合わせて、主記憶装置上に二
次元配列されたデータの演算を高速度で処理でき、ベク
トル演算などにおいてきわめて有効である。
第１図は二重Ｄｏループの配列例を示す図、第２図は本
発明の一実施例を示す図である。 第２図において１ 、 ＋７１ 。 １は命令レジスタ、２−０ 、２−１ 、・・曲は夫々
汎用レジスタ、３−０．３−１．・・曲は夫々ベクトル
・レジスタ、４．５及び６はセレクタ、７及び８は乗算
器、９は加算器、１０はカウンタ、１１は部分ベクトル
長セット・レジスタ、１２は比較器、１３はカウンタ、
１４はベクトル長セット・レジスタ、１５は処理回数カ
ウンタ、１６は比較器を表わす。 ・ （８）゛
発明の一実施例を示す図である。 第２図において１ 、 ＋７１ 。 １は命令レジスタ、２−０ 、２−１ 、・・曲は夫々
汎用レジスタ、３−０．３−１．・・曲は夫々ベクトル
・レジスタ、４．５及び６はセレクタ、７及び８は乗算
器、９は加算器、１０はカウンタ、１１は部分ベクトル
長セット・レジスタ、１２は比較器、１３はカウンタ、
１４はベクトル長セット・レジスタ、１５は処理回数カ
ウンタ、１６は比較器を表わす。 ・ （８）゛
Claims (1)
- （１）予め与えられた値Ｎに対してｉが０，１．・・・
。 Ｎ−１と変化するとき、与えられた値ａ、ｂ及びＬに対
してａＸｍｏｄ（ｉ、Ｌ）＋ｂＸ［ｉ／Ｌ〕なる値のベ
クトル・インデックスを計算するベクトル演算装置にお
いて、値ａ及びｂが格納されるレジスタ群と、値りがセ
ットされるレジスタと、値Ｎがセットされるレジスタと
、これらのレジスタの内容を使ってａＸｍｏｄ（ｉ、Ｌ
）＋ｂＸ［ｉ／Ｌ〕なる演算を逐次実行する演算機構と
を備え、該演算結果をベクトル・レジスタに格納するよ
うにしたことを特徴とするベクトル・インデックス生成
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20194782A JPS5994173A (ja) | 1982-11-19 | 1982-11-19 | ベクトル・インデツクス生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20194782A JPS5994173A (ja) | 1982-11-19 | 1982-11-19 | ベクトル・インデツクス生成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5994173A true JPS5994173A (ja) | 1984-05-30 |
Family
ID=16449408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20194782A Pending JPS5994173A (ja) | 1982-11-19 | 1982-11-19 | ベクトル・インデツクス生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5994173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107688466A (zh) * | 2016-08-05 | 2018-02-13 | 北京中科寒武纪科技有限公司 | 一种运算装置及其操作方法 |
-
1982
- 1982-11-19 JP JP20194782A patent/JPS5994173A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107688466A (zh) * | 2016-08-05 | 2018-02-13 | 北京中科寒武纪科技有限公司 | 一种运算装置及其操作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4754421A (en) | Multiple precision multiplication device | |
| US5081573A (en) | Parallel processing system | |
| US5793661A (en) | Method and apparatus for performing multiply and accumulate operations on packed data | |
| US5880985A (en) | Efficient combined array for 2n bit n bit multiplications | |
| US5983257A (en) | System for signal processing using multiply-add operations | |
| US5835392A (en) | Method for performing complex fast fourier transforms (FFT's) | |
| US20100121899A1 (en) | Methods and apparatus for efficient complex long multiplication and covariance matrix implementation | |
| US4769779A (en) | Systolic complex multiplier | |
| US6202077B1 (en) | SIMD data processing extended precision arithmetic operand format | |
| JP2002149400A (ja) | 複数レジスタ指定が可能なｓｉｍｄ演算方式 | |
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| US20050131975A1 (en) | Function arithmetic method and function arithmetic circuit | |
| Nath et al. | Efficient arithmetic in (pseudo-) Mersenne prime order fields | |
| US6523054B1 (en) | Galois field arithmetic processor | |
| US20070260660A1 (en) | Efficient mapping of FFT to a reconfigurable parallel and pipeline data flow machine | |
| CN107688469B (zh) | 兼顾通用指令和专用指令的可重构计算装置 | |
| Kratz et al. | A microprogrammed approach to signal processing | |
| EP1131699B1 (en) | A data processing system and method for performing an arithmetic operation on a plurality of signed data values | |
| JPS5994173A (ja) | ベクトル・インデツクス生成方式 | |
| US5140545A (en) | High performance divider with a sequence of convergence factors | |
| US5754875A (en) | Computer system with double width data bus | |
| EP0169030A2 (en) | Data processing circuit for calculating either a total sum or a total product of a series of data at a high speed | |
| US5948051A (en) | Device improving the processing speed of a modular arithmetic coprocessor | |
| US5799265A (en) | Apparatus and method for generating a sinusoidal signal | |
| US11113028B2 (en) | Apparatus and method for performing an index operation |