JPS5992674A - 符号化回路 - Google Patents
符号化回路Info
- Publication number
- JPS5992674A JPS5992674A JP57202980A JP20298082A JPS5992674A JP S5992674 A JPS5992674 A JP S5992674A JP 57202980 A JP57202980 A JP 57202980A JP 20298082 A JP20298082 A JP 20298082A JP S5992674 A JPS5992674 A JP S5992674A
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- circuit
- memory
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
２ −、−７一
本発明はファクシミリ信号等の画像信号を高速で圧縮、
符号化を行う符号化回路に関する。
符号化を行う符号化回路に関する。
従来の構成とその問題点
画像信号の伝送時間を短縮するため、また画像情報を蓄
積するメモリの容量を少なくするために、画像信号の冗
長度を抑圧する符号化方式が用いられている。例えば、
ファクシミリのグループ■機器においては、１次元符号
化方式としてモデファイト・ハフマン（Ｍｌ ）符号化
方式が、２次元符号化方式としてモデファイト・リード
（ＭＲ）符号化方式が採用されている。
積するメモリの容量を少なくするために、画像信号の冗
長度を抑圧する符号化方式が用いられている。例えば、
ファクシミリのグループ■機器においては、１次元符号
化方式としてモデファイト・ハフマン（Ｍｌ ）符号化
方式が、２次元符号化方式としてモデファイト・リード
（ＭＲ）符号化方式が採用されている。
ＭＨ符号化方式は画像信号の白ランあるいは黒ランの連
続するランレングス数を求め、これを白ランおよび黒ラ
ンそれぞれにつき６４画素毎に１７２８画素までコード
化した「メイクアップコード」と、０から６３まで１画
素毎に刻んでコード化した「ターミネーティングコード
」全組合せて任意のランレングス数をコード化し符号圧
縮する方法である。
続するランレングス数を求め、これを白ランおよび黒ラ
ンそれぞれにつき６４画素毎に１７２８画素までコード
化した「メイクアップコード」と、０から６３まで１画
素毎に刻んでコード化した「ターミネーティングコード
」全組合せて任意のランレングス数をコード化し符号圧
縮する方法である。
ＭＲ符号化方式は符号化ライン上の変化画素の３６−ジ
位置情報を、符号化ライン上で符号化ずみの変化画素の
位置情報およびすでに符号化ずみの前ラインの変化画素
の位置情報を参照しながら３種類のモード（パスモード
、垂直モード、水平モード）を求め、符号化ラインを逐
次符号化する方法である。
位置情報およびすでに符号化ずみの前ラインの変化画素
の位置情報を参照しながら３種類のモード（パスモード
、垂直モード、水平モード）を求め、符号化ラインを逐
次符号化する方法である。
このような符号化を高速で行う場合、符号が決定される
ごとにその符号要分を一度にシリアル符号に変換する方
法ではなく、符号を決定するブロックとシリアル符号に
変換するブロックの間に中間バッファメモリであるファ
ーストイン・ファーストアウトメモリ（ＦＩＦＯ）メモ
リを設け、ＦＩＦＯメモリには決定された符号を発生す
るよう指示する命令コードを書込み、この命令コードを
読出しシリアル符号に変換する符号化方式がある。また
ライン同期信号（ＥＯＬ信号）は各ラインの符号化デー
タの後及び、１ページの最初のデータの前に付加される
。
ごとにその符号要分を一度にシリアル符号に変換する方
法ではなく、符号を決定するブロックとシリアル符号に
変換するブロックの間に中間バッファメモリであるファ
ーストイン・ファーストアウトメモリ（ＦＩＦＯ）メモ
リを設け、ＦＩＦＯメモリには決定された符号を発生す
るよう指示する命令コードを書込み、この命令コードを
読出しシリアル符号に変換する符号化方式がある。また
ライン同期信号（ＥＯＬ信号）は各ラインの符号化デー
タの後及び、１ページの最初のデータの前に付加される
。
従来符号を発生させる回路とＥＯＬ信号を発生させる回
路とは独立に構成され、符号を発生させたのちラインの
終端を検出すると符号に続いてＥＯＬ信号を発生させる
回路からＥＯＩ、信号を発生する方法で構成されている
。このような回路構成を前記の中間バッファメモＩＪ（
ＦＩＦＯ）を用いた符号化回路に適用すると、ＥＯＬ信
号を発生させるタイミングが複雑となり、回路規模が大
きくなる欠点がある。
路とは独立に構成され、符号を発生させたのちラインの
終端を検出すると符号に続いてＥＯＬ信号を発生させる
回路からＥＯＩ、信号を発生する方法で構成されている
。このような回路構成を前記の中間バッファメモＩＪ（
ＦＩＦＯ）を用いた符号化回路に適用すると、ＥＯＬ信
号を発生させるタイミングが複雑となり、回路規模が大
きくなる欠点がある。
発明の目的
本発明の目的は符号化の回路と同一の回路でライン同期
信号を作成させる符号化回路を提供することである。
信号を作成させる符号化回路を提供することである。
発明の構成
上記目的を達成するために本発明ではラインの終端を検
出し、ＥＯＬ信号を作成するよう指示する命令コードを
発生する回路を設け、この命令コードを符号作成用の命
令コードと同様に中間バクファメモＩＪ （Ｆ Ｉ Ｆ
Ｏ）に記憶させ、命令コードを順次中間バッファメモ
ＩＪ（ＦＩＦＯ）から取出すように構成する。
出し、ＥＯＬ信号を作成するよう指示する命令コードを
発生する回路を設け、この命令コードを符号作成用の命
令コードと同様に中間バクファメモＩＪ （Ｆ Ｉ Ｆ
Ｏ）に記憶させ、命令コードを順次中間バッファメモ
ＩＪ（ＦＩＦＯ）から取出すように構成する。
実施例の説明
５ページ
第１図に本発明の符号化回路の一実施例を示す。
１は変化点検出回路、２はカウンタ、３は制御回路、４
はセレクタ、５はＦＩＦＯメモリで、変化点検出回路１
はクロックに同期して入力してくる２値の画像信号の白
信号から黒信号への変化或いは黒信号から白信号への変
化を検出する。カウンタ２は白信号或いは黒信号の継続
ビット数をカウントする。制御回路３は変化点検出回路
１で信号の変化が検出されるとセレクタ４でカウンタ２
の値を選択し、ＦＩＦＯメモリ６に白信号のランレング
ス数か黒信号のランレングス数かの情報とカウンタ２の
値を書込み、その後カウンタ２をクリアする。この一連
の動作を繰返し行うと、ＦＩＦＯメモリ５には白信号、
黒信号のランレングス数が順に記憶される。
はセレクタ、５はＦＩＦＯメモリで、変化点検出回路１
はクロックに同期して入力してくる２値の画像信号の白
信号から黒信号への変化或いは黒信号から白信号への変
化を検出する。カウンタ２は白信号或いは黒信号の継続
ビット数をカウントする。制御回路３は変化点検出回路
１で信号の変化が検出されるとセレクタ４でカウンタ２
の値を選択し、ＦＩＦＯメモリ６に白信号のランレング
ス数か黒信号のランレングス数かの情報とカウンタ２の
値を書込み、その後カウンタ２をクリアする。この一連
の動作を繰返し行うと、ＦＩＦＯメモリ５には白信号、
黒信号のランレングス数が順に記憶される。
第２図は画像信号と同期信号の関係を示した図で（ｂ）
の画像信号の各ラインは（＆）の同期信号の°°Ｈ”レ
ベル区間に送出されてくる。制御回路３でラインの終端
すなわち同期信号の°゛Ｌ”レベルを検出すると、まず
ＦＩＦＯメモリ６に白信号のランノ６・・ン ングス数か黒信号のランレングス数かの情報とカウンタ
２の値を書込み、その後カウンタ２をクリアし、−１だ
変化点検出回路１もクリアし、次のラインの符号化の準
備を行う。その後セレクタ４がＥＯＬ信号を作成させる
よう指示する命令コードを選択し、ＦＩＦＯメモリ６に
その命令コードを書込む。この動作により、ＦＩＦＯメ
モリには各ラインの白信号のランレングス数、黒信号の
ランレングス数とＥＯＬ信号発生命令コードが順に記憶
される。
の画像信号の各ラインは（＆）の同期信号の°°Ｈ”レ
ベル区間に送出されてくる。制御回路３でラインの終端
すなわち同期信号の°゛Ｌ”レベルを検出すると、まず
ＦＩＦＯメモリ６に白信号のランノ６・・ン ングス数か黒信号のランレングス数かの情報とカウンタ
２の値を書込み、その後カウンタ２をクリアし、−１だ
変化点検出回路１もクリアし、次のラインの符号化の準
備を行う。その後セレクタ４がＥＯＬ信号を作成させる
よう指示する命令コードを選択し、ＦＩＦＯメモリ６に
その命令コードを書込む。この動作により、ＦＩＦＯメ
モリには各ラインの白信号のランレングス数、黒信号の
ランレングス数とＥＯＬ信号発生命令コードが順に記憶
される。
６はＲＯＭ、７はＰ／Ｓシフトレジスタ、８はレジスタ
、９はクロック発生回路、１ｏはメモリで、ＲＯＭ６は
白信号のランレングス数と黒信号のランレングス数に対
応した符号とその符号長、及びＥＯＬ信号発生命令コー
ドに対応した符号（ＭＨ符号では’ｏｏｏｏｏｏｏｏｏ
ｏｏ１”）とその符号長（ＭＨ符号では符号長１２）が
記憶されている。Ｐ／Ｓシフトレジスタ７にはＲＯＭ６
から読出された符号が、レジスタ８にはＲＯＭ６から読
出された符号長が一時記憶される。クロック発生７ ペ
ージ 回路９はレジスタ８に記憶された符号長分のクロックを
発生し、Ｐ／Ｓシフトレジスタ７に記憶されているパラ
レル符号をシリアル符号に変換し、メモリ１０に入力す
る。今ＦＩＦＯメモリに白信号のランレングス数或いは
黒信号のランレングス数或いは］（ＯＬ信号発生命令コ
ードが記憶されているとすると、これの最も古いデータ
を読出し、ＲＯＭ６でこれに対応した符号と符号長に変
換し、ｆｌｆＰ／Ｓシフトレジスタ了に、符号長をレジ
スタ８に入力し、クロック発生回路９で符号長分のクロ
ックを発生し、メモＩＪ １０に入力する。この動作を
ＦＩＦＯメモリ５を調べ、データが記憶されていると、
これの最も古いデータを読出し同様の動作を行う。
、９はクロック発生回路、１ｏはメモリで、ＲＯＭ６は
白信号のランレングス数と黒信号のランレングス数に対
応した符号とその符号長、及びＥＯＬ信号発生命令コー
ドに対応した符号（ＭＨ符号では’ｏｏｏｏｏｏｏｏｏ
ｏｏ１”）とその符号長（ＭＨ符号では符号長１２）が
記憶されている。Ｐ／Ｓシフトレジスタ７にはＲＯＭ６
から読出された符号が、レジスタ８にはＲＯＭ６から読
出された符号長が一時記憶される。クロック発生７ ペ
ージ 回路９はレジスタ８に記憶された符号長分のクロックを
発生し、Ｐ／Ｓシフトレジスタ７に記憶されているパラ
レル符号をシリアル符号に変換し、メモリ１０に入力す
る。今ＦＩＦＯメモリに白信号のランレングス数或いは
黒信号のランレングス数或いは］（ＯＬ信号発生命令コ
ードが記憶されているとすると、これの最も古いデータ
を読出し、ＲＯＭ６でこれに対応した符号と符号長に変
換し、ｆｌｆＰ／Ｓシフトレジスタ了に、符号長をレジ
スタ８に入力し、クロック発生回路９で符号長分のクロ
ックを発生し、メモＩＪ １０に入力する。この動作を
ＦＩＦＯメモリ５を調べ、データが記憶されていると、
これの最も古いデータを読出し同様の動作を行う。
以上の動作によりメモリ１ｏには各ラインの画像信号に
対応した符号及び同期（ＥＯＬ ）信号が記憶される。
対応した符号及び同期（ＥＯＬ ）信号が記憶される。
上記の実施例は１次元符号化方式の場合について述べた
が、２次元符号化方式である例えばＭＲ符号化方式の場
合についても容易に適用出来る。
が、２次元符号化方式である例えばＭＲ符号化方式の場
合についても容易に適用出来る。
またページの終りを示す信号ＥＯＰ信号はＭＨ符号では
ＥＯＬ信号を連続６回送出すればよく、ＦＩＦＯメモリ
にＥＯＬ信号発生命令コードを上記と同様の操作で連続
６回書込めばよい。
ＥＯＬ信号を連続６回送出すればよく、ＦＩＦＯメモリ
にＥＯＬ信号発生命令コードを上記と同様の操作で連続
６回書込めばよい。
発明の効果
本発明によって次のような効果が持たらされる。
（１）各ラインの終了時に同期信号発生命令コードをＦ
ＩＦＯメモリに書込むだけでよく、タイミングの制御が
簡易である。
ＩＦＯメモリに書込むだけでよく、タイミングの制御が
簡易である。
（２）ＦＩＦＯメモリからの読出し以降符号の発生と同
期信号の発生とが同一の回路で行うことが出来、回路規
模の縮小が計れる。
期信号の発生とが同一の回路で行うことが出来、回路規
模の縮小が計れる。
第１図は本発明の一実施例における符号化回路のブロッ
ク図、第２図は画像信号と同期信号の関係を示したタイ
ミング図である。 １・・・・・・変化点検出回路、２・・・・・・カウン
タ、３・・・・・・制御回路、４・・・・・・セレクタ
、６・・・・・・ＦＩＦＯメモＩＪ、６゛°・・・・Ｒ
ＯＭ１７・・・・・・Ｐ／Ｓシフトレジスタ、８・・・
・・・レジスタ、９・・・・・・クロック発生回路、９
ページ １０・・・・・・メモリ。
ク図、第２図は画像信号と同期信号の関係を示したタイ
ミング図である。 １・・・・・・変化点検出回路、２・・・・・・カウン
タ、３・・・・・・制御回路、４・・・・・・セレクタ
、６・・・・・・ＦＩＦＯメモＩＪ、６゛°・・・・Ｒ
ＯＭ１７・・・・・・Ｐ／Ｓシフトレジスタ、８・・・
・・・レジスタ、９・・・・・・クロック発生回路、９
ページ １０・・・・・・メモリ。
Claims (1)
- 読取られた画像信号のランレングス数をカウントし、そ
のカウント数に対応した符号を作成するように指示する
命令コードを発生し、命令コードを発生順にファースト
イン・ファーストアウトメモリに記憶し、前記ファース
トイン・ファーストアウトメモリから命令コードを順次
取出しその命令コードに対応した符号を作成して符号化
を行うモデファイト・ハフマン（ＭＨ）符号等の符号化
回路において、ライン同期信号を作成するよう指示する
命令コードを発生する手段とその命令コードをファース
トイン・ファーストアウトメモリに記憶させる手段とを
設け、前記符号化の回路と同一の回路を動作させること
によりライン同期信号を作成することを特徴とする符号
化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202980A JPS5992674A (ja) | 1982-11-18 | 1982-11-18 | 符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202980A JPS5992674A (ja) | 1982-11-18 | 1982-11-18 | 符号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5992674A true JPS5992674A (ja) | 1984-05-28 |
| JPS6342472B2 JPS6342472B2 (ja) | 1988-08-23 |
Family
ID=16466333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202980A Granted JPS5992674A (ja) | 1982-11-18 | 1982-11-18 | 符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5992674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147671A (ja) * | 1984-12-21 | 1986-07-05 | Seiko Instr & Electronics Ltd | 図形デ−タ圧縮転送回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5567271A (en) * | 1978-11-14 | 1980-05-21 | Nec Corp | Coding circuit |
| JPS5721169A (en) * | 1980-07-15 | 1982-02-03 | Ricoh Co Ltd | Coding circuit |
| JPS5761379A (en) * | 1980-09-30 | 1982-04-13 | Ricoh Co Ltd | Encoding or decoding device |
| US4327379A (en) * | 1980-04-11 | 1982-04-27 | Xerox Corporation | Hardware implementation of 4-pixel code encoder |
-
1982
- 1982-11-18 JP JP57202980A patent/JPS5992674A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5567271A (en) * | 1978-11-14 | 1980-05-21 | Nec Corp | Coding circuit |
| US4327379A (en) * | 1980-04-11 | 1982-04-27 | Xerox Corporation | Hardware implementation of 4-pixel code encoder |
| JPS5721169A (en) * | 1980-07-15 | 1982-02-03 | Ricoh Co Ltd | Coding circuit |
| JPS5761379A (en) * | 1980-09-30 | 1982-04-13 | Ricoh Co Ltd | Encoding or decoding device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147671A (ja) * | 1984-12-21 | 1986-07-05 | Seiko Instr & Electronics Ltd | 図形デ−タ圧縮転送回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6342472B2 (ja) | 1988-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4360840A (en) | Real time data compression/decompression scheme for facsimile transmission system | |
| US5245441A (en) | Document imaging processing method and apparatus | |
| JPH04199981A (ja) | 即時処理型１次元符号器 | |
| JP2924964B2 (ja) | 画像情報符号化装置、画像情報復号化装置及び画像情報符号化復号化装置 | |
| US4955061A (en) | Method and apparatus for processing an image signal | |
| EP0229379A2 (en) | Digital picture signal coding/decoding circuit | |
| JPH088647B2 (ja) | ランレングス符号化法および装置 | |
| JPS6338152B2 (ja) | ||
| JPS5992674A (ja) | 符号化回路 | |
| JPS6342471B2 (ja) | ||
| JPS5883473A (ja) | 画信号符号化方式 | |
| JPH04270569A (ja) | 画像処理装置におけるデータ圧縮方式 | |
| JPS6214579A (ja) | 復号化回路 | |
| JPS60253372A (ja) | 画信号符号化方式 | |
| SU1140148A1 (ru) | Устройство дл преобразовани графической информации | |
| RU2162247C2 (ru) | Устройство для считывания изображений по базовому интегральному методу (бим) | |
| JPS6366113B2 (ja) | ||
| KR900007566B1 (ko) | 화상데이터 변환장치 및 방법 | |
| JPS61287381A (ja) | 符号化装置 | |
| JPH0360225B2 (ja) | ||
| JPS6132867B2 (ja) | ||
| JPS60194671A (ja) | ランレングス符号化装置 | |
| JPS6195671A (ja) | 復号化回路 | |
| JPS6028374A (ja) | 符号化および復号化装置 | |
| JPS61256868A (ja) | デ−タ処理方式 |