JPS5990986A - Automatic printed board testing device - Google Patents
Automatic printed board testing deviceInfo
- Publication number
- JPS5990986A JPS5990986A JP20171582A JP20171582A JPS5990986A JP S5990986 A JPS5990986 A JP S5990986A JP 20171582 A JP20171582 A JP 20171582A JP 20171582 A JP20171582 A JP 20171582A JP S5990986 A JPS5990986 A JP S5990986A
- Authority
- JP
- Japan
- Prior art keywords
- printed board
- data
- fixture
- holes
- net
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 本発明は、プリント板自動試験装置に関する。[Detailed description of the invention] The present invention relates to an automatic printed board testing device.
プリント板が正しく製造されたかどうかを調べるのに、
従来は目視検査に頼っていたが1、最近では、自動的に
検査を行なうような方向へ進んで来ている。ここで、部
品が未だ装着されていないプリンント板を試験する装置
のことを一般にベアボードテスタと言い、部品が装着さ
れているプリント板を試験する装置のことをファンクシ
ョンテスタと呼んでいる。本発明は、上述のベアボード
テスタに関するものである。To check whether the printed board was manufactured correctly,
In the past, visual inspections were relied upon, but recently there has been a shift toward automatic inspections. Here, a device that tests a printed board on which no components have been mounted is generally called a bare board tester, and a device that tests a printed board on which components have been mounted is called a function tester. The present invention relates to the above bare board tester.
第1図及び第2図を用いてベアボードテスタの動作を説
明する。第1図の(a)はベアボードテスタの1部であ
るフイクスチ、y (Fixture戸と被試験)。The operation of the bare board tester will be explained using FIGS. 1 and 2. FIG. 1(a) shows a fixture that is part of a bare board tester (Fixture door and test object).
リント板3を描いた図でめる。第1図の(&)において
、Fはフィクスチャ1に取り付けられたピン手段である
。この各ピン手段は、プリント板3に設けられている部
品取り付は用の穴の位置に対応するように配置されてお
り、フィクスチャ1をプリン板3へ近接するとプリント
板の部品取付は穴部においてピン手段Fとパf−ンとは
接触する。Draw a diagram of lint board 3. In (&) of FIG. 1, F is a pin means attached to the fixture 1. Each of the pin means is arranged to correspond to the position of the hole for mounting parts provided on the printed board 3, and when the fixture 1 is brought close to the printed board 3, the position of the hole for mounting the parts on the printed board is At this point, the pin means F and the pattern f come into contact with each other.
このようなフィクスチャには、特足のプリント板にのみ
使用する専用フィクスチャと、各種のプリント板に応じ
ることができるユニバーサルフィクスチャとがある。Such fixtures include dedicated fixtures that are used only for special printed boards, and universal fixtures that can be used with various printed boards.
第1図の(a)及び(b)は専用フィクスチャとそのピ
ン位置(黒丸)を示す図で640、第1図の(e)はユ
ニバーサルフィクスチャとそのピン位置を示す図である
。このようなフィクスチャを用いてプリント板の試験を
行なうには、プリント板の穴位置データと、各大間の接
続関係を示すNETデータが必要である。1(a) and 1(b) are diagrams 640 showing a dedicated fixture and its pin positions (black circles), and FIG. 1(e) is a diagram showing a universal fixture and its pin positions. In order to test a printed board using such a fixture, hole position data on the printed board and NET data indicating the connection relationship between each board are required.
第2図は、被試験プリント板のパターン例を示した図で
ろって、このプリント板の良否を試験するには、以下の
ような法による。すなわち、pl−p2:短絡
p3−p4:短絡
p5−p6:短絡
p(又はp)−p(又はP4):開放
1 2 3
P(又はp)−p(又はP6):開放
1 2 5
p(又はp)−p(又はP6):開放
3 4 5
のテストをすれば、必要十分である。なお、第2図にお
いてP□〜P6は部品数フ付は穴、T1.T2はスルー
ホール(表面側と裏面側とが電気的に接続している孔)
であり、また実線と点線は、プリント板の表面側と裏面
側に設けられたパターンを表わしている。以上のように
ベアボードテスタにおいては、同−NET内の大間はシ
ョート、異なるNETの大間はオーブンであることに着
目して試験を行なっている。FIG. 2 is a diagram showing an example of a pattern of a printed board to be tested.The following method is used to test the quality of this printed board. That is, pl-p2: short circuit p3-p4: short circuit p5-p6: short circuit p (or p) - p (or P4): open 1 2 3 P (or p) - p (or P6): open 1 2 5 p (or p)-p (or P6): A test of open 3 4 5 is necessary and sufficient. In addition, in FIG. 2, P□ to P6 are holes, and T1. T2 is a through hole (a hole where the front side and back side are electrically connected)
The solid lines and dotted lines represent patterns provided on the front and back sides of the printed board. As mentioned above, in the bare board tester, the test is conducted by paying attention to the fact that large gaps in the same NET are short circuits, and large gaps in different NETs are ovens.
このような試験を行なうには、上述のように被試験プリ
ント板に設けられた各穴位置データととの各穴間を接続
するNETデータが作成されている必要がるる。この作
成されたデータと、フィクスチャを介して実際に被試験
プリント板から得られたデータとを比較してプリント板
の良否を試験するわけであるが、上述の各穴位置データ
及びNETデータを作成する点で従来手段には欠点がお
る。In order to conduct such a test, it is necessary to create NET data that connects each hole with the hole position data provided on the printed board under test as described above. This created data is compared with the data actually obtained from the printed board under test via the fixture to test the quality of the printed board, but the above-mentioned hole position data and NET data are Conventional means have drawbacks in terms of creation.
この従来手段の例をいくつか述べると、(イ) 良品の
プリント板から穴位置データとNETデータとを読み込
み、これをレファレンスデータとする手段。しかし、複
雑なプリント板では本当の良品かどうかが疑わしく複数
枚のプリント板からのデータを統計処理してレファレン
スデータを作成する必要がらり、面倒なことである。Some examples of this conventional means are as follows: (a) A means for reading hole position data and NET data from a good printed board and using this as reference data. However, with complex printed boards, it is questionable whether the board is actually a good product or not, and it is necessary to statistically process data from multiple printed boards to create reference data, which is troublesome.
←) デジグラマ(座標読取装置)を用いて、プリント
板のパターンフィルム(原画)から上述のデータを得る
手段。しかし、この手段によると、単なる部品数シ付は
穴とスルーホールとの区別に多大の時間が必要であり、
得られたレファレンスデータにミスが生じている場合が
ある。←) A means of obtaining the above data from a pattern film (original image) on a printed board using a digigrammer (coordinate reading device). However, with this method, it takes a lot of time to distinguish between holes and through holes when simply attaching a few parts.
There may be errors in the reference data obtained.
本発明は以上のような点に鑑みてなされたもので、CA
D (Computer Aided Design)
のデータを用いてレファレンスデータを作り、このデー
タと実際の被試験プリント板とを比較してテストをしよ
うとするものである。The present invention has been made in view of the above points, and
D (Computer Aided Design)
This data is used to create reference data, and the test is performed by comparing this data with the actual printed circuit board under test.
CADにより設計されたプリント板については、計算機
内に、そのプリント板のVIAデータとNETデータが
格納されている◇VIAデータとは、部品が挿入されそ
の部分に電気回路のパター、ンが設けられている穴の位
置を示すデータと、スルーホールの位置を示すデータと
を含むものである。第2図のプリント板のVIAデータ
を第3図に示す。For printed boards designed by CAD, the computer stores the VIA data and NET data of the printed board. ◇VIA data refers to the data when a part is inserted and an electric circuit pattern is created in that part. The data includes data indicating the position of the hole in the hole and data indicating the position of the through hole. FIG. 3 shows the VIA data of the printed board shown in FIG. 2.
また第2図において、PからP4に至る。までのパター
ン’ir NET 1 とすると、計算機に格納され
ているNET 1 を示すデータは第4図の如くであ
る。すlわち、NET 1 は、ライン(LINE)
1とスルーホールT1とライン2とスルーホールT2と
ライン5とから構成されていることを示している。なお
、第4図では示していないが、例えばライン1はP−T
1
を結ぶ直線である旨のデ〜メが同時に格納されている。Further, in FIG. 2, the sequence extends from P to P4. Assuming that the pattern 'ir NET 1 up to this point is 'ir NET 1 ', the data indicating NET 1 stored in the computer is as shown in FIG. That is, NET 1 is LINE
1, a through hole T1, a line 2, a through hole T2, and a line 5. Although not shown in Fig. 4, for example, line 1 is P-T.
1 is stored at the same time.
以上のようにCADでは、VIAデータとNETデータ
を持っているため、このデータを基にして上述したレフ
ァレンスデータを作成することは計算機により寄易にで
きる。As described above, since CAD has VIA data and NET data, it is easy to create the above-mentioned reference data based on this data using a computer.
第5図は、本発明に係るプリント板自動試験装置の要部
構成例を示す図である。第5図において、1はフィクス
チャであり第1図で説明したものと同様なものである。FIG. 5 is a diagram showing an example of the main part configuration of the printed board automatic testing apparatus according to the present invention. In FIG. 5, reference numeral 1 denotes a fixture, which is similar to that explained in FIG.
3は被試験用のプリント板である。5はCAD装置にお
けるコンビーータ(以下単にCPUと言う)である。7
は同じ(CAD装置におけるメモリである。9はスイッ
チ手段である。3 is a printed board to be tested. 5 is a converter (hereinafter simply referred to as CPU) in the CAD device. 7
are the same (memory in the CAD device. 9 is a switch means.
このスイッチ手段9は多数のスイッチ素子で構成さh1
各スイッチ素子はフィクスチャ1のピン手段Fへ電気的
に接続されている。そして、とのスイッチ手段9はCP
U 5からの信号Sにより任意のスイッチ素子をオン・
オフさせることができる。This switch means 9 is composed of a large number of switch elements h1
Each switch element is electrically connected to pin means F of the fixture 1. And the switch means 9 is CP
The signal S from U5 turns on/off any switch element.
It can be turned off.
11は導通判別手段であり、スイッチ手段9とフィクス
チャ1を介してプリント板3の2点間の導通を判別し、
その旨の信号s3を次段へ伝えるものでβる。13は比
較手段であり、CPU5 により送信された13号S
2と導通判別手段11より送信されたプリント板の実測
データs3とを比較し、その際の良否を判定する信号S
を出力する。Reference numeral 11 denotes continuity determining means, which determines continuity between two points on the printed board 3 via the switch means 9 and the fixture 1;
A signal s3 to that effect is transmitted to the next stage. 13 is a comparison means, and No. 13 S sent by the CPU 5
2 and the actual measurement data s3 of the printed board sent from the continuity determining means 11, and the signal S is used to determine the quality of the comparison.
Output.
以上のような第5図の装置の動作を次に述べる。The operation of the apparatus shown in FIG. 5 as described above will now be described.
被試験のプリント板3ヘフイクスチヤ1を押し尚てピン
手段Fをプリント板3の所定の部品取り付は穴部へ接触
配置する。上述したように、フィクスチャ1には、プリ
ント板3を試験するために必要とされるパターン上の穴
の総べてにそハぞれ接触するようにピン手段が多数本設
けられている。The fixture 1 is pushed back onto the printed board 3 to be tested, and the pin means F is placed in contact with the hole for attaching a predetermined part of the printed board 3. As described above, the fixture 1 is provided with a large number of pin means so as to contact all of the holes on the pattern required for testing the printed board 3.
そして、この各ピン手段Fはスイッチ手段9における各
スイッチ素子へ電気的に接続されている。Each pin means F is electrically connected to each switch element in the switch means 9.
一方、CPU5は、プリント板3を自動設計した際のV
IAデータとNETデータとをメモリ7から読み出して
、既述したレファレンスデータに相当するものを作成す
ることができる。そして、このレファレンスデータに基
づきスイッチ制御信号S□をスイッチ手段9へ送信し、
プリント板5の任意の2つの穴を呼び出して(例えば第
5図に示す如くスイッチ素子A 1.A2をオンとして
)導通判別手段11へこの2つの穴間の電気回路を接続
することができる。導通判別手段11では、この2つの
穴間の電気回路が導通しているか非導通なのかを判別し
て、その旨の信号S3を比較手段13へ送信する1、一
方、CpU 5は、今スイッチ手段9を制御して指定し
た2つの穴間が本来導通であるべきか、又は非導通であ
るべきかの信号52(v工A データ、 NETデータ
より演算処理して得たレファレンスデータに基づく信号
)を比較手段13へ送出する。すなわち、信号S2は、
同−NET内の穴間は導通、異なるNETの穴間は非導
通である旨の信号である。On the other hand, the CPU 5 calculates the V value when automatically designing the printed board 3.
By reading the IA data and NET data from the memory 7, it is possible to create data equivalent to the reference data described above. Then, based on this reference data, a switch control signal S□ is transmitted to the switch means 9,
It is possible to call any two holes of the printed board 5 (for example, by turning on switch elements A1 and A2 as shown in FIG. 5) and connect an electric circuit between these two holes to the continuity determining means 11. The continuity determination means 11 determines whether the electric circuit between the two holes is conductive or non-conductive, and sends a signal S3 to that effect to the comparison means 13. On the other hand, the CpU 5 determines whether the electric circuit between the two holes is conductive or not. A signal 52 (signal based on reference data obtained by arithmetic processing from V-A data and NET data) indicates whether the two specified holes should be electrically conductive or non-conductive by controlling the means 9. ) is sent to the comparison means 13. That is, the signal S2 is
This signal indicates that there is continuity between holes in the same NET, and non-conduction between holes in different NETs.
比較手段13では、とのCPU 5 からの信号S2と
導通判別手段11からの信号S3とを比較し、その結果
を信号S4として出力する。このようにして、プリント
板3における必要とされるすべての2穴間の回路を呼び
出して上述の比較を行ない、1つでも信号S2とS3と
に14なるものがあれ―そのプリント板5は不良である
と判断さ九る。The comparing means 13 compares the signal S2 from the CPU 5 and the signal S3 from the continuity determining means 11, and outputs the result as a signal S4. In this way, the circuits between all the required two holes in the printed circuit board 3 are called and the above comparison is performed. It is determined that this is the case.
以上、第5図の説明では、フィクスチャ1として専用フ
ィクスチャを例にとって説明したが、ユニバーサルフィ
クスチャを用いても本発明が成立することは明らかであ
る。しかし、ユニバーサル$
フィクスチャを用いた盆は、スイッチ手段9の不インチ
素子数が多いものを必要とする。In the above description of FIG. 5, a dedicated fixture was used as an example of the fixture 1, but it is clear that the present invention can be applied even if a universal fixture is used. However, a tray using a universal $ fixture requires a switch means 9 with a large number of non-inch elements.
また以上の説明では、CPU5 とメモリ7は、CA
D装置のものを使用するとして説明したが、CAD装置
のメモリからVIAデータとNETデータを読み出して
別のメモリへ格納し、CPUもプリント板自動試験装置
用に別のものを用意してもよい。Furthermore, in the above explanation, the CPU 5 and the memory 7 are
Although it has been explained that the data from device D is used, the VIA data and NET data may be read from the memory of the CAD device and stored in a separate memory, and a separate CPU may also be prepared for the printed board automatic testing device. .
上述の説明のように、本発明によれば、CAD装置によ
り設計した際のデータを転用してレファレンスデータを
作成するので、ミスのないデータとすることができ、デ
ータ作成時間も従来手段と比較して非常に短縮できるな
どの効果が得られる。As explained above, according to the present invention, reference data is created by reusing the data created when designing with a CAD device, so data can be created without mistakes, and the data creation time is also shorter than that of conventional means. This has the advantage of being able to significantly shorten the time.
第1図はフィクスチャと被試験プリント板の関係を示す
図、第2図は被試験プリント板のバグーン例を示した図
、第5図はVIAデータ例を示す図、第4図はNETデ
ータ例を示す図、第5図は本発明に係るプリント板自動
試験装置の要部構成例を示す図である。
1・・フィクスチャ、6・・・被試験のプリント板、5
・・・CpU、7・・・メモリ、9・・・スイッチ手段
、11・・・導通判別手段、13・・・比較手段。Figure 1 is a diagram showing the relationship between the fixture and the printed board under test, Figure 2 is a diagram showing an example of the bagoon of the printed board under test, Figure 5 is a diagram showing an example of VIA data, and Figure 4 is NET data. FIG. 5 is a diagram showing an example of the configuration of main parts of an automatic printed board testing apparatus according to the present invention. 1... Fixture, 6... Printed board to be tested, 5
...CpU, 7...Memory, 9...Switch means, 11...Continuity determining means, 13...Comparing means.
Claims (1)
、まだ部品が装着されていないものの良否をコンピュー
タの助けを借りて試験する装置において、 前記プリント板に設けられた多数の穴へ接触するピン手
段を備えたフィクスチャと、このフィクスチャの各ビン
手段へ電気的に接続された多数のスイッチ素子からなり
この各スイッチ素子を選択してオン・オフ動作させるこ
とができるスイッチ手段と、このスイッチ手段を介して
得られる前記プリント板の少なくとも2つの大間の導通
を検査する導通判別手段と、を備え、前記CAD装置に
より設計した際の前記プリント板の穴位置データ及びこ
の各穴間の接続関係を示すNET データを用いて、同
−NET内の大間はショート、異なるNETの穴間はオ
ーブンの原則を適用し、この原則と前記導通判別手段を
介して得られるシ曹−ト・オープンのデータとを比較し
てプリント板の良否を判定するようにしたプリント板自
動試験装置。[Scope of Claims] (Li) In an apparatus for testing the quality of a printed board designed by a CAD device, on which no parts have yet been mounted, with the aid of a computer, A fixture is provided with a pin means that contacts a large number of holes, and a large number of switch elements are electrically connected to each of the bin means of this fixture, and each switch element is selectively operated on and off. a switch means capable of detecting hole position data of the printed board when designed by the CAD device; Using the NET data indicating the connection relationship between each hole, apply the principle of short circuits between holes in the same NET and oven between holes in different NETs, and use this principle and the continuity determination means described above to determine the continuity. An automatic printed board testing device that determines the quality of a printed board by comparing it with sheet open data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20171582A JPS5990986A (en) | 1982-11-17 | 1982-11-17 | Automatic printed board testing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20171582A JPS5990986A (en) | 1982-11-17 | 1982-11-17 | Automatic printed board testing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5990986A true JPS5990986A (en) | 1984-05-25 |
Family
ID=16445723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20171582A Pending JPS5990986A (en) | 1982-11-17 | 1982-11-17 | Automatic printed board testing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5990986A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61259597A (en) * | 1985-05-13 | 1986-11-17 | 株式会社日立製作所 | Wiring of printed circuit board |
-
1982
- 1982-11-17 JP JP20171582A patent/JPS5990986A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61259597A (en) * | 1985-05-13 | 1986-11-17 | 株式会社日立製作所 | Wiring of printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI445980B (en) | Signal integrity testing system and method | |
US5736862A (en) | System for detecting faults in connections between integrated circuits and circuit board traces | |
GB1523060A (en) | Printed circuit board tester | |
JPH0862290A (en) | Apparatus for automatization of safety test | |
GB2278965A (en) | Electrical continuity testing apparatus | |
JPS5990986A (en) | Automatic printed board testing device | |
JPH09203765A (en) | Substrate inspecting device which includes visual inspection | |
JP3241777B2 (en) | Open test equipment for in-circuit tester | |
JPH0257676B2 (en) | ||
JPH04315068A (en) | Apparatus for inspecting printed circuit board | |
JPH04355378A (en) | Confirmation of contact probe | |
JPS6041776B2 (en) | Automatic testing method for printed circuit boards for electronic computers | |
JP3555679B2 (en) | IC tester | |
JPH0674992A (en) | System and method for decreasing number of points under test on printed wiring board | |
KR19990047519A (en) | Noise Canceling Device for Printed Circuit Board Inspector | |
JPH0949862A (en) | Probing position detecting method, probing position correcting method and electronic circuit inspecting method | |
KR0156061B1 (en) | Test apparatus of micro-processor board | |
JPH0349248A (en) | Lsi socket | |
JP2996989B2 (en) | Pin current measuring circuit of IC tester and its substrate | |
JPH06258393A (en) | Coordinate position detector | |
JPH06186307A (en) | Device for discriminating electric circuit board | |
JPH01100474A (en) | Circuit board inspector | |
JPH0465684A (en) | Test device for semiconductor integrated circuit | |
JPH0832191A (en) | Electronic circuit board | |
JPH01127971A (en) | Conduction inspecting system |