JPS5990151A - Artificial fault test system - Google Patents
Artificial fault test systemInfo
- Publication number
- JPS5990151A JPS5990151A JP57198576A JP19857682A JPS5990151A JP S5990151 A JPS5990151 A JP S5990151A JP 57198576 A JP57198576 A JP 57198576A JP 19857682 A JP19857682 A JP 19857682A JP S5990151 A JPS5990151 A JP S5990151A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- instruction
- fault
- central processing
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は中央処理装置がエラーを検出したときにエラー
処理用ン７トウエアの機能正常性を確認するために擬似
故障状態を発生させ試験を行なう擬似故障試験方式に関
する。DETAILED DESCRIPTION OF THE INVENTION Technical Field to which the Invention Pertains The present invention relates to a simulator that generates a simulative failure state and performs a test in order to confirm the functional normality of error handling software when a central processing unit detects an error. Regarding failure test methods.
従来技術
近年、ソフトウェアの拡大に伴ない、その効率の良い評
価方法に対する検討がなされている。その中でもハード
ウェア故障発生時の回復処理に関しては１社会的要請も
あシ、詳細に十分評価する必要がある。BACKGROUND OF THE INVENTION In recent years, with the expansion of software, studies have been conducted on efficient evaluation methods. Among these, recovery processing in the event of a hardware failure is a social requirement and needs to be fully evaluated in detail.
従来、これらの故障発生時の回復処理の評価は、ハード
ウェアに人手、または、故障回復プログラムとは異なる
プログラムによシ擬似故障を挿入して評価する方法、ま
たは、プログラムを一次的に変更することによりソフト
ウェア的に故障が発生した状態を作り出し評価する方法
によシ行なっている。Conventionally, recovery processing when these failures occur has been evaluated manually, by inserting pseudo-faults into a program different from the failure recovery program, or by temporarily changing the program. This is done by creating a software-based failure condition and evaluating it.
前者の方法では、故障発生のタイミングとして、故障回
復プログラムが必要とする全ての場合を発生させること
が不可能であシ、大まかな評価しかできない。後者の方
法では、故障回復プログラムの処理の流れについては評
価できるが、他プログラムとの処理の重なりに関する評
価が行なえず実際的な評価として役立たない状態である
。In the former method, it is impossible to generate all the cases necessary for the failure recovery program as the timing of failure occurrence, and only a rough evaluation can be made. In the latter method, although it is possible to evaluate the processing flow of the failure recovery program, it is not possible to evaluate the overlap of processing with other programs, and it is not useful as a practical evaluation.
発明の目的
本発明の目的μ上述の欠点を除去し、故障回復プログラ
ムの評価を詳細に十分性なえるようにした擬似故障試験
方式を提供することにある。OBJECTS OF THE INVENTION It is an object of the present invention to provide a simulated fault test method which eliminates the above-mentioned drawbacks and allows detailed and sufficient evaluation of fault recovery programs.
発明の構成
本発明の方式は、中央処理装置と他の処理装置とを備え
た擬似故障試験方式において、前記中央処理装置は、
擬似故障情報を有する命令を記憶する命令記憶手段と、
この命令記憶手段から読み出された命令を一時格納する
命令一時格納手段と。Structure of the Invention The method of the present invention is a simulated fault testing method comprising a central processing unit and another processing unit, wherein the central processing unit includes: an instruction storage means for storing an instruction having simulated failure information; instruction temporary storage means for temporarily storing instructions read from the means;
この命令一時格納手段からの命令を解読し前記命令の検
出信号を出力する解読手段と、この解読手段からの検出
信号に応答して命令処理動作を停止する手段と、
この停止状態を前記他の処理装置に通知する第１の通知
手段とを備え、
前記他の処理装置は。a decoder for decoding an instruction from the instruction temporary storage means and outputting a detection signal of the instruction; a means for stopping the instruction processing operation in response to the detection signal from the decoding means; and a first notification means for notifying the processing device, the other processing device.
前記第１の通知手段からの通知に応答して前記命令一時
格納手段からの擬似故障情報にもとづいて擬似故障状態
を生成する手段と。means for generating a pseudo-failure state based on pseudo-fault information from the instruction temporary storage means in response to a notification from the first notification means;
この擬似故障状態を生成したあとでこの状態を前記中央
処理装置に通知する第２の通知手段と、前記中央処理装
置の処理動作を再開させるための起動信号を前記中央処
理装置に供給する手段とを備えたことを特徴とする。a second notification means for notifying the central processing unit of the pseudo failure state after generating the pseudo failure state; and means for supplying the central processing unit with an activation signal for restarting the processing operation of the central processing unit; It is characterized by having the following.
発明の原理と作用
本発明によれは、プログラムの任意の時点で擬似故障発
生命令を実行することにより、該擬似故障状態が設定さ
れ、該擬似故障通知が、故障回復プログラムに通知され
る。Principle and Operation of the Invention According to the present invention, by executing a pseudo-fault generation instruction at an arbitrary point in the program, the pseudo-fault state is set, and the pseudo-fault notification is notified to the fault recovery program.
発明の実施例
次に、本発明の一実施例について図面を参皿して詳細に
説明する。第１図を参照すると１本発明の第１の実施例
は、中央処理装置ｌＯと他の処理装置３０とから構成さ
れてｉ？シ、前記中央処理装置ｌＯは、命令レジスタ１
１、命令レコーダ１２、処理部１３．擬似故障情報送出
信号線１４および中央処理装置゛の動作停止を通知する
停止信号線１５を備え、他の処理装置０から中央処理装
ｆｆｊｌｏを起動する信号１％３１．２よび、擬似故障
状態設足信号１１ｊ１３３が接続されている。Embodiment of the Invention Next, an embodiment of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, a first embodiment of the present invention comprises a central processing unit lO and another processing unit 30. 1, the central processing unit 1O has an instruction register 1;
1, instruction recorder 12, processing unit 13. It is equipped with a pseudo fault information sending signal line 14 and a stop signal line 15 for notifying the operation stop of the central processing unit, and a signal 1%31.2 for starting the central processing unit ffjlo from another processing unit 0, and a pseudo fault state setting. A foot signal 11j133 is connected.
次にこの第１の実施例の動作を詳細に説明する。Next, the operation of this first embodiment will be explained in detail.
擬似故障発生命令を組込んだプログラムを中央処理装置
１０が実行して行くと、命令レジスタ１１に贋似故障発
生命令が格納される。格納されたこの命令がデコーダ１
２で解読されると、処理部１３は該命令を実行し、停止
信号線１５をオン状態にし停止する。停止信号線１５が
オン状態になると他の処理装置３０に割込が発生する。When the central processing unit 10 executes a program incorporating a pseudo-fault instruction, the pseudo-fault instruction is stored in the instruction register 11. This stored instruction is decoder 1
2, the processing unit 13 executes the instruction, turns on the stop signal line 15, and stops. When the stop signal line 15 is turned on, an interrupt occurs in other processing devices 30.
他の処理装置３０は、前記割込に応答して擬似故障情報
を前記中央処理装置１０から擬似故障情報送出信号線１
４を介して取込む。この擬似故障情報に基ついて、他の
処理装置３０は、擬似故障状態設定信号線３３を介して
設定信号を送り中央処理装置１０を擬似故障状態にし、
同時に故障通知を行なう。その後、他の処理装置３０は
、起動信号線３１を介して起動信号を送り、該中央処理
装置１０を起動する。中央処理装置１０は、この起動信
号３１のオン状態を検出すると、処理動作を開始し、前
記故障通知情報によシ故障状態が故障回復プロクラムに
通知される。故障回復プログラムは、該通知によシ回復
処理を行ない、プログラムの任意の位置で発生した故障
の機能評価を行なうことができる。The other processing unit 30 transmits pseudo-fault information from the central processing unit 10 to the pseudo-fault information sending signal line 1 in response to the interrupt.
4. Based on this simulated failure information, the other processing units 30 send a setting signal via the simulated failure state setting signal line 33 to place the central processing unit 10 in a simulated failure state,
At the same time, a failure notification is given. Thereafter, the other processing device 30 sends a startup signal via the startup signal line 31 to start up the central processing device 10 . When the central processing unit 10 detects the ON state of the activation signal 31, it starts a processing operation, and the failure state is notified to the failure recovery program using the failure notification information. The failure recovery program performs recovery processing based on the notification, and can perform functional evaluation of a failure that has occurred at any position in the program.
次に、第２図を参照すると、本発明の第２の実施例は、
基本的には前述の第１の実施例の構成と同一構成を備え
ておシ、異なる点は中央処理装置２０を備え、第１の中
央処理装置ｌＯが故障した場合の回復処理を第２の中央
処理装置２０で行なっている。Next, referring to FIG. 2, a second embodiment of the present invention includes:
Basically, it has the same configuration as the first embodiment described above, except that it includes a central processing unit 20, and the second central processing unit performs recovery processing when the first central processing unit IO fails. This is performed by the central processing unit 20.
次に第２の実施例の動作を詳細に説明する。Next, the operation of the second embodiment will be explained in detail.
擬似故障発生命令を含むプログラムを中央処理装置１０
で実行し、一方、その他の通常プログラムを中央処理装
置２０で実行するように命令記憶部（図示せず）に設定
しておく。この命令記憶部から命令レジスタ】１に擬似
故障発生命令が格納される。格納された該命令がデコー
ダ１２で解読されると、処理部１３は該命令を実行し、
停止信号１５をオン状態にし停止する。停止信号線１５
がオン状態になると他処理装置３０に割込が発生する。A program including a pseudo-fault instruction is sent to the central processing unit 10.
On the other hand, the command storage section (not shown) is set so that other normal programs are executed by the central processing unit 20. A pseudo failure instruction is stored in the instruction register 1 from this instruction storage section. When the stored instruction is decoded by the decoder 12, the processing unit 13 executes the instruction,
The stop signal 15 is turned on to stop. Stop signal line 15
When turned on, an interrupt occurs in the other processing device 30.
他の処理装置３０は、前記割込に応答して擬似故障情報
を中央処理装置１０から擬似故障情報送出信号線１４を
介して取込む。該データに基づいて他の処理装置３０は
、擬似故障状態設定信号線３４を介して中央処理装置２
０に中央処理装置１０の故障を通知する。この通知に応
答して故障回復プログラムが中央処理装置２０で実行さ
れ、中央処理装置１０が故障した場合の機能評価を行な
うことができる。The other processing units 30 take in the simulated failure information from the central processing unit 10 via the simulated failure information transmission signal line 14 in response to the interrupt. Based on the data, the other processing units 30 communicate with the central processing unit 2 via the pseudo fault state setting signal line 34.
0 of the failure of the central processing unit 10. In response to this notification, a failure recovery program is executed by the central processing unit 20, making it possible to perform a functional evaluation in the event that the central processing unit 10 fails.
中央処理装置１０の故障が再試行可能な故障である場合
には、その再試行処理を中央処理装置２０で行なうこと
が可能である。この場合、中央処理装置１０の再試行可
能状態を中央処理装置２０に設定する必要がある。その
処理は前記第２の実施例で、他の処理装置３０が擬似故
障情報を解析後、擬似故障状態設定信号線３４を介して
、前記中央処理装置１０の再試行可能状態を中央処理装
置２０に設定し、起動信号線３２により中央処理装置２
０を起動することによりなされる。If the failure of the central processing unit 10 is a failure that can be retried, the central processing unit 20 can perform the retry process. In this case, it is necessary to set the retry enabled state of the central processing unit 10 in the central processing unit 20. This process is the same as that of the second embodiment, in which after the other processing unit 30 analyzes the simulated failure information, the central processing unit 20 sets the retryable state of the central processing unit 10 via the simulated failure state setting signal line , and the activation signal line 32 connects the central processing unit 2.
This is done by starting 0.
中央処理装置２０が故障した場合の回復処理を中央処理
装置１０で行なう場合には、擬似故障設定命令を含むプ
ログラムを中央処理装置２０で実行するよう設定するこ
とで可能となる。If the central processing unit 10 is to perform recovery processing when the central processing unit 20 fails, this can be done by configuring the central processing unit 20 to execute a program that includes a pseudo failure setting command.
発明の効果
本発明には、プログラムの任意の時点に擬似故障設定命
令を設定すること九より、擬似故障状態を故障同腹プロ
グラムに通知出来るようにし、故障回復プログラムの評
価を詳細に十分できるという効果がある。Effects of the Invention The present invention has the advantage that by setting a pseudo-failure setting command at any point in the program, a pseudo-failure state can be notified to a faulty program, and a fault recovery program can be evaluated in sufficient detail. There is.
第１図は、本発明の第１の実施例を示す図、および第２
図は、第２の実施例を示す図でおる。
図において、１０．２０・・・・・・中央処理装置、１
１゜２１・・・・・・命令レジスタ、１２．２２・・・
・・・デコーダ。
１３．２３・・・・・・中央処理装置処理部、１４．２
４・・・・・・擬似故障情報送出信号、１５．２５・・
・・・・停止信号線、３０・・・・・・他処理装置、３
１．３２・・・・・・起動信号線、３３．３４・・・・
・・擬似故障状態設定信号３３１−
ネ ｌ 口FIG. 1 is a diagram showing a first embodiment of the present invention, and a diagram showing a second embodiment of the present invention.
The figure shows the second embodiment. In the figure, 10.20...Central processing unit, 1
1゜21...Instruction register, 12.22...
···decoder. 13.23...Central processing unit processing section, 14.2
4...Pseudo fault information sending signal, 15.25...
...stop signal line, 30...other processing device, 3
1.32...Start signal line, 33.34...
...pseudo-failure state setting signal 331-
Claims (1)
式において、 前記中央処理装置は、 擬似故障情報を有する命令を記憶する命令記憶手段と、 この命令記憶手段から読み出された命令を一時格納する
命令一時格納手段と、 この命令一時格納手段からの命令を解読し前記命令の検
出信号を出力する解読手段と、この解読手段からの検出
信号に応答して命令処理動作を停止する手段と、 この停止状態を前記他の処理装置に通知する第１の通知
手段とを備え、 前記他の処理装置は、 前記第１の通知手段からの通知に応答して前記命令一時
格納手段からの擬似故障情報にもとづいて擬似故障状態
を生成する手段と、 この擬似故障状態を生成したあとでこの状態を前記中央
処理装置に通知する第２の通知手段と、前記中央処理装
置の処理動作を再開させるだめの起動信号を前記中央処
理装置に供給する手段とを備えたことを特徴とする擬似
故障試験方式。[Scope of Claims] In a simulated fault testing system comprising a central processing unit and another processing unit, the central processing unit comprises: instruction storage means for storing instructions having simulated fault information; an instruction temporary storage means for temporarily storing issued instructions; a decoding means for decoding the command from the instruction temporary storage means and outputting a detection signal of the instruction; and an instruction processing unit in response to the detection signal from the decoding means. means for stopping the operation; and a first notifying means for notifying the other processing device of the stopped state, and the other processing device executes the command in response to the notification from the first notifying device. means for generating a pseudo-fault state based on pseudo-fault information from the temporary storage means; second notification means for notifying the central processing unit of the pseudo-fault state after generating the pseudo-fault state; and the central processing unit. and means for supplying a start signal to the central processing unit to restart the processing operation of the central processing unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198576A JPS5990151A (en) | 1982-11-12 | 1982-11-12 | Artificial fault test system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57198576A JPS5990151A (en) | 1982-11-12 | 1982-11-12 | Artificial fault test system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5990151A true JPS5990151A (en) | 1984-05-24 |
Family
ID=16393467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57198576A Pending JPS5990151A (en) | 1982-11-12 | 1982-11-12 | Artificial fault test system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990151A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60258653A (en) * | 1984-06-05 | 1985-12-20 | Nec Corp | Information processor |
-
1982
- 1982-11-12 JP JP57198576A patent/JPS5990151A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60258653A (en) * | 1984-06-05 | 1985-12-20 | Nec Corp | Information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2431182C2 (en) | Method, operating system and computer device for executing computer programme | |
| JPH02294739A (en) | Fault detecting system | |
| JPS5990151A (en) | Artificial fault test system | |
| JP2776815B2 (en) | Failure recovery method for multiprocessor system | |
| JPS60247750A (en) | Control system for initial system constitution | |
| JPS58201152A (en) | Automatic information acquition system | |
| JP2922981B2 (en) | Task execution continuation method | |
| JPS6128141B2 (en) | ||
| JP2000298599A (en) | Automatic testing system for exchange software | |
| JPS62284440A (en) | Software resource maintenance system for terminal equipment | |
| JPH02128237A (en) | Information processor | |
| JP2606431B2 (en) | Control memory failure recovery method | |
| JPS61101845A (en) | Test system of information processor | |
| Liddell | Simple design makes reliable computers | |
| JPH0253143A (en) | Pseudo fault generating system | |
| JPS6146535A (en) | Pseudo error setting control system | |
| JPS5927355A (en) | Information processing system | |
| JPS6125250A (en) | Fault recovery method of information processor | |
| JPH04211841A (en) | Duplex processor | |
| JPH0769846B2 (en) | Error processing circuit verification device | |
| JPS6258344A (en) | Fault recovering device | |
| JPH04330531A (en) | Check point processing system | |
| JPH0368035A (en) | Information processor | |
| JPH0374879B2 (en) | ||
| JPS59226948A (en) | Data processor |