JPS5990138A - 複数デ−タの変換回路 - Google Patents
複数デ−タの変換回路Info
- Publication number
- JPS5990138A JPS5990138A JP20016882A JP20016882A JPS5990138A JP S5990138 A JPS5990138 A JP S5990138A JP 20016882 A JP20016882 A JP 20016882A JP 20016882 A JP20016882 A JP 20016882A JP S5990138 A JPS5990138 A JP S5990138A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- analog
- conversion
- plural
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数データの変換回路に関するものである。
近来、マイクロコンピュータが多方面にわたって使用さ
れてきており、これに伴ってデジタルデータをアナログ
出力冗変換するインターフェイスとしてＤ−Ａ変換回路
の需要が急速に増大してきている。ところが複数種類の
アナログ出力を並列的に得ようとする場合に、データの
数だけＤ−Ａ変換回路を必要とし、その分だけの入力端
子を必要とするものであった。
れてきており、これに伴ってデジタルデータをアナログ
出力冗変換するインターフェイスとしてＤ−Ａ変換回路
の需要が急速に増大してきている。ところが複数種類の
アナログ出力を並列的に得ようとする場合に、データの
数だけＤ−Ａ変換回路を必要とし、その分だけの入力端
子を必要とするものであった。
そこで本発明は複数種類のデジタルデータを順次時分割
的にＤ−Ａ変換した後それぞれを容量素子に記憶きせる
ようにし、簡単な構成で安価な複数データの変換回路を
提供するものである。
的にＤ−Ａ変換した後それぞれを容量素子に記憶きせる
ようにし、簡単な構成で安価な複数データの変換回路を
提供するものである。
以下本発明の一実施例を図面に基づいて説明する。Ｌは
８ビツトのラッチ回路で、マイクロコンピュータ（図示
せず。）からのデジタルデータ（本例では８ビツト構成
）を一旦記憶するものである。ＲＥは８種類のデータを
記憶するレジスタ、Ａ ｙ 、 Ａ ｒはそれぞれデー
タの書込みおよび読ＩＪ’ｒし用のアドレス指定回路で
ある。ＤＥはＤ−Ａ変換回路、Ｍはマルチプレクサ、Ｓ
ＫはマルチプレクサＭの選択回路である。Ｃは８個の容
量素子Ｃ１〜Ｃ８からなる記憶回路、ＣＬはクリア回路
で、容量素子０１〜Ｃ８の充電電荷を放電せしめるりリ
ア回路である。
８ビツトのラッチ回路で、マイクロコンピュータ（図示
せず。）からのデジタルデータ（本例では８ビツト構成
）を一旦記憶するものである。ＲＥは８種類のデータを
記憶するレジスタ、Ａ ｙ 、 Ａ ｒはそれぞれデー
タの書込みおよび読ＩＪ’ｒし用のアドレス指定回路で
ある。ＤＥはＤ−Ａ変換回路、Ｍはマルチプレクサ、Ｓ
ＫはマルチプレクサＭの選択回路である。Ｃは８個の容
量素子Ｃ１〜Ｃ８からなる記憶回路、ＣＬはクリア回路
で、容量素子０１〜Ｃ８の充電電荷を放電せしめるりリ
ア回路である。
以上の構成は１チツプの集積回路にまとめである。
つぎに動作について説明する。ラッチ回路りには８種類
のデータが順次供給されるとともにこれに同期して端子
Ｓｔにストローブノマルスが供給され、各データが順次
ラッチされる。このデータのランチに伴ってアドレス指
定回路入りにアドレスデータが供給され、レジスタＲＥ
内の所望のアドレスに各データが順次書き込まれる。
のデータが順次供給されるとともにこれに同期して端子
Ｓｔにストローブノマルスが供給され、各データが順次
ラッチされる。このデータのランチに伴ってアドレス指
定回路入りにアドレスデータが供給され、レジスタＲＥ
内の所望のアドレスに各データが順次書き込まれる。
一方、読出し用のアドレス指定回路Ａτには端子ａｔか
らクロックパルスが供給され、レジスタＲＥから各デー
タが順次読み出される。
らクロックパルスが供給され、レジスタＲＥから各デー
タが順次読み出される。
なおこの読出しは上記書込み動作とタイミングをずらし
ておくのが好ましい。
ておくのが好ましい。
上記で読み出された各データはＤ−Ａ変換回路ＤＢによ
って時分割的にアナログ出力に変換され、マルチプレク
サＭに供給される。また上記クロ、ツクパルスは選択回
路Ｓｉｎに供給されその出力によって各アナログ出力が
容量素子０１〜Ｃ３ＶＱ分配され記憶される。各容量素
子０１〜Ｃ８の電圧はバッファＢ、〜Ｂ８を介して出力
される。
って時分割的にアナログ出力に変換され、マルチプレク
サＭに供給される。また上記クロ、ツクパルスは選択回
路Ｓｉｎに供給されその出力によって各アナログ出力が
容量素子０１〜Ｃ３ＶＱ分配され記憶される。各容量素
子０１〜Ｃ８の電圧はバッファＢ、〜Ｂ８を介して出力
される。
この読出し動作は繰り返し行なわれ、容量素子ＣＩ〜Ｃ
８へのアナログ出力の書換え直前に、クリア回路ＯＬの
出力によって、各容量素子ＣＩ−ＣＡの充Ｎ’Ｅ荷を放
電しておくものである。
８へのアナログ出力の書換え直前に、クリア回路ＯＬの
出力によって、各容量素子ＣＩ−ＣＡの充Ｎ’Ｅ荷を放
電しておくものである。
なおデジタルデータのビット蔽および種類は上記に限ら
ない。
ない。
以上のように本発明によれば、端子数を減らすことがで
き、しかも回路構成が簡単になる。
き、しかも回路構成が簡単になる。
さらに各構成を１チツプのモノリンツクＭ ＯＳＩＣ上
に作るのが容易であり、この場合部品数および実装コス
トの低減が図れる。
に作るのが容易であり、この場合部品数および実装コス
トの低減が図れる。
図面は本発明の一実施例を示したブロック図である。
Ｌ・・・ラッチ回路 ＲＥ・・・レジスタ１）
Ｅ・・・Ｄ−Ａ変換回路 Ｍ・・・マルチプレクサ ｃ、ｗａ８・・・容量素子 以 上 出願人 株式会社 精 工 舎 代理人 弁理士 最 上 務 Ｄ＋− Ｄ２・ 匹 Ｓｌ・ Ｓ込 ３ ２７０−
Ｅ・・・Ｄ−Ａ変換回路 Ｍ・・・マルチプレクサ ｃ、ｗａ８・・・容量素子 以 上 出願人 株式会社 精 工 舎 代理人 弁理士 最 上 務 Ｄ＋− Ｄ２・ 匹 Ｓｌ・ Ｓ込 ３ ２７０−
Claims (1)
- 複数種類のデジタルデータを記憶する記憶回路と、この
記憶回路内の各デジタルデータを順次時分割的にアナロ
グ出力に変換するＤ−Ａ変換回路と、各アナログ出力を
記憶するための容量素子と、この各容量素子に上記各ア
ナログ出力を分配して供給する制御回路とからなる複数
データの変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20016882A JPS5990138A (ja) | 1982-11-15 | 1982-11-15 | 複数デ−タの変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20016882A JPS5990138A (ja) | 1982-11-15 | 1982-11-15 | 複数デ−タの変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5990138A true JPS5990138A (ja) | 1984-05-24 |
Family
ID=16419920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20016882A Pending JPS5990138A (ja) | 1982-11-15 | 1982-11-15 | 複数デ−タの変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5990138A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4916353A (ja) * | 1972-05-19 | 1974-02-13 | ||
| JPS51150692A (en) * | 1975-06-20 | 1976-12-24 | Arita Kosei | High conductivity composed substance |
-
1982
- 1982-11-15 JP JP20016882A patent/JPS5990138A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4916353A (ja) * | 1972-05-19 | 1974-02-13 | ||
| JPS51150692A (en) * | 1975-06-20 | 1976-12-24 | Arita Kosei | High conductivity composed substance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4636783A (en) | Device for giving a pattern a rotation of an integral multiple of 90° with the pattern read from a memory on a block by block basis | |
| US4835675A (en) | Memory unit for data tracing | |
| US4679167A (en) | Apparatus for locating a memory module within a memory space | |
| EP0175420A3 (en) | Multiple programmable initialize words in a programmable read only memory | |
| EP0057096A2 (en) | Information processing unit | |
| JPS5990138A (ja) | 複数デ−タの変換回路 | |
| JPH0283896A (ja) | 読出し専用メモリ | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| JPS6310447B2 (ja) | ||
| US5500825A (en) | Parallel data outputting storage circuit | |
| JP3190781B2 (ja) | 半導体メモリ | |
| JP3001892B2 (ja) | メモリアクセス回路 | |
| SU1264239A1 (ru) | Буферное запоминающее устройство | |
| JPS5882351A (ja) | メモリ装置 | |
| JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
| SU1587537A1 (ru) | Устройство дл обслуживани сообщений | |
| JP2661596B2 (ja) | Ｃｄ−ｒｏｍ用ｄｒａｍアドレス生成回路 | |
| SU964731A1 (ru) | Буферное запоминающее устройство | |
| SU1481851A1 (ru) | Устройство дл поиска свободных зон пам ти | |
| JP2697164B2 (ja) | フィールドメモリ | |
| KR890004805Y1 (ko) | 씨디롬(cd-rom) 드라이버의 디지탈 데이터 순서 변환회로 | |
| JPH0520173A (ja) | キヤツシユメモリ回路 | |
| RU1827713C (ru) | Устройство задержки | |
| JP2855750B2 (ja) | Ｅｐｒｏｍアドレス選択回路 | |
| JPH0770237B2 (ja) | マスクｒｏｍ読出しデ−タの一部修正回路 |