JPS5987546A - Software protecting system - Google Patents
Software protecting systemInfo
- Publication number
- JPS5987546A JPS5987546A JP57197592A JP19759282A JPS5987546A JP S5987546 A JPS5987546 A JP S5987546A JP 57197592 A JP57197592 A JP 57197592A JP 19759282 A JP19759282 A JP 19759282A JP S5987546 A JPS5987546 A JP S5987546A
- Authority
- JP
- Japan
- Prior art keywords
- program
- bit information
- address signal
- program word
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
Description
【発明の詳細な説明】 この発明は、ソフトウェア保護方式に関する。[Detailed description of the invention] The present invention relates to a software protection scheme.
マイクロコンピュータ等では、ＲＯＭ （リード・オン
リー・メモリ）に、そのソフトウェア（ファームウェア
）が書込まれている。このソフトウェアの内容は、その
読み出しにより、簡単に外部に取り出されコピーされて
しまうという問題を有する。In microcomputers, software (firmware) is written in ROM (read only memory). There is a problem in that the contents of this software can be easily taken out and copied outside when read.
この発明の目的は、簡単な回路の追加により、実現でき
るソフトウェア保護方式を提供することにある。An object of the present invention is to provide a software protection system that can be implemented by adding simple circuits.
この発明の他の目的は、以下の説明及び図面から明らか
になるであろう。Other objects of the invention will become apparent from the following description and drawings.
以下、この発明を実施例とともに詳細に説明する。Hereinafter, this invention will be explained in detail together with examples.
図面には、この発明に従ったＲＯＭの読み出し方式の一
実施例のブロック図が示されている。The drawing shows a block diagram of an embodiment of a ROM reading method according to the present invention.
ＲＯＭは、特に制限されないが、ＤＯ−Ｄｌからなる１
バイトのプログラム語からなる所定のソフトウェアが書
込まれる。このソフトウェアを形成するにあたり、各プ
ログラム語において、その特定のビット情報、例えば、
ＤＯが論理１ならば他の特定のピント情報Ｄ１をそのま
まにし、上記ＤＯが論理ＯならばＤＩを反転させてＲＯ
Ｍに書込むものである。The ROM is not particularly limited, but may be 1 consisting of DO-Dl.
Predetermined software consisting of byte program words is written. In forming this software, in each program word, its specific bit information, e.g.
If DO is logic 1, other specific focus information D1 is left as is, and if DO is logic 0, DI is inverted and RO
This is what is written to M.
また、令書込もうとするプログラム語の１つ前のアドレ
ス信号の特定のビット情報Ａｎが論理１ならばそのプロ
グラム語の他の特定のビット情報Ｄ７をそのままにし、
上記Ａｎが論理０ならばＤｌを反転させてＲＣＩＭに書
込むものである。Further, if the specific bit information An of the address signal immediately before the program word to which the instruction is to be written is logic 1, the other specific bit information D7 of that program word is left as is,
If the above An is a logic 0, Dl is inverted and written to the RCIM.
このような１つのソフトウェアを構成する各プログラム
語の変換は、上記一定の規則性を利用して簡単な変換プ
ログラムを通すことにより容易に作成できる。Conversion of each program word constituting one piece of software can be easily created by running a simple conversion program using the above-mentioned certain regularity.
そして、その読み出しにおいては、図面に示したような
、簡単な回路を付加するだけでよい。To read the information, it is sufficient to simply add a simple circuit as shown in the drawing.
ずなわら、Ｉ’２０Ｍの出方端子ＤＩには、並列形態に
された正相バスドライバと逆相バスドライバとが設けら
れ、その制御端子に出方端子Ｄｏの信号が印加される。Of course, the output terminal DI of I'20M is provided with a positive-phase bus driver and a negative-phase bus driver arranged in parallel, and a signal from the output terminal Do is applied to the control terminal thereof.
この出方ＤＯが論理１ならば上記正相バスドライバが動
作し、逆相バスドライバが不動作にされる。また、上記
出力ＤＯが論理〇ならば上記逆相バスドライバが動作し
、正相バスドライバが不動作にされる。If this output DO is logic 1, the positive phase bus driver is activated and the negative phase bus driver is deactivated. Further, if the output DO is a logic 0, the negative phase bus driver is activated and the positive phase bus driver is deactivated.
また、ＲＯＭの出方端子Ｄ１には、上記同様な並列形態
にされた正相バスドライバと逆相バスドライバとが設け
られ、その制御端子にＤ型フリップフロップＦＦの出力
Ｑが印加される。このＤ型フリップフロップＦＦのデー
タ久方端子りには、アドレス信号の特定のビット情報Ａ
ｎが印加される。そして、そのクロック端子ＣＫにはア
ドレスストローブ信号ｃｓが印加される。Further, the output terminal D1 of the ROM is provided with a positive-phase bus driver and a negative-phase bus driver in the same parallel configuration as described above, and the output Q of the D-type flip-flop FF is applied to the control terminal thereof. The data terminal of this D-type flip-flop FF contains specific bit information A of the address signal.
n is applied. An address strobe signal cs is applied to the clock terminal CK.
上記ＲＯＭの読み出し時におい′Ｃ１その読み出された
プログラム語の信号ＤＯが論理１ならば正相バスドライ
バが動作しで、他の特定のビット情報Ｄ１をそのままと
し、上記ＤＯが論理０ならば逆相バスドライバが動作し
て、Ｄｌを反転させてデータバスへ伝える。When reading the above ROM, if the signal DO of the read program word is logic 1, the positive phase bus driver operates and other specific bit information D1 is left as is, and if the above DO is logic 0, the positive phase bus driver operates. The anti-phase bus driver operates to invert Dl and transmit it to the data bus.
また、端子Ｄ７に設けられた正相バスドライバと逆相バ
スドライバには、Ｄ型フリップフロップＦＦを通してア
ドレス信号の特定のビット情報Ａｎが伝えられるので、
今読み出そうとするプログラム語の１つ前のアドレス信
号の特定のビット情報Ａｎが論理１ならば、その出力Ｑ
が論理１となって正相バスドライバを動作させるため、
他の特定のビット情報Ｄ７をそのままとし、上記Ａｎが
論理０ならば逆相バスドライバを動作させるため、Ｄｌ
を反転させてデータバスへ伝える。Further, specific bit information An of the address signal is transmitted to the positive phase bus driver and negative phase bus driver provided at the terminal D7 through the D-type flip-flop FF.
If the specific bit information An of the address signal immediately before the program word to be read is logic 1, the output Q
becomes logic 1 and operates the positive phase bus driver, so
Dl
is inverted and transmitted to the data bus.
このようにして、正規のプログラム語が順次読み出され
るものである。In this way, regular program words are read out in sequence.
、上記読み出し回路を用いない場合には、特定のプログ
ラム語を構成しない意味不明なものとなってしまい、し
かも正規の一連のプログラム語及びアドレス信号がキー
信号を構成するため、特定のプログラム語を構成しない
意味不明な信号からの解読を不可能にするので、ソフト
ウェアの保護がなされる。If the above readout circuit is not used, the result will be a meaningless message that does not constitute a specific program word.Moreover, since a regular series of program words and address signals constitute a key signal, it will not be possible to read a specific program word. The software is protected by making it impossible to decipher it from non-structural and nonsensical signals.
特に、上記読み出し回路を１チツプ半導体集積回路装置
で構成した場合には、その回路構成が外部から不明とな
るのでソフトウェアの保護のよりいっそうの強化を図る
ことができる。In particular, when the readout circuit is constructed from a one-chip semiconductor integrated circuit device, the circuit configuration becomes unknown from the outside, so that software protection can be further strengthened.
この発明は、前記実施例に限定されない。The invention is not limited to the above embodiments.
プログラム語の特定のピント情報を反転させるか否かに
用いるキー信号としての信号は、プログラム語又はアド
レス信号のいずれか一方のみを利用するものとしてもよ
い。また、その数及び組合せは種々の実施形態を採るこ
とが出来るものである。The key signal used to determine whether or not specific focus information of a program word is to be inverted may be either the program word or the address signal. Further, the number and combination thereof can be varied in various embodiments.
この発明は、ソフトウェアの保護方式として広く利用す
ることができる。This invention can be widely used as a software protection system.
【図面の簡単な説明】
図面は、この発明に従ったＲＯＭの読み出し方式の一実
施例を示すブロック図である。BRIEF DESCRIPTION OF THE DRAWINGS The drawing is a block diagram showing an embodiment of a ROM reading method according to the present invention.
Claims (1)
はプログラム語の特定のビット情報に従っ°ζ、プログ
ラム語の他の特電のビット情報を反転させ゛ζ書込み、
その読み出しにおいて上記プログラムアドレス信号及び
／又はプログラム語の特定のビア）情報をキー信号とし
て、続み出しプログラム語の、ト記他の特定のビット情
報を元の状態にもどすようにしたことを特徴とするソフ
トウェア保の方式。 ２、ト記メモリ装νは、半導体リ ド・オンリー・メモ
リであり、上記プログラムアドレス信号は、書込み及び
睨み出すプログラム語より前の書込み又は睨み出しに用
いたアドレス信号であることを特徴とする特許請求の範
囲の範囲第１項記載のラフ１ウエア保緻方式。 ３、上記プログラムアドレス信号及び／又はプログラム
語の特定のビット情報をキー信号−として、読み出しプ
ログラム語の上記他の特定のビット情報を元の状態にも
どすための回路は、１チツプの半導体集積回路装置で構
成されるものであることを特徴とする特許請求の範囲の
範囲第１又は第２項記載のソフトウェア保護方式。[Claims] 1. Inverting other special bit information of the program word according to the program address signal and/or specific bit information of the program word in the memory device in advance;
The feature is that during reading, the program address signal and/or specific via information of the program word is used as a key signal, and other specific bit information of the continuation program word is returned to its original state. A method of software protection. 2. The memory device ν is a semiconductor read-only memory, and the program address signal is an address signal used for writing or looking before the program word to be written or looking. A rough 1-wear maintenance method according to claim 1. 3. The circuit for restoring the other specific bit information of the read program word to its original state using the program address signal and/or specific bit information of the program word as a key signal is a one-chip semiconductor integrated circuit. A software protection system according to claim 1 or 2, characterized in that the software protection system is constituted by a device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197592A JPS5987546A (en) | 1982-11-12 | 1982-11-12 | Software protecting system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57197592A JPS5987546A (en) | 1982-11-12 | 1982-11-12 | Software protecting system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5987546A true JPS5987546A (en) | 1984-05-21 |
Family
ID=16377043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57197592A Pending JPS5987546A (en) | 1982-11-12 | 1982-11-12 | Software protecting system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5987546A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267656A (en) * | 1988-09-01 | 1990-03-07 | Nec Ic Microcomput Syst Ltd | Single chip microcomputer |
| JPH03229338A (en) * | 1990-02-05 | 1991-10-11 | Matsushita Electron Corp | Rom testing method |
| JPH04105846U (en) * | 1991-02-21 | 1992-09-11 | 日立電子エンジニアリング株式会社 | Cartridge insertion prevention mechanism in recording media cartridge storage body |
| JPH0744375A (en) * | 1993-07-29 | 1995-02-14 | Nec Corp | Ciphered data processor |
-
1982
- 1982-11-12 JP JP57197592A patent/JPS5987546A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267656A (en) * | 1988-09-01 | 1990-03-07 | Nec Ic Microcomput Syst Ltd | Single chip microcomputer |
| JPH03229338A (en) * | 1990-02-05 | 1991-10-11 | Matsushita Electron Corp | Rom testing method |
| JPH04105846U (en) * | 1991-02-21 | 1992-09-11 | 日立電子エンジニアリング株式会社 | Cartridge insertion prevention mechanism in recording media cartridge storage body |
| JPH0744375A (en) * | 1993-07-29 | 1995-02-14 | Nec Corp | Ciphered data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940020228A (en) | Data storage | |
| EP0395377B1 (en) | Status register for microprocessor | |
| JPS5987546A (en) | Software protecting system | |
| WO1987004541A1 (en) | Central processing unit | |
| JPS6022774B2 (en) | Input/output terminal control method | |
| JPH01123342A (en) | Writing protecting circuit for memory | |
| JPH0421221B2 (en) | ||
| SU1370766A1 (en) | Device for non-standard one-time switching | |
| JPS6020779B2 (en) | Composite computer system | |
| JPH05334099A (en) | Write circuit for state setting register | |
| JPH03276346A (en) | Memory card | |
| SU1126957A1 (en) | Device for processing interruptions | |
| JPH05128013A (en) | Contents display system for parity memory | |
| JPS62197847A (en) | Semiconductor integrated circuit device | |
| JPS6313200A (en) | Integrated circuit | |
| JPS61141067A (en) | Priority discriminating device | |
| JPS63144496A (en) | Write control system for storage device | |
| JPS6134795A (en) | Read only memory | |
| JPS59109950A (en) | Error processing system of control storage device | |
| JPH04362752A (en) | Memory write protection circuit | |
| JPH06243049A (en) | Parity control circuit | |
| JPH0137019B2 (en) | ||
| JPH11161559A (en) | Storage device with parity check function | |
| JPH01258054A (en) | Access control system for storage device | |
| JPS61294556A (en) | Detection system for program malfunction |