JPS5980974A - 高周波スイツチ - Google Patents
高周波スイツチInfo
- Publication number
- JPS5980974A JPS5980974A JP19074882A JP19074882A JPS5980974A JP S5980974 A JPS5980974 A JP S5980974A JP 19074882 A JP19074882 A JP 19074882A JP 19074882 A JP19074882 A JP 19074882A JP S5980974 A JPS5980974 A JP S5980974A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- terminal
- gate
- fet
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 238000003780 insertion Methods 0.000 abstract description 15
- 230000037431 insertion Effects 0.000 abstract description 15
- 101150015217 FET4 gene Proteins 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000004891 communication Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 101000760663 Hololena curta Mu-agatoxin-Hc1a Proteins 0.000 description 1
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000021395 porridge Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電界効果トランジスタ（ＦＥＴ）を用いて直流
から数ＧＨｚ程度の信号の経路を切替る電子スイッチに
関するものであり、特に、低消費電力で動作しかつモノ
リンツクｉＣ化が容易でしかも広帯域にわたって挿入損
失及びアインーレー／ヨン特性に優れた構成に関するも
のである。
から数ＧＨｚ程度の信号の経路を切替る電子スイッチに
関するものであり、特に、低消費電力で動作しかつモノ
リンツクｉＣ化が容易でしかも広帯域にわたって挿入損
失及びアインーレー／ヨン特性に優れた構成に関するも
のである。
無線通信の分野において、複数の高周波信号を高速（Ｃ
選択又は切替するため、電子デバイスを用いた高周波ス
イッチが使用される。従来、利得を持たない高周波スイ
ッチとして、（１） ＰＩＮダイオード又はショットキ
ーダイオードを用いたもの、（２）ＦＥＴアナログスイ
ッチを用いたもの、等が考えられている。このうち、（
１）によれば高周波スイッチの重要な特性である挿入損
失、アイソレーション等に良好な特性を得ることができ
るが、スイッチの制御信号として数ｍＡ〜数＋ｍＡのバ
イアス電流を必要とし、消費電力が大きい。また、ダイ
オードは２端子素子なので高周波信号と制御信号を分離
する回路が必要であり、従来は高周波信号は交流結合と
し、かつバイアス電流はコイルを介して供給することに
より周波数的に２つの信号を分離していた。このため、
高周波信号はある下限周波数で帯域が制限される。また
制御信号の帯域も制限されるので、切替速度の高速化に
も限界があった。さらに、コイルを必要とするのでモノ
リ／７りＩＣ化が困離であり、量産性に問題があった。
選択又は切替するため、電子デバイスを用いた高周波ス
イッチが使用される。従来、利得を持たない高周波スイ
ッチとして、（１） ＰＩＮダイオード又はショットキ
ーダイオードを用いたもの、（２）ＦＥＴアナログスイ
ッチを用いたもの、等が考えられている。このうち、（
１）によれば高周波スイッチの重要な特性である挿入損
失、アイソレーション等に良好な特性を得ることができ
るが、スイッチの制御信号として数ｍＡ〜数＋ｍＡのバ
イアス電流を必要とし、消費電力が大きい。また、ダイ
オードは２端子素子なので高周波信号と制御信号を分離
する回路が必要であり、従来は高周波信号は交流結合と
し、かつバイアス電流はコイルを介して供給することに
より周波数的に２つの信号を分離していた。このため、
高周波信号はある下限周波数で帯域が制限される。また
制御信号の帯域も制限されるので、切替速度の高速化に
も限界があった。さらに、コイルを必要とするのでモノ
リ／７りＩＣ化が困離であり、量産性に問題があった。
一方、（２）の構成によれば、ＦＥＴは電圧制御素子で
あるためゲート電圧を変えるだけで容易にオン・オフ制
御ができ、しかもＦＥＴを受動素子として使用するので
ドレインバイアスが不要である。従って、消費電力はほ
ぼ零にできる。また、ＦＥＴは３端子素子であるため、
高周波信号と制御信号は予め分離されており、両信号の
帯域を制限する必要がない。このだめ、高周波信号の広
帯域化と切替速度の向上が可能である。さらに、バイア
ス回路にコイルが不要であるため、モノリシックＩＣ化
が容易であり、多数のスイッチを１チツプ上に構成する
ことも可能である。これに使用するＦＥＴには、オン抵
抗が小さくかつ電極間容量が小さいことが要求されるが
、特にガリウム・ひ素ＦＥＴ （ＧａＡｓ −ＦＥＴ
）はこの点で有利であり、広帯域の高周波スイッチを実
現することができる。
あるためゲート電圧を変えるだけで容易にオン・オフ制
御ができ、しかもＦＥＴを受動素子として使用するので
ドレインバイアスが不要である。従って、消費電力はほ
ぼ零にできる。また、ＦＥＴは３端子素子であるため、
高周波信号と制御信号は予め分離されており、両信号の
帯域を制限する必要がない。このだめ、高周波信号の広
帯域化と切替速度の向上が可能である。さらに、バイア
ス回路にコイルが不要であるため、モノリシックＩＣ化
が容易であり、多数のスイッチを１チツプ上に構成する
ことも可能である。これに使用するＦＥＴには、オン抵
抗が小さくかつ電極間容量が小さいことが要求されるが
、特にガリウム・ひ素ＦＥＴ （ＧａＡｓ −ＦＥＴ
）はこの点で有利であり、広帯域の高周波スイッチを実
現することができる。
しかしながら、ＦＥＴを用いたスイッチでは高い周波数
におけるアイソレーション及び挿入損失が（１）の構成
に比べてやや劣るといった欠点があった。
におけるアイソレーション及び挿入損失が（１）の構成
に比べてやや劣るといった欠点があった。
この点を以下で説明する。第１図（ａ）はＧａＡｓ Ｆ
ＥＴを用いた高周波スイッチの従来の構成例で、同図（
ｂ）はその等価１包路を示したものである。同図におい
て、１は第１の高周波信号入出力端子（ポート１）、２
は第２の高周波信号入出力端子（ポート２）、３は制御
電圧入力端子、４はノーマリ２・オン形ＧａＡｓ ＦＥ
Ｔを用いたスイッチＦＥＴである。スイッチＦＥＴ ４
のドレインＤは端子１と接続され、ソースＳは端子２と
接続され、ゲートＧはバイア長抵抗Ｒ６を介して制御電
圧入力端子３と接続されている。なおＣＤＳはＦＥＴの
ドレイ／・ソース間容量、ＣＤＧはドレイ、ン・ゲート
間容量、ＣＧＳはゲート・ソース間容量、オン抵抗Ｒ８
ＮはＦＥＴがオン状態でのドレイン・ソース間抵抗（チ
ャネル抵抗）である。また、スイッチＦＥＴ ４のゲー
ト幅Ｗｇは線路インピーダンスが５００の場合、５００
μｘｎ７２０００μｍ程度に選ばれる。さらに、端子１
，２の直流電位は零とする。この構成で端子３を接地す
ると、ＦＥＴ ４は零バイアスとなってドレイン・ソー
ス間が導通状態となり、スイッチはオンとなる。捷た、
端子３にＦＥＴのしきい値電圧より低い電圧（逆）くイ
アス）を加えるとオフとなる。オフのときスイッチは同
図（ロ）の等価回路で表わされ、ポートｌとポート２の
間は直流的には遮断されるが、交流的には容量ＣＤ８と
ＣＤＧ及びＣ６８の直列容量によって結合している。す
なわち、ポート１とポート２の間の見かけ容量ＣＴは、 ＣＴ＝Ｃｎｓ＋Ｃ，＞ｃｓｃｃｓ／（ＣＤｇ＋ＣｏＢ）
（１）となる。周波数が高くなるにつれてＣ１
のインピーダンスは低くなるので、ポート間のアイソレ
ーションが劣化する。このため使用できる帯域が狭いと
いう欠点があった。
ＥＴを用いた高周波スイッチの従来の構成例で、同図（
ｂ）はその等価１包路を示したものである。同図におい
て、１は第１の高周波信号入出力端子（ポート１）、２
は第２の高周波信号入出力端子（ポート２）、３は制御
電圧入力端子、４はノーマリ２・オン形ＧａＡｓ ＦＥ
Ｔを用いたスイッチＦＥＴである。スイッチＦＥＴ ４
のドレインＤは端子１と接続され、ソースＳは端子２と
接続され、ゲートＧはバイア長抵抗Ｒ６を介して制御電
圧入力端子３と接続されている。なおＣＤＳはＦＥＴの
ドレイ／・ソース間容量、ＣＤＧはドレイ、ン・ゲート
間容量、ＣＧＳはゲート・ソース間容量、オン抵抗Ｒ８
ＮはＦＥＴがオン状態でのドレイン・ソース間抵抗（チ
ャネル抵抗）である。また、スイッチＦＥＴ ４のゲー
ト幅Ｗｇは線路インピーダンスが５００の場合、５００
μｘｎ７２０００μｍ程度に選ばれる。さらに、端子１
，２の直流電位は零とする。この構成で端子３を接地す
ると、ＦＥＴ ４は零バイアスとなってドレイン・ソー
ス間が導通状態となり、スイッチはオンとなる。捷た、
端子３にＦＥＴのしきい値電圧より低い電圧（逆）くイ
アス）を加えるとオフとなる。オフのときスイッチは同
図（ロ）の等価回路で表わされ、ポートｌとポート２の
間は直流的には遮断されるが、交流的には容量ＣＤ８と
ＣＤＧ及びＣ６８の直列容量によって結合している。す
なわち、ポート１とポート２の間の見かけ容量ＣＴは、 ＣＴ＝Ｃｎｓ＋Ｃ，＞ｃｓｃｃｓ／（ＣＤｇ＋ＣｏＢ）
（１）となる。周波数が高くなるにつれてＣ１
のインピーダンスは低くなるので、ポート間のアイソレ
ーションが劣化する。このため使用できる帯域が狭いと
いう欠点があった。
アイソレーションを改善するためには、ＣＴを小さくす
ればよい。そこで、ＦＥＴのゲート幅Ｗ２を狭くして電
極間容量を減らし、ＣＴを小さくする構成が考えられる
。しかしながら、鞠を狭くするとチャネル抵抗Ｒ８Ｎが
大きくなるので、挿入損失が増加する。挿入損失を１ｄ
Ｂ以下にするだめに必要なゲート幅は、伝送線路インピ
ーダンスＲ８が５０Ωのどき５００μｍ〜２０００ ｐ
ｍ程度であり、・これ以下では急激に損失が増加する。
ればよい。そこで、ＦＥＴのゲート幅Ｗ２を狭くして電
極間容量を減らし、ＣＴを小さくする構成が考えられる
。しかしながら、鞠を狭くするとチャネル抵抗Ｒ８Ｎが
大きくなるので、挿入損失が増加する。挿入損失を１ｄ
Ｂ以下にするだめに必要なゲート幅は、伝送線路インピ
ーダンスＲ８が５０Ωのどき５００μｍ〜２０００ ｐ
ｍ程度であり、・これ以下では急激に損失が増加する。
従ってＷｇを狭くしてＣＴを小さくする構成には限界が
ある。
ある。
次に、第１図の高周波スイッチでは、オフ状態のときポ
ート１とポート２が開放となるだめ、入力波が反射して
不都合となる場合がある。従来、このような場合には、
第２図（ａ）に示す終端形スイッチが用いられてきた。
ート１とポート２が開放となるだめ、入力波が反射して
不都合となる場合がある。従来、このような場合には、
第２図（ａ）に示す終端形スイッチが用いられてきた。
この構成は第１図（ａ）の構成に２つの終端抵抗Ｒ８，
終端制御ＦＥＴ ６及び７゜終端制御電圧入力端子５及
びバイアス抵抗Ｒ６２を付加したものでおる。このスイ
ッチをオフにするときには、端子３に逆バイアスを加え
端子５を接地してＦＥＴ ６及び７をオン状態にする。
終端制御ＦＥＴ ６及び７゜終端制御電圧入力端子５及
びバイアス抵抗Ｒ６２を付加したものでおる。このスイ
ッチをオフにするときには、端子３に逆バイアスを加え
端子５を接地してＦＥＴ ６及び７をオン状態にする。
これにより、ポート１及びポート２はＲ８のインピーダ
ンスで終端され、反射を抑えることができる。また、ス
イッチをオンにするときには、端子３を接地し、端子５
に逆バイアスを加える。このとき、ＦＥＴ４はオン、Ｆ
ＥＴ６及び７はオフとなり、同図（ロ）の等価回路で表
される。ただし、容量ＣＴ Ｉ ＣＴ２１ ｃ’ｒ３は
それぞれＦＥＴ４ 、 ＦＥＴ６ 、 ＦＥＴ７のノー
ス・ドレイン間の見かけの容量である。これらのＦＥＴ
は、いずれもオン抵抗Ｒ８Ｎを線路インピーダンスＲ８
に比べて十分小さくするだめにゲート幅が５００μｍ〜
２０００μｍ程度に選ばれる。従って、この構成ではＣ
７ＨＣＴ２ 、 Ｃ７３がかなり大きく、■ＲＯＭとＣ
Ｔの並列インピーダンス、■ＣＴ２とＲ８の直列インピ
ーダンス、■ＣＴ３とＲ８の直列インピーダンスの３部
分から成るπ形ネットワークによって、周波数が高くな
ると挿入損失が増加するという欠点があった。
ンスで終端され、反射を抑えることができる。また、ス
イッチをオンにするときには、端子３を接地し、端子５
に逆バイアスを加える。このとき、ＦＥＴ４はオン、Ｆ
ＥＴ６及び７はオフとなり、同図（ロ）の等価回路で表
される。ただし、容量ＣＴ Ｉ ＣＴ２１ ｃ’ｒ３は
それぞれＦＥＴ４ 、 ＦＥＴ６ 、 ＦＥＴ７のノー
ス・ドレイン間の見かけの容量である。これらのＦＥＴ
は、いずれもオン抵抗Ｒ８Ｎを線路インピーダンスＲ８
に比べて十分小さくするだめにゲート幅が５００μｍ〜
２０００μｍ程度に選ばれる。従って、この構成ではＣ
７ＨＣＴ２ 、 Ｃ７３がかなり大きく、■ＲＯＭとＣ
Ｔの並列インピーダンス、■ＣＴ２とＲ８の直列インピ
ーダンス、■ＣＴ３とＲ８の直列インピーダンスの３部
分から成るπ形ネットワークによって、周波数が高くな
ると挿入損失が増加するという欠点があった。
本発明は、これらの欠点を解決するため、（１）スイッ
チＦＥＴがオフのときのみゲートを高周波的に接地する
回路を設けることによりオン状態のときの挿入損失を増
加することなくアイソレーションを改善すると共に、（
２）終端形スイッチにおいて終端抵抗及び終端制御ＦＥ
Ｔ０代りにオン抵抗が終端抵抗に等しい値をもつ終端Ｆ
ＥＴを用いることによって高い周波数での挿入損失の増
加を抑えた高周波スイッチを提供するものである。
チＦＥＴがオフのときのみゲートを高周波的に接地する
回路を設けることによりオン状態のときの挿入損失を増
加することなくアイソレーションを改善すると共に、（
２）終端形スイッチにおいて終端抵抗及び終端制御ＦＥ
Ｔ０代りにオン抵抗が終端抵抗に等しい値をもつ終端Ｆ
ＥＴを用いることによって高い周波数での挿入損失の増
加を抑えた高周波スイッチを提供するものである。
以下本発明の詳細な説明する。
第３図（ａ）は本発明の第１の実施例でちって、１゜２
．３．４については第１図（ａ）と同一である。また、
８はゲートスイッチ制御電圧入力端子、９はゲートスイ
ッチＦＥＴであり、ＦＥＴ９のドレインＤは容量Ｃ６を
介してＦＥＴ ４のゲートＧに接続され、ソースＳは接
地され、ゲートＧは端子８に接続される。また、Ｃｇ＞
＞ＣＤｇ ＊ Ｃｃｓ とする。
．３．４については第１図（ａ）と同一である。また、
８はゲートスイッチ制御電圧入力端子、９はゲートスイ
ッチＦＥＴであり、ＦＥＴ９のドレインＤは容量Ｃ６を
介してＦＥＴ ４のゲートＧに接続され、ソースＳは接
地され、ゲートＧは端子８に接続される。また、Ｃｇ＞
＞ＣＤｇ ＊ Ｃｃｓ とする。
この回路は、Ｍ１図（ａ）の回路において、スイッチＦ
ＥＴ ４がオフのときのみゲートを容ｔｃ。を介して高
周波的に接地する回路を付加したものである。
ＥＴ ４がオフのときのみゲートを容ｔｃ。を介して高
周波的に接地する回路を付加したものである。
このスイッチをオフにするときには、端子３に逆バイア
スを加え端子８を接地とする。このときＦＥＴ ４はオ
フＮ ＦＥＴ９はオンとなり、スイッチの等価回路は同
図（ｂ）のようになる。なお、ＣＧのインピーダンスは
十分小さいので省略した。また、ＦＥＴ ９のオン抵抗
についても、ＦＥＴ９のゲート幅をＦＥＴ ４のゲート
幅の１０分の１程贋とすることにより 、ＣＤＧ ｒ
ＣＧＳのインピーダンスに対して十分小さくできるので
省略した。この等価回路からポー）１ 、２間の見かけ
の容量ＣＴ’はＣＴ′＝ＣＤＳとなり１第１図（−の回
路のＣ０と比べてＣ８０とＣ６８の直夕ＩＪ容量がない
分だけ小さくなる。従って゛この構成によりアイソレー
ションを数ｄＢ〜１０ｄＢ程度改善するこ°とができる
。一方、このスイッチをオンにするときには、端子３を
接地とし、端子８に逆）くイアスを加える。このときＦ
ＥＴ ４はオン、ＦＥＴ９はオフとなり、スイッチの等
価回路は同図（Ｃ）のように書ける。ただし、Ｃ１４は
ＦＥＴ ９のドレイン・ソース間の見かけの容量である
。今、ＦＥＴ９のゲート幅をＦＥＴ ４のゲート幅の１
０分の１程度にしても十分アイル−ンヨ／改善効果があ
るので、Ｃ１４はＦＥＴ ４のＣＤＧ ｌ ｃａｓの１
０分の１程度にできる。従って、ＣＴ４の影響は小さく
、オンのときには第１図（ａ）の構成とほぼ等価になり
、同等の特性が得られる。このようにして、第３図（ａ
）の構成により高い周波数でもアイツレ−／ヨンの良好
な高周波スイッチを提供することができる。
スを加え端子８を接地とする。このときＦＥＴ ４はオ
フＮ ＦＥＴ９はオンとなり、スイッチの等価回路は同
図（ｂ）のようになる。なお、ＣＧのインピーダンスは
十分小さいので省略した。また、ＦＥＴ ９のオン抵抗
についても、ＦＥＴ９のゲート幅をＦＥＴ ４のゲート
幅の１０分の１程贋とすることにより 、ＣＤＧ ｒ
ＣＧＳのインピーダンスに対して十分小さくできるので
省略した。この等価回路からポー）１ 、２間の見かけ
の容量ＣＴ’はＣＴ′＝ＣＤＳとなり１第１図（−の回
路のＣ０と比べてＣ８０とＣ６８の直夕ＩＪ容量がない
分だけ小さくなる。従って゛この構成によりアイソレー
ションを数ｄＢ〜１０ｄＢ程度改善するこ°とができる
。一方、このスイッチをオンにするときには、端子３を
接地とし、端子８に逆）くイアスを加える。このときＦ
ＥＴ ４はオン、ＦＥＴ９はオフとなり、スイッチの等
価回路は同図（Ｃ）のように書ける。ただし、Ｃ１４は
ＦＥＴ ９のドレイン・ソース間の見かけの容量である
。今、ＦＥＴ９のゲート幅をＦＥＴ ４のゲート幅の１
０分の１程度にしても十分アイル−ンヨ／改善効果があ
るので、Ｃ１４はＦＥＴ ４のＣＤＧ ｌ ｃａｓの１
０分の１程度にできる。従って、ＣＴ４の影響は小さく
、オンのときには第１図（ａ）の構成とほぼ等価になり
、同等の特性が得られる。このようにして、第３図（ａ
）の構成により高い周波数でもアイツレ−／ヨンの良好
な高周波スイッチを提供することができる。
第４図（ａ）は本発明の第２の実施例であり、終端形ス
イッチの構成を示している。図中の１，２゜３．４．５
については第２図（ａ）と同一であり、１０及び１１は
オン抵抗が終端抵抗Ｒ０にｉしい値を持つ終端ＦＥＴで
ある。一般にＦＥＴのオン抵抗はゲート幅に反比例する
ので、ゲート幅を変えることによって任意のオン抵抗を
得ることができる。例として、ＲｏＮ＝Ｒｏ＝５０Ωと
なるＧａＡｓ ＦＥＴのゲート幅は５０μｍ〜２００μ
ｍ程度である。
イッチの構成を示している。図中の１，２゜３．４．５
については第２図（ａ）と同一であり、１０及び１１は
オン抵抗が終端抵抗Ｒ０にｉしい値を持つ終端ＦＥＴで
ある。一般にＦＥＴのオン抵抗はゲート幅に反比例する
ので、ゲート幅を変えることによって任意のオン抵抗を
得ることができる。例として、ＲｏＮ＝Ｒｏ＝５０Ωと
なるＧａＡｓ ＦＥＴのゲート幅は５０μｍ〜２００μ
ｍ程度である。
この終端形スイッチをオフにするときには、端子３に逆
バイアスを加え、端子５を接地する。これにより、ＦＥ
Ｔ ４はオフ、ＦＥＴ １０及び１１はオンとなるので
、ポート１及びポート２はＦＥＴ ６及び７のオン抵抗
Ｒ８によって終端され、反射を抑えることができる。ま
た、このスイッチをオンにするときには、端子３を接地
、端子５に逆バイアスを加える。このときＦＥＴ ４は
オン、ＦＥＴｌ０及び１１はオフとなり、同図（ｂ）の
等何回路で表わせる。ただし、容量ｃＴＩ ＣＴ２’
ｌ ＣＴａ’はそれぞれＦＥＴ４ 、 ＦＥＴ１０ 、
ＦＥＴ １１のソース・ドレイン間の見かけの容量で
あり、ＣＴは前述の式（すで表わせる。この等何回路か
ら、終端形スイッチがオンのときには、■ＲＯＭとＣ７
の並列インピーダンス、■Ｃ０２１１■ｃＴａ’の３部
分がπ形ネットワークを構成し、周波数が高くなると挿
入損失が増加することがわかる。しかしながら、ＣＴ２
’ ＋ ＣＴ３／はＦＥＴ４ 、ＦＥＴｌ０ 。
バイアスを加え、端子５を接地する。これにより、ＦＥ
Ｔ ４はオフ、ＦＥＴ １０及び１１はオンとなるので
、ポート１及びポート２はＦＥＴ ６及び７のオン抵抗
Ｒ８によって終端され、反射を抑えることができる。ま
た、このスイッチをオンにするときには、端子３を接地
、端子５に逆バイアスを加える。このときＦＥＴ ４は
オン、ＦＥＴｌ０及び１１はオフとなり、同図（ｂ）の
等何回路で表わせる。ただし、容量ｃＴＩ ＣＴ２’
ｌ ＣＴａ’はそれぞれＦＥＴ４ 、 ＦＥＴ１０ 、
ＦＥＴ １１のソース・ドレイン間の見かけの容量で
あり、ＣＴは前述の式（すで表わせる。この等何回路か
ら、終端形スイッチがオンのときには、■ＲＯＭとＣ７
の並列インピーダンス、■Ｃ０２１１■ｃＴａ’の３部
分がπ形ネットワークを構成し、周波数が高くなると挿
入損失が増加することがわかる。しかしながら、ＣＴ２
’ ＋ ＣＴ３／はＦＥＴ４ 、ＦＥＴｌ０ 。
ＦＥＴ １１ （７）ゲート幅をそれぞしＷｇ１２ｗｇ
２．Ｗｇ２とすると ＣＴ２・、＝ＣＴ３・＝（Ｗｇ２／Ｗｇ□）・ＣＴ（２
）と表わせ、今Ｗ１は５００ ｐｍ 〜２０００ ｐｍ
、 Ｖ／ｇ２は５０μｍ〜２００μ！ｎ程度に選ばれ
るから、ＣＴ２’及びｃ’ｒａ’はＣＴの１０分の１程
度になる。一方、第２図（ロ）の等何回路におけるＣＴ
□及びＣＴ３は前述したようにＣ１とほぼ同じ値であっ
たから、ＣＴ２１ ＋ ＣＴ３／ Ｕ ＣＴ□。
２．Ｗｇ２とすると ＣＴ２・、＝ＣＴ３・＝（Ｗｇ２／Ｗｇ□）・ＣＴ（２
）と表わせ、今Ｗ１は５００ ｐｍ 〜２０００ ｐｍ
、 Ｖ／ｇ２は５０μｍ〜２００μ！ｎ程度に選ばれ
るから、ＣＴ２’及びｃ’ｒａ’はＣＴの１０分の１程
度になる。一方、第２図（ロ）の等何回路におけるＣＴ
□及びＣＴ３は前述したようにＣ１とほぼ同じ値であっ
たから、ＣＴ２１ ＋ ＣＴ３／ Ｕ ＣＴ□。
ＣＴ３の１０分の１程度となり、π形ネットワークによ
って生ずる挿入損失の増加を抑えることができる。
って生ずる挿入損失の増加を抑えることができる。
このようにして第４図（ａ）の構成により、冒い周波数
でも挿入損失の少い終端形スイッチを提供することがで
きる。
でも挿入損失の少い終端形スイッチを提供することがで
きる。
以上の２つの実施例はそれぞれ異なる構成によって高周
波スイッチの特性を改善した例であるが、この２つの構
成を併用するように変形することも可能である。第５図
（ａ）は単極双投の終端形切換スイッチに本発明による
２つの構成を適用した実施例である。同図において、１
はポート１．２はポート２．４及び１５はスイッチＦＥ
Ｔ、 ９及び１６はゲートスイッチＦＥＴ、、 １０
及び１７は終端Ｆ’ＥＴ、 １２は第３の高周波信号
入出力端子（ポート３）、１３及び１４は制御電圧入力
端子である。また、スイッチＦＥＴ４及び１５のゲート
幅は５００μｍ〜２０００μｍ程度、ゲートスイッチＦ
ＥＴ９及び１６のゲート幅は５０μｒｎ〜２００μｍ程
度、終端ＦＥＴ １０及び１７のゲート幅はオン抵抗が
終端抵抗の値に等しくなるように５０μｍｎ〜２００μ
ｍ程度に選ぶ。
波スイッチの特性を改善した例であるが、この２つの構
成を併用するように変形することも可能である。第５図
（ａ）は単極双投の終端形切換スイッチに本発明による
２つの構成を適用した実施例である。同図において、１
はポート１．２はポート２．４及び１５はスイッチＦＥ
Ｔ、 ９及び１６はゲートスイッチＦＥＴ、、 １０
及び１７は終端Ｆ’ＥＴ、 １２は第３の高周波信号
入出力端子（ポート３）、１３及び１４は制御電圧入力
端子である。また、スイッチＦＥＴ４及び１５のゲート
幅は５００μｍ〜２０００μｍ程度、ゲートスイッチＦ
ＥＴ９及び１６のゲート幅は５０μｒｎ〜２００μｍ程
度、終端ＦＥＴ １０及び１７のゲート幅はオン抵抗が
終端抵抗の値に等しくなるように５０μｍｎ〜２００μ
ｍ程度に選ぶ。
この切替スイッチはポー１−１とポート３のどちらか一
方を選択してポート２と接続し、残りのポートを終端す
る機能を有する。塘ず、ボー）１とポート２を接続する
ときには、端子１３を接地し、端子１４に逆バイアスを
加える。これにより’Ｉ ＦＥＴ４゜ＦＥＴ１６ 、
ＦＥＴ１７はオンとなり、ＦＥＴ９ 、 ＦＥＴｌ０゜
ＦＦＪＴ１５はオフとなるので、ポート１とポート２の
間はＦＥＴ ４によって導通し、ポート３とポート２の
間は開放と々る。さらに、ＦＥＴ１５・のゲートＧはＣ
０及びＦＥＴ１６を介して接地され、ポート３はＦＥＴ
１７によって終端される。このときの等何回路は第５図
（ｂ）のように表わせる。ただし、ゲートスイッチＦＥ
Ｔ ９及び１６と終端ＦＥＴｌ０及び１７のドレイン・
ソース間の見かけの容量については、これまでに説明Ｉ
７たように、スイッチＦＥＴ ４及び１５の容量に対し
て十分小さいので省略した。この等何回路から、ポート
１とポート２はＦＥＴ ４のＲＯＮ及びＣＤＳ ＩＣｐ
ｇ ＋ ＣＯ２を介して低インピーダンスで接続される
ので、高い周波数まで挿入損失が少く、かつ、ポート３
とポート２はＦＥＴ１５のＣＤＳのみによって、結合シ
ているので高いアイル−７ヨンが得うレることがわかる
。
方を選択してポート２と接続し、残りのポートを終端す
る機能を有する。塘ず、ボー）１とポート２を接続する
ときには、端子１３を接地し、端子１４に逆バイアスを
加える。これにより’Ｉ ＦＥＴ４゜ＦＥＴ１６ 、
ＦＥＴ１７はオンとなり、ＦＥＴ９ 、 ＦＥＴｌ０゜
ＦＦＪＴ１５はオフとなるので、ポート１とポート２の
間はＦＥＴ ４によって導通し、ポート３とポート２の
間は開放と々る。さらに、ＦＥＴ１５・のゲートＧはＣ
０及びＦＥＴ１６を介して接地され、ポート３はＦＥＴ
１７によって終端される。このときの等何回路は第５図
（ｂ）のように表わせる。ただし、ゲートスイッチＦＥ
Ｔ ９及び１６と終端ＦＥＴｌ０及び１７のドレイン・
ソース間の見かけの容量については、これまでに説明Ｉ
７たように、スイッチＦＥＴ ４及び１５の容量に対し
て十分小さいので省略した。この等何回路から、ポート
１とポート２はＦＥＴ ４のＲＯＮ及びＣＤＳ ＩＣｐ
ｇ ＋ ＣＯ２を介して低インピーダンスで接続される
ので、高い周波数まで挿入損失が少く、かつ、ポート３
とポート２はＦＥＴ１５のＣＤＳのみによって、結合シ
ているので高いアイル−７ヨンが得うレることがわかる
。
このようにして第５図（ａ）の構成により、高い周波数
まで挿入損失が少くアイル−／ヨ／の良好な単極双投の
終端形切替スイッチを提供することができる。
まで挿入損失が少くアイル−／ヨ／の良好な単極双投の
終端形切替スイッチを提供することができる。
さらに、入出力のポート数を増加し、一般的にｎポート
スｍボートの切替スイッチ°を構成する場合にも、本発
明による２つの構成及び上記変形は有効であり、その場
合でも高い周波数まで挿入損失が少くアイソレーション
の良好な高周波スイッチを提供することができる。
スｍボートの切替スイッチ°を構成する場合にも、本発
明による２つの構成及び上記変形は有効であり、その場
合でも高い周波数まで挿入損失が少くアイソレーション
の良好な高周波スイッチを提供することができる。
以上述べたように、本発明によれば広帯域にわたって挿
入損失が小さくかつアイル−ジョン特性に優れた高周波
スイッチを極めて低消費電力のＧａＡｓモノリシックＩ
Ｃで実現できるので、特に移動通信におけるダイパー７
チ用切替スイ、チや衛星通信におけるＳＳ −ＴＤＭＡ
（Ｓａｔｅｌｌｉｔｅ−３ｗｉｔｃｈｅｄＴｉｍｅ
−Ｄｉｖｉｓｉｏｎ−Ｍｕｌｔｉｐｌｅ −Ａｃｃｅｓ
ｓ ）用の切替スイッチを初め、広く無線通信機に適用
することによって機器の小形化・低消費通力化・経済化
に犬きく寄与することができる。
入損失が小さくかつアイル−ジョン特性に優れた高周波
スイッチを極めて低消費電力のＧａＡｓモノリシックＩ
Ｃで実現できるので、特に移動通信におけるダイパー７
チ用切替スイ、チや衛星通信におけるＳＳ −ＴＤＭＡ
（Ｓａｔｅｌｌｉｔｅ−３ｗｉｔｃｈｅｄＴｉｍｅ
−Ｄｉｖｉｓｉｏｎ−Ｍｕｌｔｉｐｌｅ −Ａｃｃｅｓ
ｓ ）用の切替スイッチを初め、広く無線通信機に適用
することによって機器の小形化・低消費通力化・経済化
に犬きく寄与することができる。
第１図（ａ）はＧａＡｓ ＦＥＴを用いた高周波スイッ
チの従来の構成例を示す回路図、同図（ｂ）はそ の等
価回路図、第２図（ａ）は終端形スイッチの従来の構成
例を示す回路図、同図（′ｂ）はその等価回路図、第３
図（ａ）は本発明の第１の実施例を示ず回路図、同図（
ロ）はその等価回路図、第４図（ａ）は本発明の第２の
実施例を示す回路図、同図（ｂ）はその等価回路図、第
５図（ａ）は本発明を単極双投の終端形切替スイッチに
実施した構成例を示す回路図、同図Φ）はその等価回路
図である。 １・・・−第１の高周波信号入出力端子（ポート１）、
２・・・第２の高周波信号入出力端子（ポート２）、３
・・・制御電圧入力端子、４及び１５中スイツチＦＥＴ
。 ５・・終端制御電圧入力端子、６及び７・・・終端制御
ＦＥＴ、８・・・ゲートスイッチ制御電圧入力端子、９
及び１６・・・ゲートスイッチＦＥＴ、’ １０’、
１１及び１７・・・終端ＦＥＴ、 １２・・・第３の高
周波信号入出力端子（ポート３）、１３及び１４・・・
制御電圧入力端子。 特許出願人 日本電信電話公社 代 理 人 白 水 常 雄外１名 粥 １ 殖 ２ （０） ＤＳ （ｂ） 閏 Ｔ （ｂ） 第 ３ 図 第 ５ 昭ｔａ＋ 手続補正書（方式） ％式％ 事件の表示 特願昭５７−１９０７４８号 発明の名称 高周波スイッチ 補正をする者 事件との関係 出願人 （４２２） 日本電信電話公社 代理人 東京都新宿区西新宿１−２３−１ 手続補正指令の日付 昭和５８年２月２２日 （発送） 補正の対象 明細書の「図面の簡単な説明」の欄
チの従来の構成例を示す回路図、同図（ｂ）はそ の等
価回路図、第２図（ａ）は終端形スイッチの従来の構成
例を示す回路図、同図（′ｂ）はその等価回路図、第３
図（ａ）は本発明の第１の実施例を示ず回路図、同図（
ロ）はその等価回路図、第４図（ａ）は本発明の第２の
実施例を示す回路図、同図（ｂ）はその等価回路図、第
５図（ａ）は本発明を単極双投の終端形切替スイッチに
実施した構成例を示す回路図、同図Φ）はその等価回路
図である。 １・・・−第１の高周波信号入出力端子（ポート１）、
２・・・第２の高周波信号入出力端子（ポート２）、３
・・・制御電圧入力端子、４及び１５中スイツチＦＥＴ
。 ５・・終端制御電圧入力端子、６及び７・・・終端制御
ＦＥＴ、８・・・ゲートスイッチ制御電圧入力端子、９
及び１６・・・ゲートスイッチＦＥＴ、’ １０’、
１１及び１７・・・終端ＦＥＴ、 １２・・・第３の高
周波信号入出力端子（ポート３）、１３及び１４・・・
制御電圧入力端子。 特許出願人 日本電信電話公社 代 理 人 白 水 常 雄外１名 粥 １ 殖 ２ （０） ＤＳ （ｂ） 閏 Ｔ （ｂ） 第 ３ 図 第 ５ 昭ｔａ＋ 手続補正書（方式） ％式％ 事件の表示 特願昭５７−１９０７４８号 発明の名称 高周波スイッチ 補正をする者 事件との関係 出願人 （４２２） 日本電信電話公社 代理人 東京都新宿区西新宿１−２３−１ 手続補正指令の日付 昭和５８年２月２２日 （発送） 補正の対象 明細書の「図面の簡単な説明」の欄
Claims (2)
- （１）ガリウム・ひ素電界効果トランジスタのチャネル
抵抗がゲートに加えられた電圧によって変化することを
利用して複数の入出力ボート間の接続切替を１個以上の
ガリウム・ひ素電界効果トランジスタを用いて行なうよ
うに構成するとともに、前記ガリウム・ひ素電界効果ト
ランジスタがオフ状態にあるときのみ該ガ′リウム・ひ
素電界効果トランジスタのゲートを高周波的に接地する
回路手段を備えた高周波スイッチ。 - （２）ガリウム・ひ素電界効果トランジスタのチャネル
抵抗がゲートに加えられた電圧によって変化することを
利用して複数の入出力ボート間の接続切替を１個以上の
ガリウム・ひ素電界効果トランジスタを用いて行なうよ
うに構成するとともに、他のボートと接続されていない
開放ボートが、該開放ボートにドレイン電極が接続され
ソース電極が接地されかつチャネル抵抗が前記開放ボー
ト側の伝送線路のインピーダンスとほぼ等しいガリウム
・ひ素電界効果トランジスタを用いて終端された高周波
スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19074882A JPS5980974A (ja) | 1982-11-01 | 1982-11-01 | 高周波スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19074882A JPS5980974A (ja) | 1982-11-01 | 1982-11-01 | 高周波スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5980974A true JPS5980974A (ja) | 1984-05-10 |
| JPH0370380B2 JPH0370380B2 (ja) | 1991-11-07 |
Family
ID=16263085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19074882A Granted JPS5980974A (ja) | 1982-11-01 | 1982-11-01 | 高周波スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5980974A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0622901A2 (en) * | 1993-04-28 | 1994-11-02 | Nec Corporation | Signal processing circuit for switch capable of reducing insertion loss |
| WO2004059842A1 (en) * | 2002-12-17 | 2004-07-15 | M/A-Com, Inc. | Series/shunt switch and method of operation |
| CN100405739C (zh) * | 2002-12-17 | 2008-07-23 | M/A-Com公司 | 串联/分路开关及操作方法 |
-
1982
- 1982-11-01 JP JP19074882A patent/JPS5980974A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0622901A2 (en) * | 1993-04-28 | 1994-11-02 | Nec Corporation | Signal processing circuit for switch capable of reducing insertion loss |
| EP0622901A3 (en) * | 1993-04-28 | 1995-02-08 | Nippon Electric Co | Signal processing circuit for a switch capable of reducing insertion loss. |
| WO2004059842A1 (en) * | 2002-12-17 | 2004-07-15 | M/A-Com, Inc. | Series/shunt switch and method of operation |
| JP2006511179A (ja) * | 2002-12-17 | 2006-03-30 | メイコム インコーポレイテッド | スイッチおよびスイッチ制御方法 |
| CN100405739C (zh) * | 2002-12-17 | 2008-07-23 | M/A-Com公司 | 串联/分路开关及操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0370380B2 (ja) | 1991-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3441236B2 (ja) | 半導体集積回路装置 | |
| JP3332194B2 (ja) | スイツチ半導体集積回路及び通信端末装置 | |
| CA1246164A (en) | Digitally controlled wideband phase shifter | |
| JP5447060B2 (ja) | 半導体スイッチ | |
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| JPH10335901A (ja) | 半導体スイッチ | |
| US4947062A (en) | Double balanced mixing | |
| US7495529B2 (en) | Phase shift circuit, high frequency switch, and phase shifter | |
| JPH0720018B2 (ja) | マイクロ波ミクサ | |
| US6252474B1 (en) | Semiconductor phase shifter having high-pass signal path and low-pass signal path connected in parallel | |
| US4963773A (en) | Low pass/high pass filter phase shifter | |
| US6580337B1 (en) | MEMS switch | |
| JP2002164704A (ja) | バランス信号を扱う高周波スイッチ、スパイラルインダクタ及び分配器 | |
| JPS5980974A (ja) | 高周波スイツチ | |
| US7167064B2 (en) | Phase shift circuit and phase shifter | |
| JP2962771B2 (ja) | 移相器 | |
| JPH02279013A (ja) | アイソレータ回路からなる集積半導体装置 | |
| JP3634223B2 (ja) | 移相器 | |
| JPH0119761B2 (ja) | ||
| JP3071985B2 (ja) | スイッチ装置 | |
| JPH0774185A (ja) | 半導体装置 | |
| JP2956383B2 (ja) | 半導体スイッチ | |
| JP3357715B2 (ja) | マイクロ波移相器 | |
| JP2003198344A (ja) | 高周波スイッチ回路 | |
| JPH11163677A (ja) | 可変減衰器 |