JPS5977576A - Inspecting device of pattern failure - Google Patents

Abstract

PURPOSE:To simplify the constitution and to improve the visibility of a defective picture, by constituting the device that a frame memory is used in common for the production of a design picture and a mark picture. CONSTITUTION:A computer 2 reads a design data from a magnetic tape 1 and transmits it to an expansion circuit 3. Further, a camera control unit 12 transmits an analog video signal from a camera head 14 to a binary-coding circuit 9, which outputs a binary-coded signal D. A picture memory 4 is accessed based on address information B outputted by the circuit 3 and a read circuit 5 reads sequentially a binary signal from the memory 4 and outputs a reference signal C as a designed binary signal. A switching circuit 10 outputs any of signals D and C to a character detecting circuit 6. The circuit 6 outputs character information E as the detecting information. The character memory 7 stores the information E when the circuit 10 inputs the signal C. A comparison circuit 8 compares the information E with the information stored in the memory 7 when the information D is inputted by the circuit 6, and when different, the result is outputted to the computer 2 as the presence of failure.

Description

【発明の詳細な説明】 本発明は、パターンの欠陥全検査する装置／ｌ、に関し
、特に半導喚積回路製作用のフォトマスク又はレチクル
上に描画された微細パターンの欠陥を検汗する装置に関
するものである、 近年、牛導体集積回路（以下ＩＣとする）の集積度は飛
躍的に向上し、このＴＣを作るだめのマスクやレチクル
に要求される粒度も高まってきた。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an apparatus for inspecting all defects in a pattern, and in particular, an apparatus for detecting defects in a fine pattern drawn on a photomask or reticle for manufacturing semiconductor integrated circuits. In recent years, the degree of integration of conductor integrated circuits (hereinafter referred to as ICs) has improved dramatically, and the granularity required for masks and reticles for making these TCs has also increased.

しかし、従来、マスクやレチクルのパターンに生じた欠
陥（傷等）は顕微鏡により目視で検査されてい／辷。こ
のため、検査に多大な時間と労力を要し、欠陥を効率よ
く発見できなかった。ｔｒ＋に、レチクルの回路パター
ンは、電子ビーム露光装置等を用いて、回路パターンの
設計データに基づいて描画されたものであり、目視によ
る検査ができないことが多かった。具体的には、回路パ
ターン中の線幅やパターンの肉骨が設Ｈ１データ刈りに
１′「成されているか否かが゛検査できない。、ナなわ
ら、股引データにくらべて、線１唱が一様に変化した場
合や９０″の１１が４５″で切り取られていた嚇合等に
は、目悦検叶で１もｄや欠陥として発見できなかった。However, conventionally, defects (scratches, etc.) that occur in the patterns of masks and reticles have been visually inspected using a microscope. For this reason, inspection required a great deal of time and effort, and defects could not be discovered efficiently. In tr+, the circuit pattern of the reticle was drawn using an electron beam exposure device or the like based on the design data of the circuit pattern, and it was often impossible to visually inspect it. Specifically, it is not possible to check whether the line width in the circuit pattern or the structure of the pattern is achieved by cutting the H1 data. In cases where the number changed uniformly or when the number 11 of 90" was cut out at 45", no 1 was found as a d or defect when inspected.

そこで、Ｉノ［年、これら設計データに基づいて作成さ
れたレチクルやマスクのパターンを自動的に、かつ高速
に検査する装置が種々提案されてきた。Therefore, in 1999, various apparatuses were proposed for automatically and rapidly inspecting reticle and mask patterns created based on these design data.

これらの装置１”（は、レチクルやマスクのパターンｆ
ハ１１画四として入力する撮像手段金儲え、その画像信
号を２値化して設計データとの比軟を行なっている。実
際には、設計データを画敞悄吟と化敗しやすいように処
理して設計上の＋１ｌｉｉ　ｌ象を生成した後、比蚊倹
肯、を行なう。その比較検査の方法には、原画像と設計
上の画像と全直接′電気的にＩ′ｌＺ較して検査する方
法や、両画像中のパターンの特徴のみを抽出して、その
特徴に基づいて比較検査する方法等がある。そして、マ
スクやレチクルのパターン中の設計データと異なる部分
、すなわち、欠陥は検査結果として、例えばテレビ両面
上に表示されていた。しかし、その表示は、欠陥がマス
クやレチクル上のどの領域に存在するかを示すのみで、
実際の欠陥をテレビ画面上に見やすく表示することがで
きなかった。These devices 1" (reticle or mask pattern f
C. The image pickup means is inputted as 11 pixels and 4 pixels, and the image signal is binarized and compared with the design data. In reality, after processing the design data in such a way that it is likely to be distorted into a realistic design to generate a +1lii l design image, a comparison is made. Methods of comparative inspection include a method in which the original image and the design image are fully directly electrically compared with each other, and a method in which only the features of the pattern in both images are extracted and based on those features. There are methods for comparative testing. Portions of the pattern of the mask or reticle that differ from the design data, that is, defects, are displayed as inspection results, for example, on both sides of the television. However, this display only shows where the defect is located on the mask or reticle.
It was not possible to clearly display actual defects on a television screen.

本発明は、このような状況に鑑みて発明されたものであ
り、マスク、レチクル等の被検査物上の欠陥を見やすく
表示すると共に、その欠陥（傷ヤゴミ）の大きさに応じ
た表示状態を取り得るパターンの欠陥検査装置を提供す
ることを目的とするものである。The present invention was invented in view of this situation, and it not only displays defects on objects to be inspected such as masks and reticles in an easy-to-see manner, but also changes the display state according to the size of the defects (scratches, dirt, etc.). It is an object of the present invention to provide a defect inspection device for various patterns.

この目的を達成するために、本発明に係るパターンの欠
陥検査装置は、基板上に形成された幾何学的なパターン
を撮像して、原画ｆｌ情報を発生する撮像手段と；前記
幾何学的なパターンの設ｉ１情報に対応した膜用画像情
報を生成する画像生成手段と；該生成手段からの設計画
像情報と前記原画像情報とに基づいてパターンの欠陥を
前記原画像中の位置として検出する欠陥検出手段と；該
欠陥検出手段の検出情報に基づいて、検出位置に応じた
所定のマーク両１衆を、前記画像生成手段に生成させる
マーク発生手段と；該画像生成手段からのマーク画１象
情報と前記原画１象情報とを重ね合わせ、マークによっ
て前記パターンの欠陥部分を指示した原画１象全表示す
る表示手段と；を備えている。In order to achieve this object, the pattern defect inspection apparatus according to the present invention includes: an imaging means for imaging a geometric pattern formed on a substrate and generating original image fl information; an image generating means for generating film image information corresponding to the design information of the pattern; detecting a defect in the pattern as a position in the original image based on the design image information from the generating means and the original image information; defect detection means; mark generation means for causing the image generation means to generate a set of predetermined marks according to the detection position based on the detection information of the defect detection means; mark images 1 from the image generation means; display means for superimposing the image information and the original image information and displaying the entire original image in which the defective part of the pattern is indicated by a mark;

以下、本発明の実施例を図面に基づいて説明する。尚、
以下に述べる実施例では、検査の方法としてパターンの
特徴を抽出して比較する方法を採用しているが、もちろ
ん、本発明はこの方法に限定されるものではない。Embodiments of the present invention will be described below based on the drawings. still,
In the embodiments described below, a method of extracting and comparing pattern features is adopted as an inspection method, but the present invention is of course not limited to this method.

股引データは、−例として第１図に示す様な矩形パター
ンが多数組み合わされて作られている。The crotch data is created by combining a large number of rectangular patterns as shown in FIG. 1, for example.

個々の矩形パターンは、レチクル、マスク上の所定の座
標系における中心座標（ｘ、ｙ）、幅Ｗ１高さＩ■と座
標軸に対する回転角θの言１５つのパラメータで表わさ
れており、一枚のレチクル又はマスクの１チップ分のデ
ータとして磁気テープに格納されている。また、個々の
矩形パターンの一部分がお互いに重なって存在すること
により、矩形だけではなく、複雑なパターンを形成でき
る様になっている。Each rectangular pattern is expressed by 15 parameters: center coordinates (x, y) in a predetermined coordinate system on the reticle and mask, width W1, height I, and rotation angle θ with respect to the coordinate axes. data for one chip of a reticle or mask is stored on a magnetic tape. Further, since parts of the individual rectangular patterns overlap with each other, not only rectangular patterns but also complex patterns can be formed.

一方、実際のフォトマスクやレチクルのパターンを検査
する場合には、工′ｒｖ等の２次元センザーでパターン
の原画鐵を光電的にラスタースキャンして、光電変換さ
れた電気信号を検査するだめの処理回路に入力する。ま
た、別の手段として一次元センザで光電的に水平方向の
スキャンを行い、垂直方向には検査対象物？：機械的に
駆動する方法もある。どの様な手段をとったとしても結
果として、２次元的にラスタースキャンされた時系列の
映像信号が発生する。−例として、映像信号は、第２図
に示す様に１矢印で示した順序で処理回路に入力される
、 第３図は、本発明の一実施例を示すブロック１閃である
。マスク又はレチクルのパターンの設削値、すなわち２
Ｐ、１図に示した５つのノくラメータ（ｘ、ｙ。On the other hand, when inspecting the actual pattern of a photomask or reticle, it is necessary to photoelectrically raster scan the original image of the pattern using a two-dimensional sensor such as an RV, and then inspect the photoelectrically converted electrical signals. Input to processing circuit. Another method is to photoelectrically scan the object in the horizontal direction using a one-dimensional sensor, and scan the object in the vertical direction. : There is also a method of mechanically driving. No matter what method is taken, as a result, a time-series video signal that is two-dimensionally raster scanned is generated. - By way of example, the video signals are input to the processing circuit in the order indicated by one arrow as shown in FIG. 2. FIG. 3 is a block 1 flash showing one embodiment of the present invention. Cutting value of mask or reticle pattern, i.e. 2
P, 5 parameters (x, y.

θ、　Ｔ（、Ｗ　）　ｉ＋：、磁気テープ（以下、ＭＴ
とする。）１に１チップ分が記録されている。１泪Ｒ−
機２は、八ｉ’ｔ’ｉから設計データを読込み、画（象
メモリ４に２値画像を展開しやすいような情報Ａに変換
して、１１を開回路６に送り出す。θ, T(,W) i+:, Magnetic tape (hereinafter referred to as MT
shall be. ) 1 is recorded for one chip. 1 tears R-
The machine 2 reads the design data from the 8i't'i, converts it into information A that makes it easy to develop a binary image in the image memory 4, and sends the data 11 to the open circuit 6.

一方、Ｉ’ｌ’Ｖ　（カメラヘッド１４　）’を有する
走査手段としてのカメラコントロールユニン１（ＣＣＵ
）１２は、凧２図に示したＩＴＶのラスタ走イλ−によ
って得られるパターンの原画像に応じたアナログ映像信
号を出力し、２値化回路９て、２（ｔｆｉ化した画像信
号りを出力する。画株イａ号■〕は、ＩＴＶの水平走査
線分のアナログ映１“ＭＡ八へをクロック信号によって
リンプリングして、ＩＴＶの入力画面を画素化した（ｎ
弓−である。才ｆ（−１画像メモリ４は、ＩＴＶの入力
画面全画素化したときの画素数と同じビット数を有し、
展開回路６が出力するアドレス情報Ｂに基つ５いで、１
ビット単位でアクセスされる。読出回路５　＋−’＋、
画像メモリ４からＩＴＶの走査の順に対尾、するピッ１
から２値信号を順次読出して、画像列の参照信号Ｃを出
力する。以上の計ｎ櫛２、展開回路５、画像メモリ４、
及び続出回路５によって、画像生成手段を構成する。On the other hand, a camera control unit 1 (CCU) as a scanning means having I'l'V (camera head 14)'
) 12 outputs an analog video signal corresponding to the original image of the pattern obtained by the ITV raster scan λ- shown in FIG. The ITV input screen is pixelated by limp-ringing the ITV's horizontal scanning line of analog video 1"MA8" using a clock signal.
It is a bow. The image memory 4 has the same number of bits as the number of pixels when the input screen of the ITV is converted to all pixels,
Based on the address information B output by the expansion circuit 6, 5 and 1
Accessed bit by bit. Readout circuit 5 +-'+,
Pitch 1 to match in the order of ITV scanning from image memory 4
A reference signal C for the image sequence is output by sequentially reading the binary signals from the . A total of n combs 2, expansion circuit 5, image memory 4,
and the continuation circuit 5 constitute an image generating means.

切換回路１０は、画像ａ号りと参照信号Ｃのいずれか一
方を、次の特徴検知回路（以下、単に検知回路とする。The switching circuit 10 selects one of the image A and the reference signal C from the next feature detection circuit (hereinafter simply referred to as a detection circuit).

）６に出力する。検知回路６は、例えば水平走査線上に
表われるパターンのエツジ数を検知したり、パターンの
角が所定の形状であることを検知して、検知情報として
の特徴情報Ｅ全出力する。記憶手段としての特徴メモリ
７は、切換回路１０がａ側、すなわち第１状態として参
照信号Ｃを入力しているときに、検知回路乙によって検
知された特徴情報Ｅを順次保持する。叱較回路８け、検
知回路６が画像信号りを入力したときに出力する特徴情
報Ｅと、特徴メモリ７に保持された特徴情報とを順次比
較しＣ１各々の特徴情報が異なっていれば、それは欠陥
ありとして、計算機２へ欠陥情報を出力する。)6. The detection circuit 6 detects, for example, the number of edges of a pattern appearing on a horizontal scanning line, or detects that the corners of a pattern have a predetermined shape, and outputs all feature information E as detection information. The feature memory 7 serving as a storage means sequentially holds the feature information E detected by the detection circuit B when the switching circuit 10 is inputting the reference signal C as the a side, that is, the first state. The comparison circuit 8 sequentially compares the feature information E outputted by the detection circuit 6 when the image signal is inputted with the feature information held in the feature memory 7, and if the feature information of each C1 is different, It outputs defect information to the computer 2 indicating that there is a defect.

尚、画像メモリ４が入力する画像信号Ｄ１及び１１嘗１
７回路８が入力する禁止信号Ｇとして作用する讐照イｉ
４寸Ｇｋｌ、Ｉ″１■の受光面上の異物や・傷に対して
、１ヒ１１戊回路８の比較動作を禁１卜するためにＲｒ
すられでいる。以上の切換回路１０、検知回路６、特ｒ
：゛（メモリ及び比較回路８によって、欠陥検出手段を
構成する。そして、計算機２は、比較回路８力島ら欠陥
ありという人力があれば、欠陥検出手段にマーク画１象
を生成させるので、ここ、ではマーク発生手段をも構成
している。It should be noted that the image signals D1 and 1111 that are input to the image memory 4
7 circuit 8 inputs a signal G acting as a prohibition signal G
In order to prevent the comparison operation of the 1st 11th circuit 8 from foreign matter or scratches on the light receiving surface of the 4 inch Gkl, I''1■, Rr.
I'm out of sight. The above switching circuit 10, detection circuit 6,
:゛(The memory and the comparison circuit 8 constitute a defect detection means.The computer 2 then causes the defect detection means to generate a mark image if there is a defect in the comparison circuit 8, such as Rikishima. Here, it also constitutes a mark generating means.

また、マルチプレクサ１１には次の２つの使用方法があ
る。Furthermore, there are two ways of using the multiplexer 11 as follows.

第１の使用法ｌｌＪ次のとおりである。設ａ１′データ
ｋ　ｎｉｌ述のように読み出して、画像メモＩＪ　４に
設言十上存在すべきパターンをピットノ（ターンとして
展開する。そして、続出回路５の出ブハすな才〕ち参１
亀信号Ｃは、マルチプレクサ１１にその人ノＪ（３号Ｊ
として供給される。一方、工Ｔｖ１４で１１央さｇたレ
チクルやマスクの画像２値化（ｉＷ号Ｄ７５（、マルチ
プレクサ１１にその入力信号ｌとして０を給される。マ
ルチプレクサ１１でその両人力信号〃（合成され、その
合成信号は、カメラコントローＡ・ユニット１２ヲ介し
てモニタテレビ１ろに供給される。そして、モニタテレ
ビ１３０両面上に、１両面領域に対し６シた設計上のパ
ターンと当該ノ（ターンに対応したレグ−クル又はマス
クのパターンとが重ね合わさね、た状態で表示される。The first usage is as follows. Read out the setup a1' data as described above, and develop the pattern that should exist in image memo IJ4 as a pit turn.
The turtle signal C is sent to the multiplexer 11 by that person's J (No. 3 J).
Supplied as. On the other hand, the image binarization of the reticle or mask (iW No. D75), which is 11-centered in the engineering Tv14, is fed to the multiplexer 11 with 0 as its input signal l.The multiplexer 11 combines the two human input signals ( The composite signal is supplied to the monitor television 1 through the camera controller A unit 12.Then, on both sides of the monitor television 130, a designed pattern of 6 lines per double-sided area and the corresponding The corresponding legicle or mask pattern is displayed in a non-overlapping state.

この方法は、検査実行前の位置決めや、検査実行後の欠
陥判定確認作業の簡１更イしゃ時間短縮に役立つ。This method is useful for shortening the time required for positioning before inspection and defect determination confirmation after inspection.

第２の方法は次のとおりである。欠陥判定後、欠陥表示
等を行なうために利用される。欠陥位置に対応し、ｔマ
ーク画１象としての欠陥位置表示マークを画像メモリ４
中にピットノζターンとして展開し、前述の方法と同様
に、−マルチプレクサ１１にその入力信号Ｊとして供給
し、また、画像２値化イｇ号りがその入刃傷号工として
供給される。マルチプレクサ１１でその両人力信号が合
成され、その合成信号は、前述の方法と同様にしてテレ
ビモニタ１３に供給される。そして、テレビモニタ１３
の画面上に、レチクルやマスクの７−ターンと、そのノ
（ターンの欠陥に対応した欠陥位置表示マークと力【庫
ね合わされた状明で表示される。The second method is as follows. After determining the defect, it is used to display the defect. Corresponding to the defect position, a defect position display mark as a t mark image is stored in the image memory 4.
Similarly to the method described above, the signal is developed as a pit no. The multiplexer 11 combines the two signals, and the combined signal is supplied to the television monitor 13 in the same manner as described above. And TV monitor 13
On the screen, the seven turns of the reticle or mask are displayed in combination with the defect position display mark corresponding to the defect in the turn.

１〕ノ上、本発明の一実施例の構成の概要を述べたが、
１１１考の実施例として、検知回路６、特徴メモリ７．
１上代回路８から成る検査回路を複数設けて、Ｅｌ’ｔ
　４図に示１ように接続してもよい。この場合、６ａ’
？５１庁徴倹知のうらエツジ数検出回路とし、７ａはＩ
時機メモリ、８ａは比１阪回路とする。1] Above, the outline of the configuration of one embodiment of the present invention was described,
As an example of 111 considerations, a detection circuit 6, a feature memory 7.
A plurality of test circuits each consisting of the first generation circuit 8 are provided, and El't
They may be connected as shown in Figure 4. In this case, 6a'
? The edge number detection circuit is the back edge number detection circuit of the 51st function, and 7a is I.
Timing memory 8a is a ratio 1 circuit.

このように、パターンの特″ｍを検知する際、並列的に
複数のｖ４なる特徴を検知させれば、レチクル又はマス
ク上のパターンの欠陥は、より確実にみつけることがで
きる。In this way, when detecting the feature "m" of the pattern, if a plurality of features "v4" are detected in parallel, defects in the pattern on the reticle or mask can be found more reliably.

複数の！＋’を徴とは、ｎｉｌ述の角エツジの形状や、
エツジ数のみならず、幾何学的なパターンが有する全゛
Ｃの特徴、例えば、円形、方形、三角形等の独立した１
つのパターンそれ自体の形状、円形状のパターンの曲率
、複数の線状パターンの線間隔等に関するｌ時機を意１
未する。仁のように、実施例によれば、画像メモリから
Ｉ’ｌ’Ｖの走査で得られる時系列の１ｉｌｉ′ｉ像信
号と同一形式の参照信号を得ることに」、って、特徴の
検知回路等が、設計データからの特徴検知と、レチクル
又はマスクからの特徴検知とに兼用できるばかりでなく
、欠陥表示用のマーク画像の生成（マーク画像生成手段
）にも１史うこともでき、さらに、特徴検知のアルゴリ
ズムを変更しても計算機のプログラムを変更する必要が
なく、単に、特徴検知回路、特徴メモリ、比較回路等の
変更だけでよい。また、ｆｆＶからの画像全検査すると
き、画像メモリを検査の禁ＩＦ領域用のメモリに使用す
ることができるので、傷や異物による誤検査を防止でき
るだけでなく、１両面中の任意の領域を非検査領域とし
て設定することもできる。plural! +' is a sign, the shape of the corner edge described by nil,
Not only the number of edges, but also the characteristics of all the geometric patterns, such as independent 1
Consider the timing regarding the shape of one pattern itself, the curvature of a circular pattern, the line spacing of multiple linear patterns, etc.
Not yet. According to the embodiment, as described by Jin, "to obtain a reference signal in the same format as the time-series 1ili'i image signal obtained by scanning I'l'V from the image memory", feature detection is performed. The circuit etc. can not only be used for detecting features from design data and features from a reticle or mask, but also can be used to generate mark images for defect display (mark image generation means). Furthermore, even if the feature detection algorithm is changed, there is no need to change the computer program; it is only necessary to change the feature detection circuit, feature memory, comparison circuit, etc. In addition, when inspecting all images from ffV, the image memory can be used as memory for prohibited IF areas, which not only prevents erroneous inspections due to scratches or foreign objects, but also allows you to inspect any area on one side. It can also be set as a non-inspection area.

次に、第６１図に示したブロック１シ１の動作、及び各
部の詳細な構成について説明する。Next, the operation of the block 1shi1 shown in FIG. 61 and the detailed configuration of each part will be explained.

第５図は−「りとしてレチクル１５中の検査する領域１
６を示す。領域１６け、ＩＴｖの撮像領１′＃、と一致
するものである。ＭＴｌには、１チップ分、すなわちレ
チクル全面分の股引データが記録きれている力）ら、領
域１６に相当する設計データだけを選び出す必要がある
。そこで、計算機２は、検査の開始前に、ＭＴｌからレ
チクル全面の全ての段組データを読込み、その設計デー
タを内部の記滝装置にレチクル−にの検査領ｌ或毎に振
り分けて記憶する。FIG. 5 shows the area 1 to be inspected in the reticle 15 as
6 is shown. The area 16 corresponds to the imaging area 1'# of ITv. In MTl, it is necessary to select only the design data corresponding to area 16 from the force in which crotch data for one chip, that is, the entire surface of the reticle has been recorded. Therefore, before the start of the inspection, the computer 2 reads all column data of the entire surface of the reticle from the MT1, and stores the design data in an internal recording device, distributing it to each inspection area on the reticle.

こうして、検査領域毎に撮り分けて格納された股引デー
タのうち、例えば上述の領域１６に関連する設ｎ１デー
タ金選び出す。このとき、第６図に示すように、頑１或
１６から一部が１１み出すような、窪）線で示した矩形
パターン１７の設計デー、夕についても選び出す。In this way, the setting n1 data related to the above-mentioned area 16, for example, is selected from among the crotch data taken and stored separately for each inspection area. At this time, as shown in FIG. 6, the design date and pattern of the rectangular pattern 17 shown by the dimpled line, in which part 11 protrudes from the part 1 or 16, are also selected.

次に、泪１’Ｅ、機２Ｉｄ：、矩形パターンの５つのパ
ラメータを、展開回路５に入力可能な情報Ａに変換する
’、）ｊｐ理を行なう。ここで、展開回路３の構成につ
いて、第７図により説明する。Next, the five parameters of the rectangular pattern are converted into information A that can be input to the expansion circuit 5. Here, the configuration of the expansion circuit 3 will be explained with reference to FIG.

展開回路３Ｉ／ｉ、情報Ａの入力によって、画１象メモ
リ４−にのアドレス全演算する複数のカウンタ等から構
成される演算器（以下、ＣＵＬとする。）２０と、演算
されたアドレスを、画像メモリ４上の２次元的なビラト
ラ直接アクセスできるようにデコードする２つのデコー
ダ（以下１．Ｘ−ＤＢＣ，Ｙ　−１）　１３　Ｃとする
。）２１．２２とから構成される。計算機２が、出力す
る１青報Ａは、１つの９（ｉ形）（ターンに対して、７
つの信号Ｘ＋　＋　Ｘ２　＋　Ｘ３＊　ＸＪ　＋　Ｙ＋
　＋　Ｙ４　＋θカラ成す、ＣＵＬ２０ｄ１、これら７
つのイバ号を例えば時分割に入力する。７つの信号は、
第８図に示すように定められている。すなわち、検査す
る領域をＸＹ座標で表わしたとき１つの矩形）（ターン
２５の４つの角位置Ｐ＋　ｒ　Ｐ２１　Ｐｓ　、　Ｐ４
を座標値で表わす。Ｐｌは、矩形パターン２５の画像メ
モリ４への書込みの起点となる座標値（ＸＩ、　Ｙ＋）
で表わされる。The expansion circuit 3I/i inputs the information A to the arithmetic unit (hereinafter referred to as CUL) 20, which is composed of a plurality of counters, etc., which calculates all addresses in the image memory 4-, and calculates the calculated addresses. , two decoders (hereinafter referred to as 1. )21.22. 1 blue report A outputted by computer 2 is 1 9 (i-type) (7 for a turn)
Two signals X+ + X2 + X3* XJ + Y+
+Y4 +θ color, CUL20d1, these 7
For example, the two Iba numbers are input in a time-divided manner. The seven signals are
It is determined as shown in FIG. That is, when the area to be inspected is expressed in XY coordinates, it is one rectangle) (four corner positions P+ r P21 Ps, P4 of turn 25)
is expressed by coordinate values. Pl is the coordinate value (XI, Y+) that is the starting point for writing the rectangular pattern 25 into the image memory 4
It is expressed as

Ｐ２．Ｐ３は矩形パターン２５のＸ座標値（Ｘ２）、　
（ＸＪ）のみで表わされ、Ｐ４は、画像メモリ４への宵
込みの終点となる座標値で、（ＸＪ　、　Ｙ４）で表わ
される。P2. P3 is the X coordinate value (X2) of the rectangular pattern 25,
It is expressed only by (XJ), and P4 is the coordinate value that becomes the end point of the evening reading into the image memory 4, and is expressed by (XJ, Y4).

第８図の場合、矩形パターン２５はＸＹ座標に対して回
転していないから、情報Ａのうち、θは０６ノくターン
を示す信号となる。In the case of FIG. 8, since the rectangular pattern 25 is not rotated with respect to the XY coordinates, θ in the information A is a signal indicating a 06th turn.

ＣＵＬ　２０１ｄ　、上述の７つの信号を入力して、不
図示の内部の２つのカウンタＸカウンタとＹカウンタと
に、ＸｌとＹｔをそれぞれセットする。セットされたＸ
Ｉの値は、常に画像メモリ４のＸ方向のビットをアクセ
スするＸ−ＤＥＣ２１によってデコードされ、ＹＩの（
ｉｆｆ　）；ｌｌ、同様にＹ方向をアクセスするＹ−■
）■イＣＣ２２にそｔｌぞれアドレス１青＋１６Ｂとし
て出力される。２ｆ〜８図の、すｈ汁、’Ｘ＋　ｆ保持
した不図示のＸカウンタυ」１、その値がＸ２（Ｐ２点
）に等しくなるまで、１ずつ噌加を行なう。この間、画
像メモリ４上の＆Ｊ応するビットにＶｔ１　論理値「１
」がセットされていく０．Ｘカウンタｄ１、ａ１数１直
がＸ２になると、を与びＸ＋にセットされると共に、Ｙ
ｌ　　ｋ保持した不南示のＹカウンタは、１だけ１冑加
される。そして上述のように、ＸカウンタがＸ２になる
まで、画１象メモリ４の対応するビットに１１」をセッ
トしていく。CUL 201d inputs the above seven signals and sets Xl and Yt in two internal counters (not shown), an X counter and a Y counter, respectively. set x
The value of I is decoded by the X-DEC 21, which always accesses the bits in the X direction of the image memory 4, and
if ); ll, similarly access the Y direction Y-■
)■ A is output to the CC 22 as address 1 blue + 16B, respectively. In Figures 2f to 8, the unillustrated X counter υ held at 'X+f'1 is added by 1 until its value becomes equal to X2 (point P2). During this time, the bit corresponding to &J on the image memory 4 has a logical value of Vt1 "1".
” is set to 0. When the X counter d1, a1 reaches X2, it is set to X+, and Y
The Y counter of the non-native holding l k is increased by 1. Then, as described above, "11" is set in the corresponding bit of the image memory 4 until the X counter reaches X2.

す、−にの動作ｔ４カウンタがＹ４に等しくなるまでく
り返す。このようにして、情報Ａ’ｉ入力として、画像
メモリ４上には、設計値上の矩形パターン２５と同一の
ビットパターンが生成される。尚、第９Ｉシ１の点線に
示しだように、矩形パターンがθ＝４５゜である、用台
は、ＰＩの座標（Ｘ＋　、　’Ｙ＋　）に対して、ＰＬ
からＸカウンタ、Ｙカウンタとも１ずつ増加さｌｔて、
画１象メモリ４上で斜めに並ぶビラトラ矢印２７のよう
に順法゛アクセスする。次にＰｌから１つ上のビットを
始点として斜めに１月き込む。こうして、斜めに看き込
むと＠は、その始点を矢印２６のように階段状にずらし
でいく。The operations t4 and - are repeated until the t4 counter becomes equal to Y4. In this way, the same bit pattern as the rectangular pattern 25 on the designed value is generated on the image memory 4 as the input information A'i. In addition, as shown by the dotted line in No. 9 I-C1, the table whose rectangular pattern is θ=45° is PL with respect to the coordinates (X+, 'Y+) of PI.
Both the X counter and Y counter are increased by 1 from
It is accessed in a regular manner as shown by the diagonally lined up arrows 27 on the image memory 4. Next, start from the bit one above Pl and insert it diagonally. In this way, when you look at it diagonally, the starting point of @ will shift in a stepwise manner as shown by arrow 26.

尚、同図中、まず目の１つけ、画像メモリ４０１ビツト
を表わす、また、第７図のＣＵＬ２０１ｄ：、所定のク
ロック信号２５の入力により動作する。もちろん、画像
メモリ４は、書き込み前に、全ビットが論理値「０」に
クリアされる。Note that in the same figure, the number 1 indicates the image memory 401 bit, and the CUL 201d in FIG. 7 operates by inputting a predetermined clock signal 25. Of course, all bits of the image memory 4 are cleared to logical value "0" before writing.

上述のように、画像メモリ４に検査１ｉｒｊ域分の設Ｈ
１データに基づいたビットパターンが全て宵き込まれる
と、第５図に示した続出回路５は、画像メモリ４のアド
レスを操作して、■ＴＶの走査の順に対応するビットか
ら順次２値信号を読込む。As mentioned above, the image memory 4 has the settings for the 1irj area.
When all the bit patterns based on one data have been read, the successive circuit 5 shown in FIG. Load.

次に、第５図で示した検出回路６について第１０図によ
り説明する。Next, the detection circuit 6 shown in FIG. 5 will be explained with reference to FIG. 10.

第１０図は一例として、参照信号Ｃ１又１１画（象イぎ
号りを入力して、検査領域中、又は画像メモリ４上の２
値画像から、特徴情報Ｅとしてパターンの角エツジの情
報（詳しくは後述する。）を抽出する回路を示す。時系
列の参照信号Ｃ又は画１℃信−号りは１σ回シフト１／
ジスタ３０，３１を直列に複数接続したレジスタ列に入
力す゛る。直列シフトレジスタ３０、”＋１のビット数
は、画像メモリ４の横方向に並んだ一列のビット数と等
しく定められる。信号Ｃ又は■）は、クロック信号ろ７
によって順次レジスタ列に嗜かれる。このレジスタ列の
うち、シフトレジスタ３０で構成される部分、例えば２
次元的なｎ×ｎビットを切出部３２とすると、９シ出部
ろ２の２値渭報５５は、次の角情報発生回路６４に入力
する。角情報発生回路３４は、切出部３２中に所定の角
エツジのパターンを検知したとき、フラグ信号ろ５を出
力すると共に角エツジの形状に応じて符号化したコード
６６ｆｄ：出力する。このコード３６は、例えば切出部
ろ２中に表われるパターン（２値論理）の角エツジの角
度、及び角エツジの方向等によって定められる。従って
、μｍｍ情報発側回路３１：ｉ２値情報６５衛入力とし
−Ｃ１所定の角エツジ’ｌＡ＊知するノくターンマツチ
ング回路と、その出力信号を入力して、はり化するエン
コーグ回路とを備えている。As an example, FIG.
A circuit for extracting corner edge information of a pattern (details will be described later) as feature information E from a value image is shown. The time series reference signal C or image 1°C signal is shifted 1σ times 1/
The signal is input to a register string in which a plurality of registers 30 and 31 are connected in series. The number of bits in the serial shift register 30, ``+1'' is determined to be equal to the number of bits in one row of the image memory 4 arranged in the horizontal direction.
is applied to the register string in sequence. Of this register string, a portion consisting of shift registers 30, for example 2
If dimensional n×n bits are used as the extraction section 32, the binary wave information 55 from the nine extraction sections 2 is input to the next corner information generation circuit 64. When the corner information generation circuit 34 detects a predetermined corner edge pattern in the cutting section 32, it outputs a flag signal 5 and a code 66fd coded according to the shape of the corner edge. This code 36 is determined by, for example, the angle of the corner edge of the pattern (binary logic) appearing in the cutting section filter 2, the direction of the corner edge, and the like. Therefore, the μmm information generating circuit 31: i binary information 65 is input, and -C1 is a turn matching circuit that knows the predetermined corner edge 'lA*, and an encoding circuit that inputs the output signal and converts it into a beam. We are prepared.

次に　；ｉ’！、　３図でヲｉモした／ｌ’￥徴メモリ
７の一例を第１１図により説明する。特徴メモリ７け、
第１０図に示した角情報発生回路３４のフラグ（ｉ’４
−′ｆ；　５５　、コードろ６とを入力する。この角エ
ツジの情報を保持する場合、特徴メモリ７に日２、フラ
グメモリ４ろとデータメモリ４４とが用意されている。Next ;i'! , An example of the /l'\\ character memory 7 modeled in Fig. 3 will be explained with reference to Fig. 11. Feature memory 7 pieces,
The flag (i'4) of the angle information generating circuit 34 shown in FIG.
Enter -'f; 55 and code 6. When retaining this corner edge information, the feature memory 7, flag memory 4, and data memory 44 are prepared.

領域４０は、第５図に示したＴＴＶ上の検査領域１６、
又はこれと同じ画像メモリ４上の２ｒＫ元的な２値画像
領域に対応する。局所領域４１は、第１０図に示した切
出部５２によって切出される領域に相当し、シフトレジ
スタ３０．３１のシフトにより、第１１図中、矢印の方
向に移動する。局所領域４１は画素単位に１つずつラス
ク走査と同様に移動する。The area 40 is the inspection area 16 on the TTV shown in FIG.
Or it corresponds to a 2rK binary image area on the same image memory 4. The local area 41 corresponds to the area cut out by the cutting section 52 shown in FIG. 10, and is moved in the direction of the arrow in FIG. 11 by shifting of the shift registers 30 and 31. The local area 41 moves pixel by pixel in the same way as rask scanning.

一方、フラグメモリ４うは、例えば領１或４０中の水平
走査線の本数、あるいは画像メモリ４の縦方向のビット
数と同数のピッｌ−数を有し、データメモリ４４は、１
水平走査線中の画素数、あるいｔｊ画像メモリ４の横方
向のビットａと同数のビット数から成る１ライン分のメ
モリＬ＋　、　Ｌ２　・・・を有する。On the other hand, the flag memory 44 has the same number of pixels as the number of horizontal scanning lines in area 1 or 40, or the number of bits in the vertical direction of the image memory 4, and the data memory 44 has
It has memories L+, L2, . . . for one line, each having the same number of bits as the number of pixels in a horizontal scanning line, or the horizontal bit a of the tj image memory 4.

ここで、この特徴メモリ７にクラグイＦｒ号３５とコー
ドろ６を格納する動作を説明する。Here, the operation of storing the Kuragui Fr No. 35 and the cord ro 6 in the feature memory 7 will be explained.

領域４〔）中にパターン４２が存在した場合、局所領截
４１が左上隅からマスク形式の走査を始めると、水平方
向の１走査中に円エツジがなければ、フラグメモリ４５
には順次対応するビットに「０」が入る。When the pattern 42 exists in the region 4 [), when the local region 41 starts mask-type scanning from the upper left corner, if there is no circular edge during one horizontal scan, the flag memory 45
"0" is entered in the corresponding bits in sequence.

そして第１１図１のようにパターン４２の９０°の角エ
ツジが局所４ｆｌＴ　Ｉｉ’ｉ、　４１の中央に表われ
ると、縦方向の走を０γ１１４．に対応したフラグメモ
リ４５０ビツトに「１」が入る。同時に、メモリしＩに
は、横方向の走査位ｉ？’（に対応したビットに「１」
が入力されると共に、次くむピントＩ／（コード３６が
Ｃｔとし−Ｌ格納式れる。When the 90° corner edge of the pattern 42 appears at the center of the local 4flT Ii'i, 41 as shown in FIG. 11, the vertical run is 0γ114. ``1'' is entered in 450 bits of the flag memory corresponding to . At the same time, the memory I stores the horizontal scanning position i? ``1'' in the bit corresponding to '(
is input, and the next focus I/(code 36 is set to Ct) and -L is retracted.

そのイ１！シのビットにハ「０」が入力される。さらに
領域４１が右へ移動して、パターン４２の右上の角をと
らえると、メモリＬｌには、その走査位置に対応したビ
ットに「１」、次く数ビットにコード５６としてＣ２が
人力される１、以上のように、領り、２４０の全面を、
局所ｆｆｊ　ｊ或４１が走をし終ると、フラグメモリ４
５には、水平方向の走査線上に表われる角エツジの数だ
け対応するビットに「１」が保持され、データメモリ４
４にｉｔ　、フラグメモリ４’）中の「１」の数に等し
いライン分のメモリに符号化した角エツジの情報が記憶
される、 また、別の特徴情報Ｅとして、第４図に示されるエツジ
数検出回路６ａにより、パターンのエツジ（白黒の境界
）をカウントする方法を第１２図に示す。参照データＣ
は画像信号Ｉ）を入力として、フレームメモリ４の走査
線毎に横方向にエツジをカウントする。縦方向にも走査
線があると考え、同様にエツジをカウントする。同図に
おいて、カウンタメモリＣ＋の数値は横方向のエツジの
数を、カウンタメモリＣ２のそれは縦方向のエツジの数
をそれぞれ示している。Part 1! C “0” is input to the C bit. When the area 41 further moves to the right and captures the upper right corner of the pattern 42, "1" is entered in the bit corresponding to that scanning position, and C2 is entered as code 56 in the next few bits in the memory Ll. 1. As mentioned above, the entire area of 240,
When the local ffj j or 41 finishes running, the flag memory 4
5, "1" is held in bits corresponding to the number of corner edges appearing on the horizontal scanning line, and data memory 4
4, encoded corner edge information is stored in the memory for lines equal to the number of "1"s in the flag memory 4'). Also, as another feature information E, it is shown in FIG. FIG. 12 shows a method of counting edges (black and white boundaries) of a pattern using the edge number detection circuit 6a. Reference data C
inputs the image signal I) and counts edges in the horizontal direction for each scanning line of the frame memory 4. Considering that there are scanning lines in the vertical direction, edges are counted in the same way. In the figure, the numerical value in the counter memory C+ indicates the number of edges in the horizontal direction, and that in the counter memory C2 indicates the number of edges in the vertical direction.

次に、特徴メモリ７ａについて第１５図により説明する
。フラグメモリ６０は、第１０図と同様に、走査線の本
数のビット数を有し、データメモリ６１けエツジのカラ
ン）　ＩＲが格納される。ここで、格納する動作を説明
する。まず、第１の走査線によるエツジのカウント値を
データメモリ６１に格納する。Next, the feature memory 7a will be explained with reference to FIG. As in FIG. 10, the flag memory 60 has the number of bits equal to the number of scanning lines, and IR of the data memory 61 is stored therein. Here, the storing operation will be explained. First, the edge count value of the first scanning line is stored in the data memory 61.

次に、前者のカウント値が変化した走査線に相当するフ
ラグメモリ６０メビツトに［月が入る。つまり、データ
が変化したところのみ「１」が入る。このようにして、
横方向の走査が進められ各データがメモリ６０．６１に
格納される。縦方向にエツジをカウントする場合も同様
であり、メモリ６０，６１に対応したメモリ（１図示せ
ず）を備えていて各データが格納される。以上のように
して、１両面分の特徴１ｎ叩が格納される。Next, the month is entered in the flag memory 60 mebit corresponding to the scanning line where the former count value has changed. In other words, "1" is entered only where the data has changed. In this way,
The horizontal scanning progresses and each piece of data is stored in the memory 60, 61. The same goes for counting edges in the vertical direction, and a memory (one not shown) corresponding to the memories 60 and 61 is provided to store each data. As described above, the features 1n for one side are stored.

１試上に述べた、Ｍ’ｌ’ｌから設ｎ１データを読込み
、特徴メモ’Ｊ７（７ａ）に特ｆａＩＷ報を記憶するま
での動作は、切換回路１０をａ側にした非検査時すなわ
ぢ第１状ル１１に行なわれる。また、４′ｆ−徴メモリ
７（７ａ）に記憶された１画面分の特徴情報ｄ１、計ｎ
機２の内部又ｔ」外部記憶装置へ転送される。そして、
この動作をレチクル又はマスク全面に渡って行なうこと
によって、レチクルやマスクの１チップ分の特徴情報が
計算機２の記憶装置に蓄積される。そして、実１′金に
レチクルやマスクをＩ　ＴＶで撮像して検査するときけ
、この記憶装置ｑから１画面分の特徴情報が、特徴メモ
リ７へ転送される。1 Trial The operations described above, from reading the setting n1 data from M'l'l to storing the special faIW information in the characteristic memo 'J7 (7a), are performed during non-inspection with the switching circuit 10 set to the a side. The rope is carried out in the first position 11. In addition, the feature information d1 for one screen stored in the 4'f-characteristic memory 7 (7a), a total of n
The data is transferred to the internal or external storage device of the machine 2. and,
By performing this operation over the entire surface of the reticle or mask, characteristic information for one chip of the reticle or mask is stored in the storage device of the computer 2. Then, when a reticle or mask is imaged and inspected on a real 1' gold plate using an ITV, feature information for one screen is transferred from the storage device q to the feature memory 7.

次に、第３１ン１に示した比較回路８の動作について説
明する。１ヒ収回路８は、切換回路１０をｂ側にした第
２状態としての検査時に働くものであり、画像信号Ｄ　
ｆＫ：入力して、抽出された特徴情報と、特徴メモリ７
　（７ａ　）に保持された／ｌ′ｆ徴（ｆｆ報とを順次
比較する。Next, the operation of the comparison circuit 8 shown in the 31st line 1 will be explained. The 1-hi collection circuit 8 operates during inspection in the second state with the switching circuit 10 set to the b side, and receives the image signal D.
fK: Input and extracted feature information and feature memory 7
The /l'f characteristics (ff information) held in (7a) are sequentially compared.

画像信号りが、検知回路６に入力すると、第１０図に示
したように、角情報発生回路５４はＩＴＶで撮像したレ
チクル上のパターンの角エツジに応じて、フラッグ信号
！＋５とコード５６を出力する。この時、比較回路８は
、フラッグメモリ４５の、ＩＴＶの走査線に対応したビ
ットの内容を調べて、そのビットが「１」であれば、デ
ータメモリ４４中の半のラインに相当するメモリから記
憶された各ビットの２値信号を時系列に読出す。そして
、このデータメモリ４４からの時系列の信号は、ＩＴＶ
の走査と同期して、検知回路６０７ラング信号５５が発
生したとき、コード５６と順次比較されていく。そして
、レチクル上のパターンの角エツジが、股ｎヒヒの角エ
ツジと異なる場合、すなわち、データメモリ４４中のコ
ードと、検知回路６が出力するコードが異なれば、計算
機２へ欠陥情報を出力する。この欠陥情報は、フラッグ
メモリ４３及びデータメモリ４４中の（ｆｆ　Ｎの、１
１Ｙみ出し６ン闘を、欠陥のイ立１置としてＦｔ−１算
機２に出力される。この欠陥位置の情報は、１画面毎に
記・ｔ７！され、矩形枠をモニタテレビ１３上に表示す
る際に使われる。具体的には、計算機２が欠陥位置の情
報、すなわち欠陥位置の両面上の座標値に基づいてマー
ク画像情報Ｈを作成し、その情報Ｈを直接画像メモリ４
に送υ、画像メモリ、４中に例えば６４　ｘ　６４ビツ
トの大きさの枠をマーク画ｒ象として生成させる。この
場合、剖′ｑ機２はマーク発生手段として作用している
。When the image signal is input to the detection circuit 6, as shown in FIG. 10, the angular information generating circuit 54 generates a flag signal! according to the angular edge of the pattern on the reticle imaged by the ITV. Outputs +5 and code 56. At this time, the comparator circuit 8 checks the contents of the bit in the flag memory 45 corresponding to the ITV scanning line, and if the bit is "1", the comparator circuit 8 selects the data from the memory corresponding to the half line in the data memory 44. The stored binary signals of each bit are read out in time series. The time-series signal from this data memory 44 is transmitted to the ITV
When the rung signal 55 is generated in the detection circuit 607 in synchronization with the scanning of the code 56, it is sequentially compared with the code 56. Then, if the corner edge of the pattern on the reticle is different from the corner edge of the crotch baboon, that is, if the code in the data memory 44 and the code output by the detection circuit 6 are different, defect information is output to the computer 2. . This defect information is stored in the flag memory 43 and data memory 44 (ff N, 1
The 1Y overflowing 6th line is output to the Ft-1 computer 2 as a defective 1st position. This defect position information is recorded for each screen.t7! and is used when displaying a rectangular frame on the monitor television 13. Specifically, the computer 2 creates mark image information H based on defect position information, that is, the coordinate values on both sides of the defect position, and directly stores the information H in the image memory 4.
A frame having a size of, for example, 64 x 64 bits is generated as a mark image in the image memory 4. In this case, the autopsy machine 2 acts as a mark generating means.

また、マーク画像の生成に際しては、上述のように、泪
算機２から画像メモリ４に直接前記情報Ｈを送らずに、
矩形枠マークを計算機２からの設計データＡとみなして
展開回路３を介して画像メモリ４にマーク画像を生成す
るようにしてもよい。Furthermore, when generating a mark image, as described above, the information H is not sent directly from the calculator 2 to the image memory 4;
The rectangular frame mark may be regarded as the design data A from the computer 2 and a mark image may be generated in the image memory 4 via the expansion circuit 3.

この場合は、矩形枠の各辺を、第８図に示したような１
つの設計データとして、画像メモリ４のフレームメモリ
ーにに展開していく。In this case, each side of the rectangular frame should be
The design data is expanded into the frame memory of the image memory 4.

寸た、第４図に示されるように、角の検出の他にエツジ
カウントによって欠陥情報を得ること檜くできる。この
場合は、設計データＡに基づいたビットパターンを画像
メモリ４で得て、読出回路５を介してエツジ数検出回路
６ａでエツジ数全カウントし１．そのカウント値を特徴
メモリ７ａに記憶しておき、この設計上のカウント値と
実１祭の画ｆ象のエツジカウント値とを比較回路８ａで
比較することにより、欠陥情報を得ることができる。す
なわち、カメラヘッド１４でとらえたモニタテレビ１に
＋の画面が第１４図（ａ）に示されるとおりのものであ
って、Ｐがパターンを示し、Ｄｅｆが欠陥を示すもので
あれば、データメモリ６１．６２の内容は第１４図（ｂ
）に示す数値になるう横方向の走査線に関するデータメ
モリ６１の数値「６」、及び縦方向の走査線に閣するデ
ータメモリ６２の数値ｒ２Ｊｕ：、股引データのカウン
ト値と必然的に４℃なるから、ここで欠陥があることが
判断される。その位（Ｈ（１け、フラッグメモリ（ｆｆ
ｌｌえば第１５図の符号６０）のピット位置から容易に
わかる。そして、そのビット位動とデータメモリの情報
からフレームメモリ４上の第１４図（Ｃ）の斜線て示す
位置に「１」ケ宵き込み、それ以外の位置は「０」の−
１１とする。従って、孤立した欠陥が大きくなると、斜
線で示されるクロスマークの１１鵠も太くなる。In addition, as shown in FIG. 4, defect information can be obtained by edge counting in addition to corner detection. In this case, a bit pattern based on the design data A is obtained in the image memory 4, and the total number of edges is counted by the edge number detection circuit 6a via the readout circuit 5.1. Defect information can be obtained by storing the count value in the feature memory 7a and comparing this designed count value with the edge count value of the actual image f in the comparison circuit 8a. That is, if the + screen captured by the camera head 14 on the monitor television 1 is as shown in FIG. 14(a), P indicates a pattern, and Def indicates a defect, then the data memory The contents of 61 and 62 are shown in Figure 14 (b
), the numerical value "6" in the data memory 61 regarding the horizontal scanning line, and the numerical value r2Ju in the data memory 62 regarding the vertical scanning line. Therefore, it is determined that there is a defect here. That place (H (1 digit, flag memory (ff)
This can be easily seen from the pit position indicated by reference numeral 60) in FIG. Then, based on the bit position and data memory information, "1" is stored in the shaded position in FIG. 14(C) on the frame memory 4, and "0" is stored in the other positions.
11. Therefore, as the isolated defect becomes larger, the cross mark indicated by diagonal lines also becomes thicker.

次に、第３１ヅｊにおいて、比較回路８に供給される禁
止４ｎ号Ｇについて説明する。Next, the prohibited No. 4n G supplied to the comparator circuit 8 in the 31st stage will be explained.

一般に、ＩＴＶ等の撮１象素子の受光面には、小さな傷
が伺いていたり、あとからゴミ、等の異物が付着しゃノ
ーい。この１１３やコミによって、レチクル、又ＶＪマ
スク上のバター／に欠陥がなくても、欠陥ありとして検
査きれることがある。そこで、ＩＴＶで撮讃さＪする１
画面中、傷やゴミが存在する部分で＆：ｌ：　、比較回
路８の比較動作を禁止する。Generally, the light-receiving surface of a single-image sensor such as an ITV has small scratches, and foreign matter such as dust should not be allowed to adhere to the light-receiving surface. Due to this 113 and the cracks, even if there is no defect in the reticle or the butter/on the VJ mask, the inspection may be completed as having a defect. So, it was filmed on ITV 1
&:l: prohibits the comparison operation of the comparison circuit 8 in areas where there are scratches or dust on the screen.

そこで、ＩＴＶにパターンの無い無地の画像を人力する
。これにより受光面の傷や異物に応じた画［象信号が得
られるので、この画敞信号りを、画像メモリ４に入力す
る。すると画像メモリ４には、１画面の傷や異物に応じ
た２値画像が生成される。Therefore, a plain image with no pattern is manually sent to ITV. As a result, an image signal corresponding to scratches or foreign objects on the light-receiving surface is obtained, and this image signal is input to the image memory 4. Then, a binary image is generated in the image memory 4 according to the scratches and foreign objects on one screen.

こねは、ｔζ査開始の前、すなわち、特徴メモリ７に特
ｆ：゛（情鰻が保持し、終ってから行なわれる。そして
、検査時には、ＩＴｖの走査と同門して、読出回路５か
ら出力される時系列の参照信号Ｃは、禁止信号Ｇとして
、比較回路８に入力する。禁止信号Ｇが論理「１」で傷
や異物全表わすとすれば、比較回路６は、禁止信号Ｇの
論理［１−１が入力した時°点で比較動作を中止し、論
理「０」が入力された時点から、比較動作を再開する。The kneading is carried out before the start of the tζ scan, that is, after the characteristic f:゛(information eel) is stored in the feature memory 7. Then, at the time of the test, the data is output from the readout circuit 5 at the same time as the ITv scan. The time-series reference signal C to be generated is input to the comparator circuit 8 as the prohibition signal G. If the prohibition signal G is logic "1" and indicates all scratches and foreign objects, the comparison circuit 6 inputs the logic of the prohibition signal G. [The comparison operation is stopped at the time when 1-1 is input, and the comparison operation is restarted from the time when logic "0" is input.

尚、比較動作の中止の間でも、検知回路６、特徴メモリ
７は前述の動作を行なっていみ。Incidentally, even while the comparison operation is stopped, the detection circuit 6 and the feature memory 7 continue to perform the above-described operation.

また、ＩＴＶの受光面に付着するゴミは時間と共に増加
する傾向があるが、レチクル数枚分の検査時間内に、そ
の位置が変化することｄ、少ない。そこで、受光面の傷
や異物についての画１象を、あらかじめ画像メモリ４に
生成し、その２値画像金信号Ｈとして計算機２の内部の
不揮発性メモリに転送して保持しておく。そして、必要
な時点で、この不揮発性メモリから画像メモリ４へ鶴や
異物の２値画像を読出して書き込めばよい。受光面の傷
や異物による比較動作の禁止を、上述のように行なうこ
とによって、ＩＴＶの走査と同時に、すな４）らリアル
タイムに比較禁ＩＦの処理することができるので、検査
時間を短縮する利点がある。Further, although the amount of dust adhering to the light-receiving surface of the ITV tends to increase over time, its position rarely changes within the inspection time of several reticles. Therefore, an image of scratches or foreign objects on the light-receiving surface is generated in advance in the image memory 4, and is transferred as a binary image gold signal H to a non-volatile memory inside the computer 2 and held there. Then, the binary image of the crane or foreign object can be read and written from this nonvolatile memory to the image memory 4 at a necessary time. By prohibiting the comparison operation due to scratches or foreign objects on the light receiving surface as described above, the comparison prohibition IF can be processed in real time at the same time as the ITV scan, i.e., 4), thereby shortening the inspection time. There are advantages.

以−ヒのように、第３図及び第４図の装置の内容が明ら
かになったと仁ろで、次に、モニタテレビ１３に表示さ
れる画１象を、上述のマルチプレクサ１１の第２の使用
方法に基づいて説明する。As mentioned above, now that the contents of the devices shown in FIGS. The explanation will be based on how to use it.

レチクル上のパター　ンのＩＴＶ画肉７ｏにおいて、コ
ーナー欠け７１、微小段差７２、エッ、ジの凹凸７２等
の欠陥部、１１、」二律の角の比・換回路８がらの欠陥
情報により、欠陥位置表示マークである矩形枠７５で表
示される。この矩形枠１５の大きさは、はぼ欠陥を取り
囲むような太き式に設定されている。また、孤立欠陥７
４や比較的大きな欠陥は、上述のエツジカウントの比較
回路８ａからの欠陥ＩＷ報により、欠陥位ｉｔ７表示マ
ークであるクロスマーク７６で表示される。このクロス
マークの幅も、欠陥部の大きさに比例して太くなる。In the ITV image 7o of the pattern on the reticle, defect information such as corner chipping 71, minute step 72, edge unevenness 72, etc., 11, and defect information from the ratio/conversion circuit 8 of the two-dimensional corner, It is displayed with a rectangular frame 75 which is a defect position display mark. The size of this rectangular frame 15 is set to be thick enough to surround the dowel defect. In addition, isolated defect 7
4 or a relatively large defect is indicated by a cross mark 76, which is a defect position it7 display mark, based on the defect IW report from the edge count comparison circuit 8a described above. The width of this cross mark also increases in proportion to the size of the defective portion.

尚、上述の実施例は特徴抽出による方法であるが、特徴
抽出しない検査の方法の場合、例えばフレームメモリか
らの時系列的な２値信号とＩ’ｌ’Ｖからの２値信号を
直接比較する場合でも、本発明は全く同様に適用できる
。もちろん、モニタテレビがカラーの場合はマークと原
画像のパターンと金色分けすれば、さらに視認性が向上
する。Although the above embodiment is a method based on feature extraction, in the case of an inspection method that does not extract features, for example, the time-series binary signal from the frame memory and the binary signal from I'l'V may be directly compared. Even in this case, the present invention can be applied in exactly the same way. Of course, if your monitor is a color TV, you can further improve visibility by separating the mark from the original image pattern in gold.

また、単色のモニタテレビの場合でも、マークと原画像
のパターンの輝度が鶏なるように、特にマークの輝度を
原画像のパターンのそれよりも高めるようにすれば、視
認性が向上する。Furthermore, even in the case of a monochromatic monitor television, visibility can be improved by making the brightness of the mark and the pattern of the original image equal to each other, especially by making the brightness of the mark higher than that of the pattern of the original image.

以上のように、本発明においては、設計画象の生成とマ
ーク画像の生成とにフレームメモリ（生成手段）全兼用
することができるので、構成が簡雫になり、また、欠陥
に応じたマーク両１象を原画像と重ね合わせて表示する
ことができるので、その視認性が極めて向上している。As described above, in the present invention, the entire frame memory (generation means) can be used for both the generation of the design image and the generation of the mark image, so the configuration is simplified, and the mark image can be marked according to the defect. Since both images can be displayed superimposed on the original image, visibility is greatly improved.

さらに、本発明の実施例によれば、設計データは、原画
像の各画素が股引上備えるべき股引２値信号に変換され
て、特徴検知手段に入力すると共に、原画像を走査して
画素化した画像２値信号も、同一の特徴検知手段に入力
して、両省の信号に基づく検知情報を比較する構成とな
っている。従っで、股引ｆ−タ中に、２つの重なり合う
矩形パターンのデータが荏在しても、従来のように計算
機が、その包含関係をプログラムにより計′碌して特徴
情報を発生する必要がなく、極めて高速の検査処理が可
能となる。さらに、特徴検知手段は、設計データからの
特徴検知と、被検査物上の幾何学的なパターンからの特
徴検知とに兼用できるので、装置の構成が簡単になると
いう利点もある。また、ゴミ等による禁止領域を生成す
るに際しても、フレームメモリ音用いることができると
いう利点がある。Furthermore, according to the embodiment of the present invention, the design data is converted into a crotch binary signal that each pixel of the original image should have, and is input to the feature detection means, and the original image is scanned and pixelated. The image binary signals obtained are also input to the same feature detection means, and the detection information based on the signals from both provinces is compared. Therefore, even if there is data of two overlapping rectangular patterns in the data, there is no need for the computer to calculate the inclusion relationship using a program and generate characteristic information, as in the past. , extremely high-speed inspection processing becomes possible. Furthermore, since the feature detection means can be used for both feature detection from design data and feature detection from a geometric pattern on the object to be inspected, there is also the advantage that the configuration of the apparatus is simplified. Further, there is an advantage that frame memory sound can be used even when creating a prohibited area due to dust or the like.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、膜用データの矩形パターンを示す図；第２図
Ｕよ、パターンの映像信号の走査を示す図：２■３図ｄ
１本発明の一実廁例を示すブロック図；第４図は、本発
明の他の実施例を示すブロック図；第５図及び第６図は
、レチクル中の検査する領域を示ず図；第７図は、第６
図の装置中の展開回路を示す図；第８図及び第９図は、
Ｆ、７図の回路の１汀号を説明する図；第１０図及び第
１２図は、それぞれ特徴検知回路を示す図；第１１図及
び第１６図は、それぞれ特徴メモリを示す図；　７Ｆ、
１４図（ａ）　（ｂ）　（ｃ）　ＩｒＡ、エツジカウン
トによる欠陥表示の方法を説明する［’Ｚ＋：第１５図
は、テレビモニタに表示されるパターンを示す図である
。 １・・・磁気テープ（ＭＴ）、２・・・帽′痒機、３・
・・展開回路、４・・・画像メモリ、５・・・読出回路
、６・・・特徴検知回路、７・・・特徴メモリ、８・・
・比較回路、９・・・２値化回路、１０・・・切換回路
、１１・・・マルチプレクサ、１２・・・２値化回路、
１′５・・・テレビモニタ、１４・・・ＩＴＶ（カメラ
ヘッド）。 代理人　弁理士　　木　村　三　朗Figure 1 is a diagram showing a rectangular pattern of film data; Figure 2 U is a diagram showing scanning of a video signal of the pattern: 2■3 Figure d
1. A block diagram showing one practical example of the present invention; FIG. 4 is a block diagram showing another embodiment of the present invention; FIGS. 5 and 6 do not show the area to be inspected in the reticle; Figure 7 shows the 6th
Figures 8 and 9 are diagrams showing the development circuit in the device shown in the figure;
F, A diagram explaining the first part of the circuit in FIG. 7; FIGS. 10 and 12 each show a feature detection circuit; FIGS. 11 and 16 each show a feature memory;
Figure 14 (a) (b) (c) IrA, explains the method of defect display using edge count ['Z+: Figure 15 is a diagram showing a pattern displayed on a television monitor. 1...Magnetic tape (MT), 2...Itching machine, 3.
... Expansion circuit, 4... Image memory, 5... Readout circuit, 6... Feature detection circuit, 7... Feature memory, 8...
- Comparison circuit, 9... Binarization circuit, 10... Switching circuit, 11... Multiplexer, 12... Binarization circuit,
1'5...TV monitor, 14...ITV (camera head). Agent Patent Attorney Sanro Kimura

Claims (3)

【特許請求の範囲】[Claims] （１）　　基板上に形成された１幾何学的なパターンを
ｉｆ＋６１子して、原画（象情報を発生ずる撮像手段と
；前記幾何学的なパターンの設ｉ１情報に対応した設計
画像情報を生成する画１生生成手段ど：該牛成手段から
の設計画像情報と前記原画像情報とに基づいてパターン
の欠陥ケ前記原画像中の位置として検出する欠陥検出手
段と；該欠陥検出手段の検出情報に基づいて、検出位置
に応じた所定のマーク画法ヲ、前記画像生成手段に生成
させるマーク発生手段と；該画像生成手段からのマーク
画像情報と前記原画像情報と′ｆ：重ね合わせ、マーク
によって前記パターンの欠陥部分を指示した原画像を表
示する表示手段と：を備えたことを特徴とするパターン
の欠陥検査装置。(1) One geometric pattern formed on the substrate is multiplied by if+61 to generate original image (imaging means for generating image information; design image information corresponding to the design information of the geometric pattern) a defect detection means for detecting a pattern defect as a position in the original image based on the design image information from the image generation means and the original image information; a mark generating means for causing the image generating means to generate a predetermined mark drawing method according to the detected position based on the information; 'f: superposition of the mark image information from the image generating means and the original image information; A pattern defect inspection apparatus comprising: display means for displaying an original image in which a defective portion of the pattern is indicated by a mark; （２）欠陥検出手段は、原画像の縦横の走査線上で欠陥
の￥Ｔ無を検出するように４７４成され、マーク発生手
段は、欠陥が存在する走査線をマークとしたクロスマー
クを、マーク画像として生成させるように槽成されたも
のである特許請求の範囲第１項に記載のパターンの欠陥
検査装置ρ。(2) The defect detection means is configured to detect defects on the vertical and horizontal scanning lines of the original image, and the mark generation means is configured to generate a cross mark marked by the scanning line where the defect exists. The pattern defect inspection apparatus ρ according to claim 1, which is configured to generate an image. （３）欠陥検出手段は、設計画像の縦横の各走査線上の
エツジ数と、パターン画像の縦横の各走査線上のエツジ
数とを比較して、欠陥があるか否かを検査するように欝
成されたものである特許請求の範囲第１項又は第２項に
記載のパターンの欠陥検査装置。(3) The defect detection means compares the number of edges on each vertical and horizontal scanning line of the design image with the number of edges on each vertical and horizontal scanning line of the pattern image to check whether there is a defect. A pattern defect inspection apparatus according to claim 1 or 2, which is made by: