JPS5966153A - 半導体シ−ル装置 - Google Patents

半導体シ−ル装置

Info

Publication number
JPS5966153A
JPS5966153A JP17778982A JP17778982A JPS5966153A JP S5966153 A JPS5966153 A JP S5966153A JP 17778982 A JP17778982 A JP 17778982A JP 17778982 A JP17778982 A JP 17778982A JP S5966153 A JPS5966153 A JP S5966153A
Authority
JP
Japan
Prior art keywords
adhesive
lid
tape
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17778982A
Other languages
English (en)
Inventor
Masatoshi Tanaka
正敏 田仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP17778982A priority Critical patent/JPS5966153A/ja
Publication of JPS5966153A publication Critical patent/JPS5966153A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、厚膜印刷回路基板上に取付けた半導体IC
チップ全保護する為、この上にセラミックリッドを正確
な位置に固着することのできる半導体シール装置に関す
る。
ハイブリッドICは、厚MF′:lJ刷基板の上へ、抵
抗パターン、絶縁ガラスパターン、導体パターン等全繰
返し、印刷、乾燥、焼成して基本的な回路全構成する。
さらに、半導体ICチップ、チップコンデンサ、或は、
チップインダクタ等を後からハンダ付けすることも多い
半導体ICチップを基板へ実装する場合、予めチップキ
ャリアパッケージ等のパッケージに収容し、その後、厚
膜基板へハンダ接合する方法かめる。このように間接的
に実装する方法の他、直接、半導体ICチップを基板へ
ダイボンドする方法も採用されている。
半導体ICチップをチップキャリアを使って取付ける場
合は、チップキャリアパッケージの構成部品である受皿
部と蓋部をさらに接着しシールしなければならず、部品
点数、取付工数ともに多くなる。
直接、ICチップを基板へ取付けるのは、部品も少なく
て済み、手数も軽減される。
直接、ICチップを基板へダイボンドした場合、ICチ
ップやボンディングワイヤを保護する為に、(1)  
ジャンクションコーティングttk、ICチップ上ヘポ
ツテイングする方法と、 (2)ICチップを蓋うべく、セラミックのシールリッ
ドを覆せる方法、 とが用いられている。本発明は(2)の改良に係る。
第2図、第3図によって、従来の、シールリッドの接着
方法を説明する。
セラミックリッドは、角形で、底面の開いた、凹字型断
面を有する被覆部材である。
従来は、第2図に示すように、シールリッド1゜の底面
11に接着剤12全印刷し、これ全加熱し、乾燥、仮硬
化させて保存しておくようになっていた。
このように、接着剤12全印刷硬化したシールリッド1
0を、セラミック厚膜印刷基板へ実装するには、従来、
次のようにするのが一般であった。
第3図に於て、抵抗、ガラス、導体パターン等が印刷さ
れた厚膜印刷基板13に、所定の位置へ、半導体ICチ
ップ14をダイボンドする。そして、lCチップ上の電
極と、厚膜基板上に印刷された’ML[とをワイヤ15
で接続する。ダイボンディング、ワイヤボンディングが
終った後、ンールリッド10II Cチップ14を囲む
位置に被蓋し、クリップ16によってシールリッド10
と基板13とを挾んで押える。
この状態で加熱し、接着剤12をいったん軟化させ、再
び冷却する。こうすると、接着剤12は再嫂化し、シー
ルリッド10と基板13とは相互に接着される。接着さ
れた状態が安定するとクリップ16を取外す。
以上のようにしていだが、これは、セラミックリッドの
位置がずれ易いという欠点があった。たとえ、正確な位
置へセラミックリッドを置いても、リッドと基板との間
は屑シやすいので、リッド又はクリップに外力が加わっ
たシすると、リッドは定位置刀・ら外れてしまう。
特に、1枚の基板上に、複数のリッドがクリップで仮止
めされる場合、なおさら位置ずれ奮起しやすい。
これは、仮硬化したままの接着剤が基板に接触し、両者
に粘着力が働かないことに起因する。本発明者は、この
ような従来方法の欠点を解決する為には、軟化状態の接
着剤を用いなければならない、という事に気付いた。
本発明は、このような情態に基づくもので、テープに予
め接盾剤ケ印刷、乾燥、仮硬化しておぎ、これ全加熱し
て軟化させ、リッド底面に転写するための半導体シール
装置ケガえる。
以下、実施例を示す図面によって、本発明を説明する。
第1図は本発明の実施例に係る半導体シール装置の概略
斜視図である 多数のセラミック製のシールリッド1は、リッドトレイ
2の上に戴置しである。シールリッド1の底面に接着剤
は付いていない。
リッドトレイ2の側方には、接着剤印刷テープ3が、一
定方向へ進行するよう設けられている。
接着剤印刷テープ3には、リッド1の底面に対厄する形
状に、接着剤4が、等lf]隔に印刷、仮硬化しである
。印刷の方法は任意で、テープ上へ、マスクを当てて、
接着剤を塗布しても良いし、口の字型の製起条に接着剤
を付け、これをテープへ押しつけてもよい。仮硬化は、
例えば約80’Cで乾燥させて行う事ができる。このよ
うな接着剤印刷テープ3は巻取った状態で保存する事が
できる。
そして、接着剤印JnlJテープ3は、適当な繰出し装
置5.5によって、順時、繰出してゆく。繰出し機構は
任意で、手動、自動等、都合の艮いもの全選択すれは良
い。
テープ3の進行径路の途中に、テープの接着剤4を加熱
し軟化するだめの加熱装M6が設けである。接着剤印刷
テープ3は加熱装置6の近傍を通る時、局所的に加熱さ
れ、、接着剤4が軟化する。
そこで、シールリッド1を、リッドトレイ2から取上げ
、底面を接着剤4に押しつける。
軟化した接着剤4は、リッド1の底面に転写される。こ
のシールリッド1全、厚膜印刷基板7の上へ置く。そし
て、クリップで、リッド1を厚膜印刷基板7へ押付けて
おく。
すると、接着剤4はやがて冷却固化し、シールリッド1
は正しい定位置に固定される。
本発明によれば、接着剤4を印刷、仮硬化したテープを
、加熱装置6で加熱し、接着剤を直ちにシールリッド1
の底面に転写して、これを厚膜基板へ置いて、半導体I
Cチップをシールする事ができる。仮硬化したままの接
着剤ではなく、軟化した接着剤であるから、クリップで
シールリッド1と厚膜印刷基板7とケ挾んだ場合、シー
ルリッドは、ずれない。接着剤の粘着力によって、リッ
ドはj享)換1−IJJTi11基板へ粘着するから、
位置ずれが起こりにくい。
まだ、リッドヲ基板の上へ置き、クリップで挾むまでの
間に、位置ずれが起る、という事もない。
従来のように、仮硬化したままの接着剤を屈面に付けた
シールリッドを基板に置いてゆく場合、シールリッドの
数が多いほど、リッドの位置ずれが起りやすかったが、
本発明によれば、リッドの数が多くても、そのような心
閂己がない。
シールリッド1ヶ持上げ、接着剤印刷テープ3の上の軟
化した接着剤4に押当て、さらに厚膜印刷基板7の定ま
った位置へ載せる作業は、人手によってイ1うとともで
きるし、自動的に行うこともできる。
本発明によると、シールリッドを多数、同一の厚膜印刷
基板へ、次々と置いてゆくことができ、基板が多少1頃
いていても、振動が加えられても、リッドの位置は変動
しないから、作業能率が向上する、という利点がある。
接着剤4を加熱、軟化する温度は、接着剤の物性に依存
するが、一般に60℃〜100℃程度になるよう処する
のが良い。
【図面の簡単な説明】
第1図は本発明の実施例に係る半導体シール装置の概略
斜視図。 第2図は従来のシールリッド接着方法を説明するための
、シールリッド断面図。 第3図は従来のンールリッドの厚膜印刷基板への接着方
法を説明するための、仮留め状態にある厚膜印刷基板、
シーフレリッドの断面図。 1    ・・・ ・・・ ・・・   シ − ル 
リ ツ  ド2 ・・・・・・・・・ リッドトレイ3
 ・・・・・・・・・ 接着剤印刷テープ4  ・・・
・・・・・・  接   着   剤5 ・・・・・・
・ 繰出し装置 6・・・・・・・・・加熱装置 7 ・・・・・・・・・ W膜印刷基板発  明  者
         1)  中   正   敏261

Claims (1)

    【特許請求の範囲】
  1. シールリッドの底面に対応する形状に接着剤を印刷、仮
    硬化しである接着印刷テープと、接着剤印刷テープを繰
    出してゆく繰出し装置と、テープ金局所的に加熱するた
    めの加熱装置とよ多構成される事を特徴とする半導体シ
    ール装置。
JP17778982A 1982-10-08 1982-10-08 半導体シ−ル装置 Pending JPS5966153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17778982A JPS5966153A (ja) 1982-10-08 1982-10-08 半導体シ−ル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17778982A JPS5966153A (ja) 1982-10-08 1982-10-08 半導体シ−ル装置

Publications (1)

Publication Number Publication Date
JPS5966153A true JPS5966153A (ja) 1984-04-14

Family

ID=16037128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17778982A Pending JPS5966153A (ja) 1982-10-08 1982-10-08 半導体シ−ル装置

Country Status (1)

Country Link
JP (1) JPS5966153A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246236A1 (en) * 2001-03-30 2002-10-02 Lintec Corporation Semiconductor chip carrying adhesive tape/sheet, semiconductor chip carrier, semiconductor chip mounting method and semiconductor chip packaging body

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1246236A1 (en) * 2001-03-30 2002-10-02 Lintec Corporation Semiconductor chip carrying adhesive tape/sheet, semiconductor chip carrier, semiconductor chip mounting method and semiconductor chip packaging body
US6753614B2 (en) 2001-03-30 2004-06-22 Lintec Corporation Semiconductor chip carrying adhesive tape/sheet, semiconductor chip carrier, and semiconductor chip packaging body
US6924211B2 (en) 2001-03-30 2005-08-02 Lintec Corporation Semiconductor chip carrying adhesive tape/sheet, semiconductor chip carrier, semiconductor chip mounting method and semiconductor chip packaging body

Similar Documents

Publication Publication Date Title
KR100434232B1 (ko) 리드프레임을열분산기/열슬러그구조물에부착하는방법및구조
US7521290B2 (en) Method of manufacturing circuit device
US5628111A (en) Methods of fabricating of semiconductor package and mounting of semiconductor device
GB2164794A (en) Method for encapsulating semiconductor components mounted on a carrier tape
JPS608426Y2 (ja) 半導体ウエハ−の保持基板
JPS5966153A (ja) 半導体シ−ル装置
JP2704342B2 (ja) 半導体装置およびその製造方法
US5939777A (en) High aspect ratio integrated circuit chip and method for producing the same
JP3835710B2 (ja) 複合半導体装置の製造方法
WO1996013066A1 (en) Method of attaching integrated circuit dies by rolling adhesives onto semiconductor wafers
JP3072602U (ja) フレキシブル基板の接続構造
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP2798861B2 (ja) 混成集積回路装置
TW200415759A (en) Package for semiconductor components and method for producing the same
JP3711311B2 (ja) 半導体装置の製造方法
JP3985388B2 (ja) 半導体チップの実装方法
JPH073646Y2 (ja) 半導体装置の構造
JPS61287197A (ja) 電子部品の製造方法
JPH0669052B2 (ja) 半導体素子の高密度実装方法
JPH07321148A (ja) 半導体装置の実装方法及び半導体装置の実装体
JPH01220801A (ja) チップ状電気素子
JPH0425052A (ja) 樹脂封止型半導体集積回路装置
JPH09289278A (ja) 半導体装置用リードフレームの製造方法
JPS60192340A (ja) 絶縁形半導体装置
JPH02196456A (ja) 樹脂封止型半導体装置