JPS5961876A - Character rotator - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はドツトマトリックスで文字や図形等を表示又は
印字する際、必要に応じてパターンの回転を行なう文字
回転装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a character rotation device that rotates patterns as necessary when displaying or printing characters, figures, etc. in a dot matrix.

従来例の構成とその問題点 近年、日本語文章処理や編集等を行なう技術にはめざま
しいものがあり、中でも漢字かなまじりの表示・印字装
置は各種の装置が考案されている。Conventional configurations and their problems In recent years, there have been remarkable advances in technology for processing and editing Japanese text, and among them, various devices have been devised for displaying and printing kanji and kana.

このような表示・印字装置の中には文字回転装置を具備
するものがある。すなわち日本語文章は縦書きと横書き
があり、必要に応じて表示あるいは印字を縦書き又は横
書きにして出力する。たとえば第１図（、）に示される
ような文字を横方向に順次表示あるいは印字を行なえば
横書きの日本語文章が得られる。まだ第１図（ｂ）に示
されるように第１図（ａ）の文字を９ｏ０回転させた後
、同様に横方向に順次表示あるいは印字を行なえば縦書
きの日本語文章が得られる。Some of such display/printing devices are equipped with a character rotation device. That is, Japanese texts can be written vertically or horizontally, and are displayed or printed in either vertical or horizontal writing as necessary. For example, if characters as shown in FIG. 1 (,) are sequentially displayed or printed in the horizontal direction, a horizontally written Japanese text can be obtained. If the characters in FIG. 1(a) are rotated by 900 as shown in FIG. 1(b) and then sequentially displayed or printed in the horizontal direction, a vertically written Japanese text can be obtained.

さて上述した横書き又は縦書きの表示あるいは印字を行
なう際、表示・印字装置内部に第１図（ａ）。Now, when performing the above-mentioned horizontal or vertical writing display or printing, the inside of the display/printing device is as shown in FIG. 1(a).

（ｂ）に示されるようなパターンをそれぞれ別々に用意
しておいてもよいが、このような方法はあまり経済的で
はない。Although the patterns shown in (b) may be prepared separately, such a method is not very economical.

そこで第１図（ｂ）に示されるパターンを表示あるいは
印字させる場合には、第１図体）に示されるパターンの
みを用意しておき、表示・印字の際に第１図（ａ）のパ
ターンを９００回転させて表示あるいは印字する機能、
すなわち文字回転装置を印字・表示装置に設けているも
のがある。Therefore, when displaying or printing the pattern shown in Figure 1(b), prepare only the pattern shown in Figure 1(b), and use the pattern in Figure 1(a) when displaying or printing. Function to display or print by rotating 900 degrees,
That is, there are some devices in which a character rotation device is provided in a printing/display device.

以下、」二連したような従来の文字回転装置について説
明する。Hereinafter, a conventional character rotation device such as a double character rotation device will be explained.

第２図は従来の文字回転装置のブロック図である。同図
において、１は回転方向を指示する回転信号ａにより文
字回転を制御する回転制御部、２は回転制御部１から送
出されるアドレスカウント信号ｄ′によりあるパターン
に応じたアドレスを順次出力するアドレスカウンタであ
る。３はアドレスカウンタ２からアドレスバス４を介し
て送出されるアドレスによりそのアドレスに対応したデ
ータを出力するフォントメモリで、第３図に示すような
２６Ｘ２６のビットによりフォント構成された標準パタ
ーンが格納されている。６はフォントメモリ３からデー
タバス６を介して送出されるパターンデータ２によりパ
ターンの回転を行なう回転部で、回転制御部１から送出
する制御信号、すなわちパターンデータの読み込み及び
読み出しを制御する横シフト信号す、同縦シフト信号Ｃ
により制御される。FIG. 2 is a block diagram of a conventional character rotation device. In the figure, 1 is a rotation control unit that controls character rotation using a rotation signal a that indicates the direction of rotation, and 2 is a rotation control unit that sequentially outputs addresses according to a certain pattern based on an address count signal d' sent from the rotation control unit 1. It is an address counter. Reference numeral 3 denotes a font memory which outputs data corresponding to the address sent from the address counter 2 via the address bus 4, and stores a standard pattern composed of fonts of 26 x 26 bits as shown in Fig. 3. ing. Reference numeral 6 denotes a rotation unit that rotates the pattern using pattern data 2 sent from the font memory 3 via the data bus 6, and a control signal sent from the rotation control unit 1, that is, a horizontal shift that controls reading and reading of the pattern data. Signal S, vertical shift signal C
controlled by

以下、第４図及び第６図を用いて回転制御部１及び回転
部６の構成をさらに詳細に説明する。Hereinafter, the configurations of the rotation control section 1 and the rotation section 6 will be explained in more detail using FIGS. 4 and 6.

第４図は回転制御部１のブロック図である。同図におい
て、１ａは回転部６がフォントメモリ３のパターンデー
タ２を読み込み中か、まだは回転部６が回転文字信号ｆ
を出力中かを示すリード信号ｄ及びフォントデータ読み
出し開始信号ｅにより、フォントデータラッチ信号すと
回転データ読み出し信号Ｃとを論理回路群１ｂを介して
送出する。FIG. 4 is a block diagram of the rotation control section 1. In the same figure, 1a indicates whether the rotating unit 6 is reading the pattern data 2 of the font memory 3, or if the rotating unit 6 is not yet reading the rotated character signal f.
A font data latch signal and a rotation data read signal C are sent out via the logic circuit group 1b in response to a read signal d indicating whether the font data is being outputted and a font data read start signal e.

第６図は回転部６のブロック図である。同図において、
ＳＯ１〜ｓ２６はパラレルイン拳パラレルアウトのシフ
トレジスタで、全体で２６ビツト×２６ラインにより構
成されている。FIG. 6 is a block diagram of the rotating section 6. In the same figure,
SO1 to s26 are parallel-in/parallel-out shift registers, and are composed of 26 bits x 26 lines in total.

以下、上記のように構成された文字回転装置について、
第６図に示された波形図を用いてその動作を説明する。Below, regarding the character rotation device configured as above,
The operation will be explained using the waveform diagram shown in FIG.

なお第６図において、第６図（イ）は回転信号ａを、同
図（ロ）はフォントデータラッチ信号ｑを、同図（ハ）
は回転データ読み出し信号りを、同図に）は回転部６に
送出されてパターンデータの読み出し及び読み込みを制
御する横シフト信号すを、同図（ホ）は回転部６に送出
されてパターンデータの読み出し及び読み込みを制御す
る縦シフト信号Ｃを、同図（へ）は回転部６がフォント
メモリ３のデータを読み込み中か、回転文字を出力して
いる際かを示すリード信号ｄを、同図（ト）はフォント
データ読み出し開始信号ｅをそれぞれ示している。In Fig. 6, Fig. 6(a) shows the rotation signal a, Fig. 6(b) shows the font data latch signal q, and Fig. 6(c) shows the rotation signal a.
(in the same figure) indicates the rotation data readout signal, (e) indicates the horizontal shift signal sent to the rotation unit 6 to control pattern data reading and reading, and (e) in the same figure indicates the horizontal shift signal sent to the rotation unit 6 to control the pattern data readout. The vertical shift signal C that controls the reading and reading of the font memory 3 is shown in FIG. Figure (g) shows the font data read start signal e.

まず第１図（ａ）に示した回転方向０πの時について説
明する。アドレスカウンタ２に今から読み込もうとする
フォントパターンの格納されている先頭アドレスがセッ
トされると、回転制御部１に読み出し開始信号ｅ及びリ
ード信号ｄが入力され、第４図に示したようなりロック
発生部１ａはフォントデータラッチ信号ｑと回転データ
読み出し信号りの出力動作を開始する。この時、回転信
号ａは回転方向０πなので”Ｌ　Ｉ＋である（第６図ｔ
１）。First, the case where the rotation direction is 0π shown in FIG. 1(a) will be explained. When the first address where the font pattern to be read is stored is set in the address counter 2, the read start signal e and the read signal d are input to the rotation control unit 1, and the lock is locked as shown in FIG. The generating section 1a starts outputting the font data latch signal q and the rotation data read signal. At this time, the rotational signal a is "L I+" because the rotational direction is 0π (Fig. 6 t
1).

す々わち回転方向が０π時、各部の信号波形は第６図ｔ
１期間のごとくなる。That is, when the rotation direction is 0π, the signal waveforms of each part are as shown in Figure 6.
It will be like one period.

さてフォントデークラッチ信号ｑ１は横シフト信号ｂ１
　となり回転部４に送出される。壕だデータバス６は２
００′〜２２５′　　としてシフトレジスタ群ｓ０１〜
ｓ２５に対し、シリアルに入力される。そして横シフト
信号すが入力されると、データバス２２５′はシフトレ
ジスタｓＤ１の２５段目（以下、５０１−２５　と記す
）からｓｏｌ　−２５−＋ｓ０１−２４−・・５ｃ１１
−０１→５０１−Ｄｏに、５０１−００→ｑ２５にシフ
トされる。Now, the font day clutch signal q1 is the horizontal shift signal b1
Then, it is sent to the rotating section 4. The data bus 6 is 2
Shift register group s01~ as 00'~225'
It is input serially to s25. When the horizontal shift signal S is input, the data bus 225' is transferred from the 25th stage (hereinafter referred to as 501-25) of the shift register sD1 to sol -25-+s01-24-...5c11.
-01→501-Do and 501-00→q25.

他シフトレジスタｓ０２〜ｓ２５　　も同様に動作する
。The other shift registers s02 to s25 operate similarly.

横シフト信号ｂ１が入力された時点では、データバスＺ
２５の情報はシフトレジスタ５０１−２５に格納される
。データバス２２４は５０２−２５・・・・・・に格納
される。寸だ同時にアドレスカウンタ２にアドレスカウ
ント信号ａ′が出力され、アドレスカウンタ２は１進み
、次のフォントデータの格納されるアドレスを示し、次
の読み出しにそなえる。次に第４図に示したクロック発
生部１ａより、フォントデータラッチ信号ｑ２が出力さ
れると、回転制御部１は横シフト信号ｂ２を出力し、デ
ータバスｚ２５の情報はシフトレジスタ５０１−２５に
格納される。シフトレジスタ５０１−２５に格納された
情報は５０１−２４にシフトされる。また同時にアドレ
スカウンタ２はアドレスカウント信号によりカウントア
ツプする。この様にして順次２６１ｉｎｅ分の情報をフ
ォントメモリ３より読み出し、回転部６に格納する。横
シフト信号ｂ２６の時点では、ｂ１時点でシフトレジス
タ５０１−２５に格納された情報はＦ＋０１−０にシフ
トされている。At the time when the horizontal shift signal b1 is input, the data bus Z
25 information is stored in shift register 501-25. The data bus 224 is stored in 502-25... At the same time, an address count signal a' is output to the address counter 2, and the address counter 2 advances by 1 to indicate the address where the next font data is stored and prepares for the next readout. Next, when the font data latch signal q2 is output from the clock generator 1a shown in FIG. 4, the rotation controller 1 outputs the horizontal shift signal b2, and the information on the data bus z25 is transferred to the shift register 501-25. Stored. Information stored in shift register 501-25 is shifted to 501-24. At the same time, the address counter 2 counts up in response to the address count signal. In this way, 261 lines of information are sequentially read out from the font memory 3 and stored in the rotation unit 6. At the time of the horizontal shift signal b26, the information stored in the shift register 501-25 at the time of b1 has been shifted to F+01-0.

２６ライ〉・分、すなわち１パタ一ン分格納されると回
転部５から回転データの読み出しが始まる。When 26 rai>·min, that is, one pattern has been stored, reading of rotation data from the rotation unit 5 begins.

クロック発生部１ａは回転データ読み出し信号りを２６
パルス（２６ドツト分）出力する。回転データ読み出し
信号５１時点で、横シフト信号ｂ１′が出力され、回転
部らのシフトレジスタ群ｓ［１１〜Ｓ２６に入力され、
シフトレジスタ８０１−００情報はｆ２５に送り出され
る。５０２−０の情報はｆ２４へ、５０３−０→ｆ２３
・・・・・・５２６−０→ｆ００に読み出される。The clock generator 1a generates a rotation data read signal at 26
Outputs pulses (26 dots). At the time of the rotational data read signal 51, a horizontal shift signal b1' is outputted and input to the shift register group s[11 to S26 of the rotating section,
Shift register 801-00 information is sent to f25. Information on 502-0 goes to f24, 503-0 → f23
...read out from 526-0→f00.

またシフトレジスタ５０１−１の情報は５０１−０　ヘ
シフトされる。５０１−２→５０１−１へ・・・・・・
Ｓｃ］１−．２５→５０１−２４に順次シフトされる。Also, the information in shift register 501-1 is shifted to shift register 501-0. 501-2→501-1・・・・・・
Sc]1-. 25 → 501-24.

捷だシフトレジスタ群ｓ０２〜Ｓ２６も同様の動作を行
ない、回転データバスｆ２５〜ｆｏｏに回転方向０πの
回転データが出力される。この順次シフト動作を２６回
繰り返し、シフトレジスタ群ｓ０１〜ｓ２６に格納され
ているデータを読み出す。The twisted shift register groups s02 to S26 also perform similar operations, and rotation data in the rotation direction 0π is output to the rotation data buses f25 to foo. This sequential shift operation is repeated 26 times to read out the data stored in the shift register groups s01 to s26.

次に第１図（ｄ）に示しだ回転方向３π／２（２７０°
）の場合について説明する。なお回転方向が３π／２の
際は各部の信号波形は第６図ｔ２に示されるものとなる
。まず回転方向０πの時と同様にアドレスカウンタ２に
読み込もうとするフォントパターンの格納されている先
頭アドレスがセットされ、読み出し開始信号ｅ及び、リ
ード信号ｄが入力されると、第４図に示しだクロック発
生部１ａはフォントデータラッチ信号ｑと回転データ読
み出し信号りの出力動作を開始する。Next, Fig. 1(d) shows the rotation direction 3π/2 (270°
) case will be explained. Note that when the rotation direction is 3π/2, the signal waveforms of each part are as shown in FIG. 6 t2. First, in the same way as when the rotation direction is 0π, the first address where the font pattern to be read is stored is set in the address counter 2, and the read start signal e and read signal d are input, as shown in FIG. The clock generator 1a starts outputting the font data latch signal q and the rotation data read signal.

さて回転信号ａが“Ｈ”なのでフォントデータラッチ信
号９１′は縦シフト信号ｂ１　　として回転制御部１よ
り出力され回転部６のシフトレジスタ群ｓ０１〜８２６
　　に入力される。この時、データバス６の２００の情
報はシフトレジスタ５０１−０に格納され、ｚｏｌの情
報は５０１−１に、ｚｏｌ−＋５０１−２・・＝・ｚ２
５→ｇ０１−２５に各々格納される。壕だシフトレジス
タ５０１−０の情報はシフトレジスタ５Ｄ２−［＋にシ
フトされ、５０１−１の情報は５０２−１に、ｓ　Ｏ１
−２−＋　ｓ　０２−２・・・・・・５ｏｌ−２５→５
０２−２５　　に各々シフト格納される。Now, since the rotation signal a is "H", the font data latch signal 91' is output from the rotation control section 1 as a vertical shift signal b1, and is sent to the shift register group s01 to 826 of the rotation section 6.
is input. At this time, information on data bus 6 200 is stored in shift register 501-0, and information on zol is stored in shift register 501-1, zol-+501-2...=z2
5→g01-25 respectively. The information in the shift register 501-0 is shifted to the shift register 5D2-[+, and the information in the shift register 501-1 is shifted to 502-1.
-2-+ s 02-2...5ol-25→5
02-25, respectively.

シフトレジスタ群８０６〜ｓ２６についても各々同じ動
作をする。同時にアドレスカウンタ２は１カウントアツ
プし次フォントデータの読み出し準備をする。そしてフ
ォントデータラッチ信号ｑ　２　／がクロック発生部１
ａから出力されると回転制御部１は縦シフト信号Ｃ２を
出力し回転部６はフォントメモリ３から読み出された次
のアドレスのノシターンデータを読み込むデータバス２
００の情報はシフトレジスタ５０１−０に格納し、ｚｏ
ｌの情報は５０１−１に・・・・ｚ２５→ｇ０１−２５
に各、マ格納される。シフトレジスタ５０１−０に格納
されている前アドレスの）々ターンデータは５０１−０
→５０２−０にシフトされ、ｓｏ　１−１→ｓ［］２−
１・・・　とシフトレ・〉スタｓｏｌの内容はシフトレ
ジスタｓ０２ヘシフトされる。この動作を２６回繰り返
しパターンデータは回転部６のシフトレジスタ群ｓ０１
〜ｓ２５　　に格納される。２６回目にはフォントメモ
リ３より読み込もうとしたフォントパターンの先頭アド
レスのパターンデータはシフトレジスタｓ２６に格納さ
れている事になる。Each of the shift register groups 806 to s26 performs the same operation. At the same time, the address counter 2 counts up by one and prepares to read the next font data. Then, the font data latch signal q 2 / is supplied to the clock generator 1
When the rotation control unit 1 outputs the vertical shift signal C2, the rotation unit 6 reads the nosittern data of the next address read from the font memory 3 through the data bus 2.
The information of 00 is stored in the shift register 501-0, and the zo
Information on l is sent to 501-1...z25→g01-25
Each is stored in a map. The turn data of the previous address stored in the shift register 501-0 is 501-0.
→ shifted to 502-0, so 1-1 → s[]2-
1... and the contents of the shift register sol are shifted to the shift register s02. This operation is repeated 26 times and the pattern data is the shift register group s01 of the rotating section 6.
~s25 is stored. By the 26th time, the pattern data at the start address of the font pattern that was attempted to be read from the font memory 3 has been stored in the shift register s26.

２６ライン分のパターンデータを格納すると回転方向０
πの時と同様に回転部６より回転データの読み出しを開
始する。読み出し信号ｄ１’は横シフト信号ｂ１“とじ
て回転部已に入力されシフトレジスタ５２６−０　　の
情報は回転データバスｆ００に読み出され、８２．５７
０→ｆｏ１・・・５０１−０→ｆ２５に読み出される。When storing pattern data for 26 lines, the rotation direction is 0.
As in the case of π, reading of rotation data from the rotation unit 6 is started. The readout signal d1' is inputted to the rotating section as a horizontal shift signal b1'', and the information in the shift register 526-0 is read out to the rotating data bus f00, and the information is read out to the rotating data bus f00.
0→fo1...501-0→f25.

同時にシフトレジスタ５２６−１の情報は５２６−０に
シフト、５２５−１→５２５−０・・・５０１−１→５
０１−０　にシフトされ次の読み出しにそなえる。この
様にして読み出されたパターンデータは回転方向３π／
２（２７０°）の回転データとして回転データバスｆに
出力される。この様にして回転パターンを得る。At the same time, the information in shift register 526-1 is shifted to 526-0, 525-1→525-0...501-1→5
The data is shifted to 01-0 in preparation for the next readout. The pattern data read out in this way is rotated in the rotation direction 3π/
2 (270°) rotation data is output to the rotation data bus f. In this way, a rotation pattern is obtained.

しかし以上のような従来の装置は回転速度は速いものの
、シフトレジスタ群が多数必要なためＩＣ個数が多数必
要となり高価となるばかりか、回転方向が０π（９０°
）と３π／２（２７０°）のみの構成となり利用範囲が
狭い。さらにフォントのドツトパターン構成が変化した
場合、例えば３０×３０や３２Ｘ３２となった時の対応
が困難である等の欠点を有する。However, although the conventional device described above has a high rotation speed, it requires a large number of shift register groups, which requires a large number of ICs, making it expensive.
) and 3π/2 (270°), so the range of use is narrow. Furthermore, it has the disadvantage that it is difficult to deal with changes in the dot pattern configuration of the font, for example when it becomes 30x30 or 32x32.

発明の目的 本発明は上記欠点に鑑み、従来文字や図形の回転に用い
られていたシフトレジスタ群のＩＣをなくし、また０π
（０°）、π／２（９０°）、π（１８０°）。Purpose of the Invention In view of the above drawbacks, the present invention eliminates the IC of the shift register group conventionally used for rotating characters and figures, and also eliminates the need for 0π
(0°), π/2 (90°), π (180°).

３π／２（２７００）　　方向の文字や図形の回転を可
能とするとともに、さらには文字や図形のドツトを記憶
しているフォントメモリの変換にも迅速に対応できる文
字回転装置を提供するものである。To provide a character rotation device that is capable of rotating characters and figures in the 3π/2 (2700) direction and can also quickly respond to conversion of font memory that stores dots of characters and figures. .

発明の構成 本発明はフォントメモリに記憶されている文字や図形の
ドツトパターンのドツト数以上のビット数を有するメモ
リを設け、前記メモリに文字や図形のデータを格納する
際、文字や図形の回転方向に応じて前記メモリの格納位
置に見かけ上、左右上下に寄せて格納するとともに、そ
の格納位置に応じて前記メモリから文字や図形のデータ
を出力させるよう構成することにより、上記目的を達す
るものである。Structure of the Invention The present invention provides a memory having a number of bits greater than the number of dots of a dot pattern of a character or figure stored in a font memory, and when storing character or figure data in the memory, rotates the character or figure. The above object is achieved by configuring the data to be stored in the storage position of the memory in such a manner that it appears to be stored horizontally, vertically, and horizontally, and to output character and graphic data from the memory according to the storage position. It is.

以下、本発明の一実施例について図面を参照しながら説
明する。An embodiment of the present invention will be described below with reference to the drawings.

第７図は本発明の一実施例における文字回転装置のブロ
ック図である。FIG. 7 is a block diagram of a character rotation device in one embodiment of the present invention.

同図において、１０はクロック発生部で、後述するメモ
リが書込み中か読み出し中かを示すライト信号Ｈ１及び
パターンデータの読み出し開始信号工により、読み出す
パターンのライン数を表わすラインカウント信号■、パ
ターンドツト数を表わすドツトカウント信号に、及び後
述するメモリにより回転パターンを読み出す際の読み出
しクロック信号Ｒ（但し３２Ｘ３２．＝１０２４回の出
力）を送出する。１１は回転制御部で、回転方向を指示
する回転信号Ｆ、及び上述したラインカウント信号■、
ドツトカウント信号に、クロック信号Ｈにより、パター
ンを順次読み出して行くアドレスカウンタ１２を１づつ
カウントアツプさせるアドレスカウント信号、及びデー
タラッチ回路１３に保持されたデータを１ドツトづつ読
み出させるシフト信号Ｅを送出するとともに、後述する
アドレス制御部のマルチプレクサ群を制御する選択信号
Ｎ、Ｏ，Ｐを送出する。１４はアドレス制御部で、上述
した読み出し開始信号工、ドツトカウント信号に、クロ
ック信号Ｒ２選択信号Ｎ、　Ｏ，Ｐによシ、後述するメ
モリ１４のアドレスを制御しパターンの回転を行なうと
ともに、回転制御部１１より何ライン目の何ドツト目を
処理中であるかをカウントバスＭを介して検知する。１
５はフォントメモリで、アドレスカウンタ１２から送出
されるアドレスをアドレスバスＡを介して入力し、デー
タバスＢを介してデータラッチ回路１３にパターンデー
タ（２６ビツト）を送出する。１６はメモリで、アドレ
ス制御部１４から送出されるアドレス信号り、シフト信
号Ｅ、及びデータラッチ回路１３より送出される１ドツ
トパターンのパターンデータ信号Ｑにより、回転データ
Ｇを送出する。In the figure, reference numeral 10 denotes a clock generator, which generates a line count signal (■) representing the number of lines of the pattern to be read, and a pattern dot using a write signal H1 (described later) indicating whether the memory is writing or reading, and a pattern data read start signal. It sends out a dot count signal representing a number, and a read clock signal R (32×32.=1024 outputs) when reading a rotation pattern by a memory to be described later. Reference numeral 11 denotes a rotation control unit, which outputs a rotation signal F for instructing the rotation direction, and the above-mentioned line count signal ■.
The dot count signal includes an address count signal that causes the address counter 12 to sequentially read out patterns to count up one by one in response to the clock signal H, and a shift signal E that causes the data held in the data latch circuit 13 to be read out one dot at a time. At the same time, it also sends selection signals N, O, and P that control a group of multiplexers in an address control section, which will be described later. Reference numeral 14 denotes an address control section which controls the address of the memory 14 (described later) in response to the above-mentioned read start signal, dot count signal, and clock signal R2 selection signals N, O, P, rotates the pattern, and rotates the pattern. The control unit 11 detects through the count bus M which line and which dot is being processed. 1
A font memory 5 inputs the address sent from the address counter 12 via the address bus A, and sends pattern data (26 bits) to the data latch circuit 13 via the data bus B. Reference numeral 16 denotes a memory, which sends rotation data G in response to an address signal sent from the address control section 14, a shift signal E, and a pattern data signal Q of a one-dot pattern sent from the data latch circuit 13.

以下、第８図を用いてメモリ１６の具体的構成を示す、
、マずメモリ１６は第９図のアドレス信号Ｌ（ＣＢＡｏ
〜９）に示されるように１ビツト構成のメモリであるが
、見かけ上は上位アドレス２ｍ（ＣＢＡ５−ｑ）と下位
アトＬ／ス２　ｎ　（ＣＢＡｏ−４）で表わされる同ビ
ット数のメモリで表わすことができる。そしてドツトパ
ターン構成が２６（ドツト）×２６（ライン）とすれば
、メモリ１６は３２Ｘ３２（２Ｘ２）の容量を持つ１ド
ツト構成のメモリで良く、実際には１０２４Ｘ１ビット
のメモリを用いればよい。なお以降はメモリ１６の構成
は２π／２ｍ×１ビット構成（１０２４Ｘ１ビツト）と
して説明するが、必ずしも×１ビット構成とする必要は
ない。The specific configuration of the memory 16 will be shown below with reference to FIG.
, the first memory 16 receives the address signal L (CBAo) shown in FIG.
~9) Although it is a 1-bit memory, it appears to be a memory with the same number of bits represented by the upper address 2m (CBA5-q) and the lower address L/s 2n (CBAo-4). can be expressed. If the dot pattern configuration is 26 (dots) x 26 (lines), the memory 16 may be a 1-dot configuration memory with a capacity of 32 x 32 (2 x 2), and in fact, a 1024 x 1 bit memory may be used. Note that although the configuration of the memory 16 will be described below as a 2π/2m×1 bit configuration (1024×1 bit), it is not necessarily necessary to have a×1 bit configuration.

次に上述したメモリ１４の見かけ上の上位、下位アドレ
スに対するアドレス制御部１４のアドレス方向を第１ｏ
図に示す。Next, the address direction of the address control unit 14 with respect to the apparent upper and lower addresses of the memory 14 is set to the first o.
As shown in the figure.

同図（８）は下位アドレスのカウント方向がアップ（以
下、ＵＰと略記する）、壕だ上位アドレスのカウント方
向もＵＰであり、下位アドレスの方が主走査方向（以下
■と略記する）になる事を意味し、一方上位アドレスが
副走査方向（以下、［株］と略記する）を意味する。同
図（Ｂ）は、下位アドレスのカウント方向がＵＰするた
め副走査方向となり、上位アドレスのカウント方向がダ
ウン（ＤＯ’ＷＮ　）であるだめ主走査方向となる事を
意味する。なお主走査方向、副走査方向は上位・下位ア
ドレスとは関係なく、メモリ１６を見かけ上アドレッシ
ングする方向とする。In the same figure (8), the counting direction of the lower address is up (hereinafter abbreviated as UP), the counting direction of the upper address is also UP, and the lower address is in the main scanning direction (hereinafter abbreviated as ■). On the other hand, the upper address means the sub-scanning direction (hereinafter abbreviated as "stock"). In the figure (B), since the counting direction of the lower address is UP, it is in the sub-scanning direction, and when the counting direction of the upper address is down (DO'WN), it is in the main scanning direction. Note that the main scanning direction and the sub-scanning direction are the directions in which the memory 16 is apparently addressed, regardless of the upper and lower addresses.

次に第１１図を用いてアドレス制御部１４の具体構成を
説明する。２１は■ＵＰカウンタ、２２は■ダウン（以
下、ＤＯＷＮと略記する）カウンタ、２３は［株］ＵＰ
カウンタ、２４は［相］ＤＯＷＮカウンタである。なお
ＵＰカウ７ｐ２１，２３は’ｏｏｏｏｏ”がロードされ
、カウントアツプされる２進カウンタ、ＤＯＷＮ　カウ
ンタ２２　、２４は、”　１１１１１　”がロードされ
、カウントダウンされる２進カウンタである。２６は■
がＵＰ方向かＤＯＷＮ方向かを選択する■マルチプレク
サ、Ｎはその選択信号（■選択信号）である。２６は［
相］がＵＰ方向かＤＯＷＮ方向か選択する［相］マルチ
プレクザ、Ｑはその選択信号（［相］選択信号）である
。２７は下位アドレスＣＢＡＯ〜４　が■か［相］か選
択する下位アドレスマルチプレクサ、２８は上位アドレ
スＣＢＡ５〜９が■か［相］か選択する上位アドレスマ
ルチプレクザで、Ｐはその選択信号（■■選択信号）で
ある。Next, the specific configuration of the address control section 14 will be explained using FIG. 11. 21 is ■UP counter, 22 is ■Down (hereinafter abbreviated as DOWN) counter, and 23 is [stock] UP.
The counter 24 is a [phase] DOWN counter. Note that the UP counters 7p21 and 23 are binary counters that are loaded with 'oooooo' and counted up, and the DOWN counters 22 and 24 are binary counters that are loaded with '11111' and counted down.26 is ■
■Multiplexer which selects whether it is in the UP direction or the DOWN direction, and N is its selection signal (■Selection signal). 26 is [
The [phase] multiplexer selects whether the [phase] is in the UP direction or the DOWN direction, and Q is its selection signal ([phase] selection signal). 27 is a lower address multiplexer that selects whether the lower addresses CBAO~4 are ■ or [phase], 28 is an upper address multiplexer that selects whether the upper addresses CBA5~9 are ■ or [phase], and P is the selection signal (■■ selection signal).

なおＳは■ＵＰカウントバス、Ｔは■ＤＯＷＮカウント
バス、Ｕは［相］ＵＰカウントハス、■は［相］ＤＯＷ
Ｎカウントバス、Ｗは■アドレスバス、Ｘは■アドレス
バス、　　Ｙ、　　Ｚは選択されたアドレス信号りの下
位アドレスＹ、上位アドレスＺである。Note that S is ■UP count bus, T is ■DOWN count bus, U is [phase] UP count bus, and ■ is [phase] DOW.
N count bus, W is ■address bus, X is ■address bus, Y and Z are lower address Y and upper address Z of the selected address signal.

次に第１２図を用いてアドレス信号りの制御方向と、メ
モリ１６での２６Ｘ２６のドツトパターンの見かけ上の
格納位置について説明する。Next, the control direction of the address signal and the apparent storage position of the 26×26 dot pattern in the memory 16 will be explained using FIG.

まずメモリ１６への書込み時には、回転方向に関係なく
下位アドレスＣ１３ＡＯ〜４は■ＤＯＷＮであり、上位
アドレスＣＢＡ５〜９は［相］ＵＰである。２６×２６
のドツトパターンを３２Ｘ３２のト１ットマトリクス上
のどの位置に格納するか回転制御部１１により制御され
る。回転方向０πの時は左上に、π／２の時は右上、π
の時は右下、３π／２の時は左下に格納する。次にメモ
リ１６より回転パターンＧを読み出す際にパターンを回
転させる方向にアドレス信号りを制御する。この時のア
ドレス信号りのカウント方向が第１２図に示されるもの
となる。すなわち回転方向π／２の時には、下位アドレ
スＹは［相］ＤＯＷＮ方向とし、上位アドレスＺを■Ｕ
ＰＵＰ方向て読み出せば、第１図すに示されるようにπ
／２回転したパターンを得る事ができる。まだ回転方向
がＯπ、π、３π／２についても同様に第１２図で示さ
れる制御を行なうことにより第１図で示したそれぞれの
回転パターンを得る事ができる。First, when writing to the memory 16, the lower addresses C13AO-4 are DOWN and the upper addresses CBA5-9 are [phase] UP, regardless of the rotation direction. 26×26
The rotation control unit 11 controls where on the 32×32 dot matrix the dot pattern is stored. When the rotation direction is 0π, it is on the upper left, when it is π/2, it is on the upper right, π
When , it is stored in the lower right, and when 3π/2, it is stored in the lower left. Next, when reading out the rotation pattern G from the memory 16, the address signal is controlled in the direction of rotating the pattern. The counting direction of the address signal at this time is as shown in FIG. In other words, when the rotation direction is π/2, the lower address Y is in the [phase] DOWN direction, and the upper address Z is in the [phase] DOWN direction.
If read in the PUP direction, π as shown in Figure 1.
/2 rotation pattern can be obtained. Even when the rotation directions are Oπ, π, and 3π/2, the respective rotation patterns shown in FIG. 1 can be obtained by performing the control shown in FIG. 12 in the same manner.

次に第１３図を用いて回転制御部１１の選択信号Ｍ、　
Ｏ，Ｐの発生回路を示す。第１３図において、３１はラ
イト信号Ｈが°′Ｌ″の期間（メモリ１６がリードの際
中）のみ動作する回転信号Ｆのデコーダで、回転指示に
従い、回転方向０πでＦｌに“Ｈ″′を出力２回転方向
π／２でＦ２に゛′Ｈパを出力２回転方向πでＦ６　°
°Ｈ′°を出力２回転方向３π／２でＦ４に”Ｈ”を出
力する。なおとのＦ１〜Ｆ４に回転デコード信号である
。３２は■選択信号Ｎの発生回路で、第１２図上示す様
に、ライト中の時と、回転方向０π、π／２のときに■
マルチプレクサ２６が■を選択する様に°′Ｌ″′を発
生する。３３は［相］マルチプレクザを制御する［相］
選択信号○の発生回路、３４は■［相］選択信号Ｐの発
生回路である。Next, using FIG. 13, the selection signal M of the rotation control section 11,
The circuit for generating O and P is shown. In FIG. 13, numeral 31 is a decoder for the rotation signal F that operates only while the write signal H is °'L'' (while the memory 16 is being read). Output 2 rotation direction π/2 to F2 ゛'H Pa Output 2 rotation direction π to F6 °
Output °H'° 2 Output "H" to F4 in rotation direction 3π/2. Naoto's F1 to F4 are rotation decode signals. 32 is a circuit for generating the selection signal N. As shown in the upper part of FIG.
The multiplexer 26 generates °'L''' so that it selects ■.33 is the [phase] which controls the [phase] multiplexer.
34 is a generation circuit for the selection signal ◯; and 34 is a generation circuit for the [phase] selection signal P.

次に第１４図と第１６図を用いて回転制御部１１におけ
るアドレスカウント信号Ｃとシフト信号Ｅの発生回路に
ついて説明する。なお第１６図に各信号の波形図を示す
。Next, a circuit for generating the address count signal C and shift signal E in the rotation control section 11 will be explained using FIG. 14 and FIG. 16. Note that FIG. 16 shows a waveform diagram of each signal.

第１４図において、４１は■ＵＰカウントバスＳのデコ
ーダで、カウント″０００００”時に８１を゛Ｌパで出
力、”００１１０”で８２を出力する。In FIG. 14, reference numeral 41 denotes a decoder for the UP count bus S, which outputs 81 as an L pass when the count is "00000" and outputs 82 when the count is "00110".

４２は［相］ＵＰカウントバスＵのデコーダで、カウン
ト’ｏｏｏｏｏ”でＵｌを、”００１１０”でＵ２をＬ
″で出力する。４３はノンシフト信号ＳＳを発生する回
路、４４はノンカウント信号ＵＵを発生する回路である
。−力筒１６図において、４５は回転信号Ｆのデコーダ
である。４ｅはシフト信号Ｅの発生回路で、回転方向０
π、３π／２の時以外にドツトカウント信号にとノンシ
フト信号ＳＳとの論理和をとり、シフト信号Ｅとする。42 is a decoder for the [phase] UP count bus U, which outputs Ul at count 'oooooo' and U2 at '00110'.
43 is a circuit that generates a non-shift signal SS, and 44 is a circuit that generates a non-count signal UU. In the figure, 45 is a decoder for the rotation signal F. 4e is a decoder for the rotation signal F. 4e is a circuit that generates a non-shift signal SS. In the generation circuit, the rotation direction is 0.
At times other than π and 3π/2, the dot count signal and the non-shift signal SS are logically summed to obtain a shift signal E.

４７はアドレスカウント信号Ｃの発生回路で、回転方向
π、３π／２の時以外にラインカウント信号■とノンカ
ウント信号ＵＵとの論理和をと９、アドレスカウント信
号Ｃを発生する。Reference numeral 47 denotes an address count signal C generating circuit which calculates the logical sum 9 of the line count signal 2 and the non-count signal UU and generates the address count signal C except when the rotation direction is π or 3π/2.

以下、上記のように構成された文字回転装置の動作につ
いて、まず回転方向０πについて説明する。最初アドレ
スカウンタ２に読み込もうとするフォントパターンの格
納されている先頭アドレスがセットされ、読み出し開始
信号工が入力されると、クロック発生部１０は、ドツト
カウント信号■とラインカウント信号にとの発生を開始
する。Hereinafter, the operation of the character rotation device configured as described above will be described first with respect to the rotation direction 0π. When the first address in which the font pattern to be read is stored is first set in the address counter 2 and the read start signal is input, the clock generator 10 generates the dot count signal ■ and the line count signal. Start.

またフォントメモリ１６はアドレスバスＡに対応したパ
ターンデータをデータバスＢに出力する。The font memory 16 also outputs pattern data corresponding to the address bus A to the data bus B.

データラッチ回路１３はデータランチ信号りによりデー
タバスＢの内容を保持する。Data latch circuit 13 holds the contents of data bus B in response to a data launch signal.

さて回転方向０πでは見かけ上、メモリ１６の２６Ｘ２
６のパターンの格納位置は第１２図に示す様に左上であ
る。従って下位アドレスＹは■ＤＯＷＮ、上位アドレス
Ｚは［相］ＵＰとなる。データランチ回路１７からデー
タをシフトしてメモリ１４に書き込む際に３２　ｄａｔ
　−２６ｄａｔ　＝　６　ｄａｔ分、下位アドレスＹが
進んだ後（実際カウントダウン）データのシフトを行な
えばパターンを左端に寄せる事ができる。そして第１６
図Ｅに示すようなシフト信号Ｅが発生する。アドレスカ
ラ／り１２は順次カウントアツプし、次のアドレスのデ
ータｒ読み込める様になる。また回転制御部１１はアド
レスカウント信号Ｃは回転方向０πなので、ラインカウ
ント信号■をその捷ま発生する。そして順次、メモリ１
６に書き込みが終了すると、読み出し動作を開始し、ク
ロック発生部１０は読み出しクロック信号Ｒを発生する
。読み出し時には回転信号デコーダ３１が動作し、メモ
リ１６のアドレス信号バスＬは下位アドレスＹが■ＵＰ
、上位アドレスＺが＠ＵＰとなることにより、第１図（
ａ）に示す様なパターンを得る事ができる。Now, in the rotational direction 0π, apparently 26X2 of the memory 16
The storage position of pattern No. 6 is at the upper left as shown in FIG. Therefore, the lower address Y becomes ■DOWN, and the upper address Z becomes [phase] UP. 32 dat when shifting data from the data launch circuit 17 and writing it to the memory 14
If the data is shifted after the lower address Y advances by -26dat = 6 dat (actual countdown), the pattern can be moved to the left end. and the 16th
A shift signal E as shown in FIG. E is generated. The address color/receiver 12 sequentially counts up and becomes ready to read the data r of the next address. Further, since the address count signal C is in the rotational direction 0π, the rotation control section 11 generates the line count signal ■ by twisting the address count signal C. Then, sequentially, memory 1
When the write operation is completed in step 6, the read operation starts, and the clock generator 10 generates the read clock signal R. At the time of reading, the rotation signal decoder 31 operates, and the address signal bus L of the memory 16 indicates that the lower address Y is UP.
, the upper address Z becomes @UP, as shown in Figure 1 (
A pattern as shown in a) can be obtained.

次に回転方向π／２について説明すると、メモリ１６の
右上に書込寸れる。回転方向π／２の場合は、アドレス
信号バスＬ送出に同期して最初からメモリ１６ヘデータ
ラツプ回路１３の内容をシフトしながら格納すれば良い
。Next, the rotation direction π/2 will be described.The rotation direction π/2 is written in the upper right corner of the memory 16. In the case of the rotation direction π/2, the contents of the data wrap circuit 13 may be shifted and stored in the memory 16 from the beginning in synchronization with the transmission of the address signal bus L.

また回転方向πの場合は、メモリ１６への書き込みの際
に右下に格納する。アドレス信号バスＬが６ライン分進
んだ後にアドレスカウンタ１２をカウントして行けば下
端に２６Ｘ２６のパターンを格納できる。回転制御部１
１は第１６図Ｃに示されるように、アドレスカウント信
号Ｃを発生する。Further, in the case of the rotation direction π, the data is stored at the lower right when writing to the memory 16. If the address counter 12 is counted after the address signal bus L has advanced by 6 lines, a 26×26 pattern can be stored at the lower end. Rotation control section 1
1 generates an address count signal C as shown in FIG. 16C.

さらに回転方向３π／２については０πとπの組合せで
左下に格納できる。Furthermore, for the rotation direction 3π/2, a combination of 0π and π can be stored at the lower left.

以上の回転方向π／２．π、３／２πについては読み出
し方向についても回転方向○πと同様に行えば、第１図
に示すおのおのの回転パターンを得る事ができる。Rotation direction π/2. For π and 3/2π, if the reading direction is carried out in the same manner as for the rotation direction ○π, each rotation pattern shown in FIG. 1 can be obtained.

以上のように本実施例によれば、２　Ｘ２　Ｘ１ビツト
構成のメモリ１６を設け、見かけ上パターンを左右上下
に寄せてメモリ１６に格納し１回転方向に合わせてメモ
リ１６からの読み出し方向を切換える事により、従来で
は実現できなかった４種の回転方向が自由自在に実現で
き、しかも読み出されたパターンの位置ずれの問題も生
じない。As described above, according to this embodiment, the memory 16 having a 2 x 2 x 1 bit configuration is provided, and the pattern is stored in the memory 16 while apparently being shifted horizontally, vertically, and vertically, and the reading direction from the memory 16 is switched in accordance with the direction of one rotation. As a result, four types of rotation directions, which could not be achieved in the past, can be freely realized, and there is no problem of misalignment of the read pattern.

また第２図で示したような従来のシフトレジスタ群に比
ベメモリ１６を採用する事により低コストであり、構成
するＩＣ個数も大幅に削減できる。Further, by employing the memory 16 in comparison with the conventional shift register group shown in FIG. 2, the cost is lower and the number of ICs can be significantly reduced.

そして本実施例の場合、ＩＣ化されたカウンタに２進カ
ウンタが多く、フォントパターンのドット構成に関係な
く、そのまま使用でき、従来利用した２６進カウンタな
とは不要となる。In the case of this embodiment, many of the IC-based counters are binary counters, so they can be used as they are regardless of the dot configuration of the font pattern, and the conventional hexadecimal counters are not required.

さらにドツトパターンの構成が変化してもノンシフト信
号ＳＳ、ノンカウント信号ＵＵのデコードタイミングを
変更する事により即対応が可能である。Furthermore, even if the configuration of the dot pattern changes, it can be dealt with immediately by changing the decoding timing of the non-shift signal SS and the non-count signal UU.

なお実施例ではメモリ１６のビット構成２ｎｘ２ｒｎを
ｎ　＝　ｍ　＝　５としたが、ｎ＼ｍでも影響ない。ま
た、メモリ１６ヘデータを格納する際データバスＢの読
み出し方向がＧ２５から格納したがＧｏＯでも、また書
込み時の下位アドレスＹは■ＤＯＷＮだが■ＵＰでも可
能であり、この場合は格納位置が異なることにより、読
み出し方向を変えるだけでよい。In the embodiment, the bit configuration 2nx2rn of the memory 16 is set to n = m = 5, but n\m has no effect. In addition, when storing data in the memory 16, the read direction of the data bus B may be GoO although the data is stored from G25, and the lower address Y during writing may be ■DOWN or ■UP; in this case, the storage position may be different. Therefore, all you need to do is change the reading direction.

発明の効果 以上のように本発明はフォントメモリに記憶されている
文字や図形のドツトパターンのドツト数以上のビット数
を有するメモリを設け、文字や図形の回転に応じて前記
メモリの格納位置にそのデータを格納するとともに、読
み出すことにより、従来文字や図形の回転に用いられて
いたシフトレジスタ群のＩＣをなくし、またＯπ（０°
）、π／２（９００）、π（１８００）、３π／２　（
２７０°）方向の回転を可能とするとともに、必要に応
じてフォントメモリを交換しても迅速に対応することが
でき、その効果は大なるものがある。Effects of the Invention As described above, the present invention provides a memory having a number of bits greater than the number of dots of a dot pattern of a character or figure stored in a font memory, and changes the storage position of the memory according to the rotation of the character or figure. By storing and reading that data, we can eliminate the shift register group ICs conventionally used for rotating characters and figures, and also eliminate Oπ (0°
), π/2 (900), π (1800), 3π/2 (
270°) direction, and the font memory can be quickly replaced if necessary, which has great effects.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は文字パターンの回転を示す図、第２図は従来の
文字回転装置のブロック図、第３図は文字パターンのド
ツト構成を示す図、第４図は回転制御部のブロック図、
第６図は回転部のブロック図、第６図は従来の文字回転
装置の各部波形図、第７図は本発明の一実施例における
文字回転装置のブロック図、第８図、第９図はメモリの
構成を示す図、第１０図はメモリの見かけ上の格納位置
に対するアドレス制御部のアドレス方向を示す図、第１
１図はアドレス制御部のブロック図、第１２はアドレス
信号の制御方向とパターンのメモリ格納位置を示した図
、第１３図は回転制御部の選択信号発生回路のブロック
図、第１４図、第１６図は回転制御部におけるアドレス
カウント信号及びシフト信号の発生回路のブロック図、
第１６図は本実施例における各部の波形図である。 １ｏ・・・・・クロック発生部、１１・・・・・・回転
制御部、１２・・・・・アドレスカウンタ、１３・・・
・・・データラッチ回路、１４・・・・・アドレス制御
部、１６・・・・フォントメモリ、１６・・　・メモリ
。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第６
図 第７図 ５ 第８図 第９図 筏１０図 ｆ、４１　　　　　　　　　　　　　　　　　　（Ｂ）
第１３図 第１４図 第１５図FIG. 1 is a diagram showing the rotation of a character pattern, FIG. 2 is a block diagram of a conventional character rotation device, FIG. 3 is a diagram showing a dot configuration of a character pattern, and FIG. 4 is a block diagram of a rotation control unit.
FIG. 6 is a block diagram of the rotation unit, FIG. 6 is a waveform diagram of each part of a conventional character rotation device, FIG. 7 is a block diagram of a character rotation device in an embodiment of the present invention, and FIGS. 8 and 9 are FIG. 10 is a diagram showing the configuration of the memory, and FIG. 10 is a diagram showing the address direction of the address control unit with respect to the apparent storage location of the memory.
Figure 1 is a block diagram of the address control section, Figure 12 is a diagram showing the control direction of the address signal and the memory storage position of the pattern, Figure 13 is a block diagram of the selection signal generation circuit of the rotation control unit, Figures 14 and 12 are Figure 16 is a block diagram of the address count signal and shift signal generation circuit in the rotation control section;
FIG. 16 is a waveform diagram of each part in this embodiment. 1o...Clock generation unit, 11...Rotation control unit, 12...Address counter, 13...
...Data latch circuit, 14...Address control unit, 16...Font memory, 16...Memory. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 6
Figure 7 Figure 5 Figure 8 Figure 9 Raft Figure 10 f, 41 (B)
Figure 13 Figure 14 Figure 15

Claims (2)

【特許請求の範囲】[Claims] （１）文字や図形をドツト構成により記憶しているフォ
ントメモリと、前記フォントメモリに記憶されている文
字や図形のドツトパターンのドツト数以上のビット数を
有する２”Ｘ２ｍ（但し、ｎ≧２、　　ｍ≧２の整数）
ビット構成のメモリと、前記フォントメモリ及びメモリ
の入出力されるデータを制御する制御部と、前記制御部
に制御クロックを与えるクロック発生回路とを具備し、
前記メモリに文字や図形のデータを格納する際、文字や
図形の回転方向に応じて前記メモリの格納位置に見かけ
上、右上、右下、左上、あるいは左下に寄せて格納する
とともに、その格納位置に応じて前記メモリから文字や
図形のデータを出力する文字回転装置。(1) A font memory that stores characters and graphics in a dot configuration, and a 2" x 2m font having a number of bits greater than the number of dots of the dot pattern of the characters and graphics stored in the font memory (however, n≧2m). , m≧2 integer)
A memory having a bit configuration, a control unit that controls data input and output from the font memory and the memory, and a clock generation circuit that provides a control clock to the control unit,
When storing character or graphic data in the memory, the character or graphic data is stored apparently at the upper right, lower right, upper left, or lower left of the memory depending on the rotation direction of the character or graphic, and the storage position is A character rotation device that outputs character and graphic data from the memory in accordance with the above. （２）制御部はメモリのアドレスを制御するアドレス制
御部を有し、前記アドレス制御部はアンプカウンタとダ
ウンカウンタとを１組とした２組のカウンタを具備し、
前記カウンタは文字や図形の回転方向に応じた前記メモ
リへの格納、及び前記メモリからの読み出しを行なうこ
とを特徴とする特許請求の範囲第１項記載の文字回転装
置。(2) The control unit includes an address control unit that controls addresses of the memory, and the address control unit includes two sets of counters, one set being an amplifier counter and a down counter,
2. The character rotation device according to claim 1, wherein said counter stores data in said memory and reads data from said memory in accordance with the rotation direction of characters and graphics.