JPS5960622A - 複数装置の接続制御方式 - Google Patents
複数装置の接続制御方式Info
- Publication number
- JPS5960622A JPS5960622A JP57171566A JP17156682A JPS5960622A JP S5960622 A JPS5960622 A JP S5960622A JP 57171566 A JP57171566 A JP 57171566A JP 17156682 A JP17156682 A JP 17156682A JP S5960622 A JPS5960622 A JP S5960622A
- Authority
- JP
- Japan
- Prior art keywords
- transmission request
- request signal
- transmission
- input
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Cash Registers Or Receiving Machines (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
不発明は被数装置の接続制御方式、特に、例えば１ （
ＩＡｌの共通のコントローラに、複数の入出力装置を接
続し制御する場合等において、１本の共通の制御ライン
で制御可能とし、コントローラと入出力装置との間のケ
ーブル信号本数の削減を図９、また、バスの同時使用要
求に対して、商都、にバス使用の優先順位を割付けるこ
とができるようにした複数装置の接続制御方式に関する
ものである。
ＩＡｌの共通のコントローラに、複数の入出力装置を接
続し制御する場合等において、１本の共通の制御ライン
で制御可能とし、コントローラと入出力装置との間のケ
ーブル信号本数の削減を図９、また、バスの同時使用要
求に対して、商都、にバス使用の優先順位を割付けるこ
とができるようにした複数装置の接続制御方式に関する
ものである。
（２）技術の背景と問題点
一般に、機能の異なる入出力装置を制御する場合、各入
出力装置毎に専用のコントロール部を設け、各入出力装
置固有のインタフェースでもって制御するようにされて
いる。
出力装置毎に専用のコントロール部を設け、各入出力装
置固有のインタフェースでもって制御するようにされて
いる。
例えは、ＰＯＳ（Ｐｏｉｎｔ Ｏｆ ５ａｌｅｓ ）タ
ーミナルの場合について、第１図を参照して説明する。
ーミナルの場合について、第１図を参照して説明する。
第１図は従来のＰＯＳターミナルの装置接続例を示して
（・る。
（・る。
ＰＯＳターミナルには、スタンドアロンで動作するもの
や、ホストの処理装置に接続されて動作するものＩＩど
があるが、例えば第１図図示の如く、キーボード装置２
、ディスプレイ装Ｍ３、自動入力のためのスキャナ装置
４等の入出力装置を有している。これらの入出力装置は
、マスクコントローラ１内に各入出力装置対応に設けら
れた専用のキーボード・コントロール部５、ディスプレ
イ・コントロール９１６ 、スキャナ自コントロール部
７等によって、それぞれ固有のコントロール・インタフ
ェースでもって制御される。マスクコントローラ１と各
入出力装置とを接続する信号線は、例えは２０本以上に
もなる。
や、ホストの処理装置に接続されて動作するものＩＩど
があるが、例えば第１図図示の如く、キーボード装置２
、ディスプレイ装Ｍ３、自動入力のためのスキャナ装置
４等の入出力装置を有している。これらの入出力装置は
、マスクコントローラ１内に各入出力装置対応に設けら
れた専用のキーボード・コントロール部５、ディスプレ
イ・コントロール９１６ 、スキャナ自コントロール部
７等によって、それぞれ固有のコントロール・インタフ
ェースでもって制御される。マスクコントローラ１と各
入出力装置とを接続する信号線は、例えは２０本以上に
もなる。
従来、上記各入出力装置は、ＰＯＳターミナル本体と一
体化して構成されるのが一般的であり、マスクコントロ
ーラ１と各入出力装置とは、近接して設置されているた
め、インタフェースの信号本数が多いことで、特に問題
になることはなかった。しかし、利用者のニーズは多様
化してきており、キーボード装置、ディスプレイ装置等
ｋ ＰＯＳターミナル本体から分離し、売場の配置に合
わせて設置できるようにすることが要望されている。
体化して構成されるのが一般的であり、マスクコントロ
ーラ１と各入出力装置とは、近接して設置されているた
め、インタフェースの信号本数が多いことで、特に問題
になることはなかった。しかし、利用者のニーズは多様
化してきており、キーボード装置、ディスプレイ装置等
ｋ ＰＯＳターミナル本体から分離し、売場の配置に合
わせて設置できるようにすることが要望されている。
そこで、本発明者らは、上記各入出カ装置ヲモジュラー
化し、ＰＯＳターミナル本体と離し℃設置可能とするこ
とを考慮している。
化し、ＰＯＳターミナル本体と離し℃設置可能とするこ
とを考慮している。
この場合に、第１図に示したような従来の接続方式によ
れは、例えばＰＯＳターミナル本体と各入出力装置とを
５〜６ｍ離丁とすると、信号線の接続本数が多いので、
実用上非常に不便なものとなる。５〜６ｍの長さの接続
ケーブルで、使用に際し℃不便を感じさせないものにす
るためには、太さも極力細くし、軽量で、またフレキシ
ブルなものにする必要がある。そのためには、接続ケー
ブルの信号本数全削減できなければならない。
れは、例えばＰＯＳターミナル本体と各入出力装置とを
５〜６ｍ離丁とすると、信号線の接続本数が多いので、
実用上非常に不便なものとなる。５〜６ｍの長さの接続
ケーブルで、使用に際し℃不便を感じさせないものにす
るためには、太さも極力細くし、軽量で、またフレキシ
ブルなものにする必要がある。そのためには、接続ケー
ブルの信号本数全削減できなければならない。
ところで、上記モジュラ−化して構成されるＰＯＳター
ミナルに限られるわけではないが、１本（物理的には１
対）の共通の制御ラインで複数の装置のデータ転送制御
を行うことができれば、非常に望ましい５ しかし、各
装置対応に異なる制御ラインを設けることなく、１本の
制御ラインで、しかも例えはコントローラから入出力装
置へ、または入出力装置かもコントローラへといった双
方向のデータ転送要求を、データの競合を防いで処理で
きるようにすることは容易ではない。
ミナルに限られるわけではないが、１本（物理的には１
対）の共通の制御ラインで複数の装置のデータ転送制御
を行うことができれば、非常に望ましい５ しかし、各
装置対応に異なる制御ラインを設けることなく、１本の
制御ラインで、しかも例えはコントローラから入出力装
置へ、または入出力装置かもコントローラへといった双
方向のデータ転送要求を、データの競合を防いで処理で
きるようにすることは容易ではない。
（３）発明の目的と構成
本発明は上記の点の解決を図９．１本の共通の−Ｊ ？
ＭＩラインで、複数装置からのデータ転送要求をデータ
か競合しないように制御できるようにし、複数の入出力
装置等の接続制御を可能ＶＣ−ｆ′ることを目的として
いる。そのため、本発明は送信要求（Ｒ８）／送信可（
ＣＳ）制御方式を採用し、送信可否チェックのタイミン
グのズレによる誤動作が生じないように考慮したもので
ある。すなわち、本発明の被数装置の接続制御方式は、
送信要求信号に対して送信可信号を確認しデータ転送を
行うようにされた複数の装置を有するシステムにおいて
、上記複数の装置は共通の制御ラインに接続され、上記
各装置はデータの送信にあたって上記制御ラインに上記
送信要求信号を出力するとともに、所定の時間経過後上
記送信要求信号の出力を停止し、該送信要求信号の出力
停止によって上記送信可信号入力が停止することを確認
し、その後再度送信要求信号を出力してデータ送信を行
うよう構成されたことを特徴としている。
ＭＩラインで、複数装置からのデータ転送要求をデータ
か競合しないように制御できるようにし、複数の入出力
装置等の接続制御を可能ＶＣ−ｆ′ることを目的として
いる。そのため、本発明は送信要求（Ｒ８）／送信可（
ＣＳ）制御方式を採用し、送信可否チェックのタイミン
グのズレによる誤動作が生じないように考慮したもので
ある。すなわち、本発明の被数装置の接続制御方式は、
送信要求信号に対して送信可信号を確認しデータ転送を
行うようにされた複数の装置を有するシステムにおいて
、上記複数の装置は共通の制御ラインに接続され、上記
各装置はデータの送信にあたって上記制御ラインに上記
送信要求信号を出力するとともに、所定の時間経過後上
記送信要求信号の出力を停止し、該送信要求信号の出力
停止によって上記送信可信号入力が停止することを確認
し、その後再度送信要求信号を出力してデータ送信を行
うよう構成されたことを特徴としている。
また、もう１つの本発明は、送信要求信号に対して送信
可信号を確認しデータ転送を行うようにサレｆｃ複数の
装置を有するシステムにおいて、上記複数の装ｆＭは共
通の制御ラインに接続され、上記各装置はデータの送信
にあたって上記制御ラインに上記送信要求信号全出力す
るとともに、所定の時間経過後上記送信要求信号の出力
を停止［１、該送信要求信号の出方停止によって上記送
信可信号入力が停止することを確認し、その後再度送信
要求信号全出力し又データ送信を行うよう構成され、か
つ上記送信要求信号の出力から上記出力停止までの時間
につき、上記各装置のバスの同時使用製氷に対するバス
使用優先順位に対応して異なる時間が与えられているこ
とを特徴としている。
可信号を確認しデータ転送を行うようにサレｆｃ複数の
装置を有するシステムにおいて、上記複数の装ｆＭは共
通の制御ラインに接続され、上記各装置はデータの送信
にあたって上記制御ラインに上記送信要求信号全出力す
るとともに、所定の時間経過後上記送信要求信号の出力
を停止［１、該送信要求信号の出方停止によって上記送
信可信号入力が停止することを確認し、その後再度送信
要求信号全出力し又データ送信を行うよう構成され、か
つ上記送信要求信号の出力から上記出力停止までの時間
につき、上記各装置のバスの同時使用製氷に対するバス
使用優先順位に対応して異なる時間が与えられているこ
とを特徴としている。
以下図面葡参照（、っつ実施例に従って説明する。
（４）発明の実施例
第２図は本発明の一実施例概略構成、第３図は本発明の
一実施例回路説明図、第４図は第３図図ボＲＳ ／ Ｃ
Ｓコントローラの制御説明図、第５図および第６図は本
発明の一実施例を説明するだめのタイム・チャート、第
７図は本発明を用いたＰＯＳターミナルの例、第８図は
もう１つの本発明の詳細な説明図、第９図および第１０
図は第８図図不実施例を説明するためのタイム・チャー
ト を示で「。
一実施例回路説明図、第４図は第３図図ボＲＳ ／ Ｃ
Ｓコントローラの制御説明図、第５図および第６図は本
発明の一実施例を説明するだめのタイム・チャート、第
７図は本発明を用いたＰＯＳターミナルの例、第８図は
もう１つの本発明の詳細な説明図、第９図および第１０
図は第８図図不実施例を説明するためのタイム・チャー
ト を示で「。
第２図において、符号１０はコントローラ、１１−１な
いし１１−４は入出力装置、１２はｌ’（Ｓ／ＣＳ制御
ライン、１３はＲ８／ＣＳコントローラ、１４はインバ
ータ、１５はドライバ、１６はレシーバを表わす。
いし１１−４は入出力装置、１２はｌ’（Ｓ／ＣＳ制御
ライン、１３はＲ８／ＣＳコントローラ、１４はインバ
ータ、１５はドライバ、１６はレシーバを表わす。
コントローラ１０と入出力装置１１−１〜１１−４とは
、１本のＲ８／Ｃ８制御ライン１２によって接続され、
データの転送要求は、Ｒ８／Ｃ８制御ライン１２を介し
て制御される。コントローラｌＯは、送信要求信号（Ｒ
８）および送信可信＋Ｊ（ｃｓ＞を制御するＲ８／ＣＳ
コントローラ１３を有ｌ、ており、Ｒ８／ＣＳコントロ
ーラ１３は、後述する如く、送信要求信号ｆ：ＯＮ ／
０１；’ Ｐ Ｌ、送信可信号をチェックし℃、図示
省略したデータ・７バスを介してのデータ転送を制御す
る。なお、各入出力装［１１−１〜１１−４も、ＲＳ
／ ＣＳコントローラ１３と同様な回路を有しており、
同様なデータ転送制御を行う。従って、コントローラ１
０から各入出力装置１１−１〜１１−４へのデータ転送
、および各入出力装［１１−１〜１１−４からコントロ
ーラ１０へのデータ転送の双方向の制御が可能である。
、１本のＲ８／Ｃ８制御ライン１２によって接続され、
データの転送要求は、Ｒ８／Ｃ８制御ライン１２を介し
て制御される。コントローラｌＯは、送信要求信号（Ｒ
８）および送信可信＋Ｊ（ｃｓ＞を制御するＲ８／ＣＳ
コントローラ１３を有ｌ、ており、Ｒ８／ＣＳコントロ
ーラ１３は、後述する如く、送信要求信号ｆ：ＯＮ ／
０１；’ Ｐ Ｌ、送信可信号をチェックし℃、図示
省略したデータ・７バスを介してのデータ転送を制御す
る。なお、各入出力装［１１−１〜１１−４も、ＲＳ
／ ＣＳコントローラ１３と同様な回路を有しており、
同様なデータ転送制御を行う。従って、コントローラ１
０から各入出力装置１１−１〜１１−４へのデータ転送
、および各入出力装［１１−１〜１１−４からコントロ
ーラ１０へのデータ転送の双方向の制御が可能である。
特に、接続される装置は、コントローラとその制御を受
ける入出力装置といったものに限られず、同等な機能を
有する複数の対等な関係の処理装置であってもよい。
ける入出力装置といったものに限られず、同等な機能を
有する複数の対等な関係の処理装置であってもよい。
送信要求信号（ＲＳ）と送信可信号（ＣＳ）との関１系
は、第３図図示の如くなっている。第３図中、符号１２
ないし１６は第２図に対応する。Ｒ８／ＣＳコントロー
ラ１３がＲ８をＯＮにすると、インパーク１４０入力電
圧レベルにＬレベルが現われ、インバータ１４によって
反転して、ドライバ１５０入力がＨレベルとなる。従っ
て、１（ＳＺＣ８制御（ｊライン１２はＬレベルとなる
。ＲＳ ／Ｃ８制御ライン１２がＬレベルとなると、レ
シーバ１６を経由して、そのまま１えＳ／ＣＳコントロ
ー、７１３にＣＳとして入力され、ＲＳ ／ ＣＳコン
トローラ１３はＣ８がＯＮであることを認知する。Ｉ（
Ｓ ／ＣＳコントローラ１３がＩｔ Ｓを０１” Ｉ”
にすると、他の装置がＩｔ Ｓ ｉ ＯＮにしていない
限り、Ｃ８は直ちにＯＦＦになる。しかし、他の装置が
１ｔＳをＯＮにしていれば、当該Ｒ８／ＣＳコントロー
ラ１３がＲ８をＯＦＦにしても、Ｃ８はＯＮのままとな
る。
は、第３図図示の如くなっている。第３図中、符号１２
ないし１６は第２図に対応する。Ｒ８／ＣＳコントロー
ラ１３がＲ８をＯＮにすると、インパーク１４０入力電
圧レベルにＬレベルが現われ、インバータ１４によって
反転して、ドライバ１５０入力がＨレベルとなる。従っ
て、１（ＳＺＣ８制御（ｊライン１２はＬレベルとなる
。ＲＳ ／Ｃ８制御ライン１２がＬレベルとなると、レ
シーバ１６を経由して、そのまま１えＳ／ＣＳコントロ
ー、７１３にＣＳとして入力され、ＲＳ ／ ＣＳコン
トローラ１３はＣ８がＯＮであることを認知する。Ｉ（
Ｓ ／ＣＳコントローラ１３がＩｔ Ｓを０１” Ｉ”
にすると、他の装置がＩｔ Ｓ ｉ ＯＮにしていない
限り、Ｃ８は直ちにＯＦＦになる。しかし、他の装置が
１ｔＳをＯＮにしていれば、当該Ｒ８／ＣＳコントロー
ラ１３がＲ８をＯＦＦにしても、Ｃ８はＯＮのままとな
る。
次に、第４図および第５図を参照してＲ８／ＣＳコント
ローラ１３の制御について説明する。第４図図示処理■
ないし処理■は、第５図図示■から■までの処理に対応
している。ＲＳ／ＣＳコントローラ１３は、データ転送
要求があると１．まず処理■によって、ＣＳ ７！＋′
−ＯＦ Ｆであるかどうかをチェックする。ここでＣ８
がＯＮになって℃・ると、他の装置によってデータ送信
が行われているか、または他の装置からデータ転送要求
が出されていることを意味するので、必要に応じてデー
タの受信処理をするなどした後、再び処理■の判定を繰
り返し、Ｃ８がＯＦＦになるのを待つ。
ローラ１３の制御について説明する。第４図図示処理■
ないし処理■は、第５図図示■から■までの処理に対応
している。ＲＳ／ＣＳコントローラ１３は、データ転送
要求があると１．まず処理■によって、ＣＳ ７！＋′
−ＯＦ Ｆであるかどうかをチェックする。ここでＣ８
がＯＮになって℃・ると、他の装置によってデータ送信
が行われているか、または他の装置からデータ転送要求
が出されていることを意味するので、必要に応じてデー
タの受信処理をするなどした後、再び処理■の判定を繰
り返し、Ｃ８がＯＦＦになるのを待つ。
Ｃ８がＯＦＦであれば、処理（のによって、ｉｔ Ｓを
ＯＮにし、データ転送要求があることを宍示する。そし
て、ＲＳをＯＮにしたまま、所矩の１時間が経過するま
で待ち、処理■によって、＋４びＲ８をＯＦＦにする。
ＯＮにし、データ転送要求があることを宍示する。そし
て、ＲＳをＯＮにしたまま、所矩の１時間が経過するま
で待ち、処理■によって、＋４びＲ８をＯＦＦにする。
■ｔＳをＯｐ″Ｆにしたならば、処坤■によって、Ｃ８
のＯＮ１０ Ｆ Ｆをチェックする。通常の状態であれ
ば、Ｒ８をＯＦＦにすることによって、第３図で説明し
たように、Ｃ８も０１” Ｆ’になるはずである。Ｃ８
がＯＦＦであることに確認したならば、処理■によって
、ＲＳをＯＮにし、送信を開始する。
のＯＮ１０ Ｆ Ｆをチェックする。通常の状態であれ
ば、Ｒ８をＯＦＦにすることによって、第３図で説明し
たように、Ｃ８も０１” Ｆ’になるはずである。Ｃ８
がＯＦＦであることに確認したならば、処理■によって
、ＲＳをＯＮにし、送信を開始する。
しかし、処理■によって、Ｒ８をＯＦＦにしても、第６
図をβ照して後述する如く、Ｃ８がＯＦＦにならない場
合がある。このよ５な場合には、処理■による判定の後
、処理■に戻り、再びＣ８がＯＦ Ｆになるのを待ち、
ＯＦＦになった′／よらば同様に処理する。
図をβ照して後述する如く、Ｃ８がＯＦＦにならない場
合がある。このよ５な場合には、処理■による判定の後
、処理■に戻り、再びＣ８がＯＦ Ｆになるのを待ち、
ＯＦＦになった′／よらば同様に処理する。
第６図はデータ転送要求が競合した場合の例について示
している。例えば、第６図図示の如く、入出力装置ｑｌ
ｌ−１が、処理のによってＣ８が０１” Ｆであること
を確認し、処理■によって、Ｒ８をＯＮにしたとする。
している。例えば、第６図図示の如く、入出力装置ｑｌ
ｌ−１が、処理のによってＣ８が０１” Ｆであること
を確認し、処理■によって、Ｒ８をＯＮにしたとする。
一方、入出力装置ｉ’１ｌ−２も、はとんど同時に、処
理■′によってＣ８をチェックし、それが処理■と処Ｊ
！１！０どの間であるために、Ｃ８をＯＦＦと認知した
とする。入出力装置１１−２は、処理■によってＲ８を
ＯＮとするが、このまま、入出力装置１１−１も入出力
装置１１−２もデータの送信を開始すると、双方のデー
タが競合することとなる。しがし、本発明においては、
Ｒ８をＯＮにした後、Ｐｔｒ定の時間経過したならば、
Ｒ８を一旦ＯＦＦに戻し、ｃｓを再確認する。すなわち
、入出力装置１１−１は、処理■によってＲ８をＯＦＦ
にし、処理■にょってｃｓをチェックする。このとき、
Ｃ８は入出力装置１１−２のためにＯＮとなっているの
で、再び処理■に戻り、最初からやり直すようにされ、
データの競合が防がれる。入出力装ｆＭ１１−２は、処
Ｊ！！ｄ 。
理■′によってＣ８をチェックし、それが処理■と処Ｊ
！１！０どの間であるために、Ｃ８をＯＦＦと認知した
とする。入出力装置１１−２は、処理■によってＲ８を
ＯＮとするが、このまま、入出力装置１１−１も入出力
装置１１−２もデータの送信を開始すると、双方のデー
タが競合することとなる。しがし、本発明においては、
Ｒ８をＯＮにした後、Ｐｔｒ定の時間経過したならば、
Ｒ８を一旦ＯＦＦに戻し、ｃｓを再確認する。すなわち
、入出力装置１１−１は、処理■によってＲ８をＯＦＦ
にし、処理■にょってｃｓをチェックする。このとき、
Ｃ８は入出力装置１１−２のためにＯＮとなっているの
で、再び処理■に戻り、最初からやり直すようにされ、
データの競合が防がれる。入出力装ｆＭ１１−２は、処
Ｊ！！ｄ 。
郡、ｄの後にデータの送信を開始することができる。
第７図は本発明を用いて第１図図示Ｐｏｓターミ太ルの
入出力装置をモジュラ−化したしυを示している。図中
、符号２，３，１２．１３は第１図または第２図に対応
し、２ｏはキーボード装置２、ディスプレイ装置３等を
統一したインタフェースで制御する共通コントロー２．
２１および２１’はデータの送受信を処理するトランス
ミッタ／レシーバ、２２および２２′はドライバ／レシ
ーバ、２３はシリアル−データバス、２４は固有インタ
フェース制御部を表わす。
入出力装置をモジュラ−化したしυを示している。図中
、符号２，３，１２．１３は第１図または第２図に対応
し、２ｏはキーボード装置２、ディスプレイ装置３等を
統一したインタフェースで制御する共通コントロー２．
２１および２１’はデータの送受信を処理するトランス
ミッタ／レシーバ、２２および２２′はドライバ／レシ
ーバ、２３はシリアル−データバス、２４は固有インタ
フェース制御部を表わす。
共通コントローラ２ｏは、Ｐｏｓターミナル本体に股げ
られ、モジヱラー化されたキーボード装＋ｉ ２、ディ
スプレイ装置３などの入出力装置とは、シリアル・デー
タバス２３および共通のｉｔｓ／Ｃ８制御ライン１２に
よって、それぞれ接続されている。各入出力装置とはこ
れらの２本の信号線でデータの送受ｆｇを行うことがで
きるようになっている。Ｒ８／ＣＳコントローラ１３は
、第４図で説明１７たような制御を行い、トランスミッ
タ／レシーバ２Ｉおよびドライバ／レシーバ２２のゲー
トを１ｊｉｉ閉して、データの送受イぎをコントロール
する。
られ、モジヱラー化されたキーボード装＋ｉ ２、ディ
スプレイ装置３などの入出力装置とは、シリアル・デー
タバス２３および共通のｉｔｓ／Ｃ８制御ライン１２に
よって、それぞれ接続されている。各入出力装置とはこ
れらの２本の信号線でデータの送受ｆｇを行うことがで
きるようになっている。Ｒ８／ＣＳコントローラ１３は
、第４図で説明１７たような制御を行い、トランスミッ
タ／レシーバ２Ｉおよびドライバ／レシーバ２２のゲー
トを１ｊｉｉ閉して、データの送受イぎをコントロール
する。
一方、各入出力装置には、それぞれ固有の・イン７７エ
ース’＋ＩＩＩ俳’Ｍｌ＋ ２４が設げられる。この固
有インタフｘ −、Ｘ ＨＢす＃１ｉ１＋ ２４ ハ、
ｆ（、Ｓ ／ ＣＳ ニア ント。
ース’＋ＩＩＩ俳’Ｍｌ＋ ２４が設げられる。この固
有インタフｘ −、Ｘ ＨＢす＃１ｉ１＋ ２４ ハ、
ｆ（、Ｓ ／ ＣＳ ニア ント。
−ラ１３と同様なＩ−ｕｓ／Ｃ３のｌｉ！Ｊ岬を行うと
ともに、各人出力装（丘′特有の或能な、共通コントロ
ーラ２０が統一したインタフェースで扱うことかできる
よう処理するものである。固有インタフェース制御部２
４は、例えばＲＡＭ、ＲＯＭを内蔵した１チツプＣＩ）
Ｕで構成される。
ともに、各人出力装（丘′特有の或能な、共通コントロ
ーラ２０が統一したインタフェースで扱うことかできる
よう処理するものである。固有インタフェース制御部２
４は、例えばＲＡＭ、ＲＯＭを内蔵した１チツプＣＩ）
Ｕで構成される。
例えばキーボード装置２のキーが押下されると、固有イ
ンタフェース制御部２４はキーの入力コードをトランス
ミッタ／レシーバ２１′に用意スル。
ンタフェース制御部２４はキーの入力コードをトランス
ミッタ／レシーバ２１′に用意スル。
そして、第４図に示したＲ５／Ｃ８制御を行い、共通コ
ントローラ２０にゲータ送信要求を通知する。その後、
入出力装置番号をシリアル・データバス２３に送出し、
入力データをパラレル／シリアル変換し、ドライバ／レ
シーバ２２′を経由シて、シリアル・データバス２３に
送り出す。すなわち、入力データは入出力装置のアドレ
スが付加された形で、シリアルに共通コントローラ２ｏ
に入力される。共通コントローラ２ｏは、Ｒ８／ＣＳコ
ントローラエ３の制御の下に、ドライバ／レシーバ２２
を経由して、入力データを受信し、トランスミッタ／レ
シーバ２１のレジスタに入力データをセットする。共通
コントローラ２０から入出力装置側へのデータ送信も同
様である。
ントローラ２０にゲータ送信要求を通知する。その後、
入出力装置番号をシリアル・データバス２３に送出し、
入力データをパラレル／シリアル変換し、ドライバ／レ
シーバ２２′を経由シて、シリアル・データバス２３に
送り出す。すなわち、入力データは入出力装置のアドレ
スが付加された形で、シリアルに共通コントローラ２ｏ
に入力される。共通コントローラ２ｏは、Ｒ８／ＣＳコ
ントローラエ３の制御の下に、ドライバ／レシーバ２２
を経由して、入力データを受信し、トランスミッタ／レ
シーバ２１のレジスタに入力データをセットする。共通
コントローラ２０から入出力装置側へのデータ送信も同
様である。
以上の如く本発明を利用することによって、各入出力装
置のインタフェース信号が少な（なり、ケーブルが細く
なる。また、制御が統一されることにより、コントロー
ルのためのソフトウェアの負担が軽減し、かつ入出力装
置固有の処理が分散化されるため、共通コントローラ２
０における処理のオーバヘッドが減少する。
置のインタフェース信号が少な（なり、ケーブルが細く
なる。また、制御が統一されることにより、コントロー
ルのためのソフトウェアの負担が軽減し、かつ入出力装
置固有の処理が分散化されるため、共通コントローラ２
０における処理のオーバヘッドが減少する。
次に、第８図ないし第１０図を参照して、もう１つの本
発明について説明する。
発明について説明する。
第８図において、符号Ｊ２ないし１６は第３図に対応す
る。符号３０はタイマであって、第５図に示すＩｔ Ｓ
をＯＮにしてからＯＦＦにするまでの時間′ｒを各入出
力装置毎に設定できるものである。
る。符号３０はタイマであって、第５図に示すＩｔ Ｓ
をＯＮにしてからＯＦＦにするまでの時間′ｒを各入出
力装置毎に設定できるものである。
タイマ３０は、ハードウェアのカウンタでもよく、また
ソフトウェア・タイマでもよい。
ソフトウェア・タイマでもよい。
タイマ３０の直は、第９図図示の如（、各入出力装置毎
に異る時間Ｔｎが与えられるように設定される。この時
間Ｔｎ′１０Ｊ″−長い入出力装置はど、バスの使用優
先順位が高いこととなる。すなわち、第９図図示の場合
には、バスの同時使用要求に対する授光順位は、入出力
装置（Ｉ１０＃３）、ｌ１０４４：２、ｌ１０−＃１の
順になる。
に異る時間Ｔｎが与えられるように設定される。この時
間Ｔｎ′１０Ｊ″−長い入出力装置はど、バスの使用優
先順位が高いこととなる。すなわち、第９図図示の場合
には、バスの同時使用要求に対する授光順位は、入出力
装置（Ｉ１０＃３）、ｌ１０４４：２、ｌ１０−＃１の
順になる。
例えば、入出力装置（Ｉ１０＃１ ）と入出力装置（Ｉ
１０＃２ ）とが、同時にデータ送信要求を発したとす
ると、第１０図図示の如く制御される。■１０＃１と■
１０＃２とが同時にＦｔＳをＯＮとした場合、第９図図
示の如く、Ｒ８のＯＮ時間’ｒ＋、Ｔｚが定められてい
たとすると、Ｔｌのほうが短いので、ｌ１０−＃１がま
ず第４図で説明したように、Ｒ８をＯＦＦとして、Ｃ８
をサンプリングする。このとき、■１０＃２がＲ８をＯ
Ｎとしたままであるので、Ｃ８はＯＮとなっている。従
って、Ｉ１０＃１は他の装置が送信中であると認識して
、再びＲ８をＯＮにするのを止める。すなわち、他の装
置が送信を終了するまで送信要求を保留する。Ｉ １０
４＃２は、Ｉｔ ＳをＯＮにしてから１′２時間後にＩ
ｔ ＳをＯＦＦにして、Ｃ８がＯＦＦになるのを確認し
、またＲ８をＯＮにして送信を開始することかでざる。
１０＃２ ）とが、同時にデータ送信要求を発したとす
ると、第１０図図示の如く制御される。■１０＃１と■
１０＃２とが同時にＦｔＳをＯＮとした場合、第９図図
示の如く、Ｒ８のＯＮ時間’ｒ＋、Ｔｚが定められてい
たとすると、Ｔｌのほうが短いので、ｌ１０−＃１がま
ず第４図で説明したように、Ｒ８をＯＦＦとして、Ｃ８
をサンプリングする。このとき、■１０＃２がＲ８をＯ
Ｎとしたままであるので、Ｃ８はＯＮとなっている。従
って、Ｉ１０＃１は他の装置が送信中であると認識して
、再びＲ８をＯＮにするのを止める。すなわち、他の装
置が送信を終了するまで送信要求を保留する。Ｉ １０
４＃２は、Ｉｔ ＳをＯＮにしてから１′２時間後にＩ
ｔ ＳをＯＦＦにして、Ｃ８がＯＦＦになるのを確認し
、またＲ８をＯＮにして送信を開始することかでざる。
その送信が終了して、ＣＳがＯＦＦになると、Ｉ１０＃
１はＲ８の０Ｎ１０ＦＦを同様に繰り返し、送信を開始
することができるようになる。こうして、１本の制御ツ
インによる優先順位制御が可能になる。
１はＲ８の０Ｎ１０ＦＦを同様に繰り返し、送信を開始
することができるようになる。こうして、１本の制御ツ
インによる優先順位制御が可能になる。
（５）発明の詳細
な説明した如く、本発明によれば、１本の共通の制御ラ
インで複数装置間のデータ転送を制御することが可能と
なる。また、簡単にデータ転送の優先順位を各装置毎に
設定し、制御することかできるようになる。
インで複数装置間のデータ転送を制御することが可能と
なる。また、簡単にデータ転送の優先順位を各装置毎に
設定し、制御することかできるようになる。
第１図は従来のＰＯＳターミナルの装置接続例、第２図
は本発明の一実施例概略構成、第３図は本発明の一実施
例回路説明図、第４図は第３図図示Ｒ８／ＣＳコントロ
ーラの制御説明図、第５図および第６図は本発明の一実
施例を説明するだめのタイム・チャート、第７図は本発
明を用いたＰＯＳターミナルの例、第８図はもう１つの
本発明の一実施例説明図、第９図および第１０図は第８
図図示実施例を説明するためのタイム・チャートを示す
。 図中、１０はコントローラ、１１−１ないし１１−４は
入出力装置、１２はＩｔｓ／Ｃ８制御ライン、１３はＲ
Ｓ ／ ＣＳコントローラを表わす。 時計出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）才＋昌 才Ｓ閃 ｆ−Ｇ膳 才８層 ′；ｌ＝’ｌ／Ｘｉ
は本発明の一実施例概略構成、第３図は本発明の一実施
例回路説明図、第４図は第３図図示Ｒ８／ＣＳコントロ
ーラの制御説明図、第５図および第６図は本発明の一実
施例を説明するだめのタイム・チャート、第７図は本発
明を用いたＰＯＳターミナルの例、第８図はもう１つの
本発明の一実施例説明図、第９図および第１０図は第８
図図示実施例を説明するためのタイム・チャートを示す
。 図中、１０はコントローラ、１１−１ないし１１−４は
入出力装置、１２はＩｔｓ／Ｃ８制御ライン、１３はＲ
Ｓ ／ ＣＳコントローラを表わす。 時計出願人 富士通株式会社 代理人弁理士 森 １） 寛（外１名）才＋昌 才Ｓ閃 ｆ−Ｇ膳 才８層 ′；ｌ＝’ｌ／Ｘｉ
Claims (2)
- （１）送信要求信号に対し℃送信可信号を確認しデータ
転送を行うようにされた複数の装＃全有するシステムに
おいて、上記複数の装置は共通の制御ラインに接続され
、上記各装置はデータの送信にあたって上記制御ライン
に上記送信要求信号を出力するとともに、所定の時間経
過後上記送信要求信号の出力を停止し、該送信要求信号
の出力停止によって上記送信可信号入力が停止すること
を確認Ｌ、その後角度送信要求信号を出力してデータ送
信を行うよう構成されたことを特徴とする複数装置の接
続制御方式。 - （２） 送信要求信号に対して送信可信号を確認しデ
ータ転送を行うようにされた複数の装置を有するシステ
ムにお（・て、上記複数の装置は共通の制御ラインに接
続され、上記各装置はデータの送信にあたって上記制御
ラインに上記送信要求信号を出力するとともに、所定の
時間経過後上記送信要求信号の出力を停止し、該送信要
求信号の出力停止によって上記送信可信号入力が停止す
ることをａ認し、その後再度送信要求信号を出力してデ
ータ送信を行うよう構成され、かつ上記送信要求信号の
出力から上記出力停止までの時間につき、上記各装置の
バスの同時使用要求に対するバス使用優先順位に対応し
て異なる時間か与えられていることを特徴とする複数装
置の接続制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171566A JPS5960622A (ja) | 1982-09-30 | 1982-09-30 | 複数装置の接続制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171566A JPS5960622A (ja) | 1982-09-30 | 1982-09-30 | 複数装置の接続制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960622A true JPS5960622A (ja) | 1984-04-06 |
| JPS6127792B2 JPS6127792B2 (ja) | 1986-06-27 |
Family
ID=15925511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171566A Granted JPS5960622A (ja) | 1982-09-30 | 1982-09-30 | 複数装置の接続制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960622A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62500473A (ja) * | 1984-09-04 | 1987-02-26 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 制御装置の検査方法 |
| JPS63305456A (ja) * | 1987-06-05 | 1988-12-13 | Fujitsu Ltd | Ｐｏｓ端末の入出力制御方式 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS626198U (ja) * | 1985-06-28 | 1987-01-14 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5386130A (en) * | 1977-01-07 | 1978-07-29 | Nec Corp | Transmitting/receiving circuit of response confirmation type |
-
1982
- 1982-09-30 JP JP57171566A patent/JPS5960622A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5386130A (en) * | 1977-01-07 | 1978-07-29 | Nec Corp | Transmitting/receiving circuit of response confirmation type |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62500473A (ja) * | 1984-09-04 | 1987-02-26 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 制御装置の検査方法 |
| JPS63305456A (ja) * | 1987-06-05 | 1988-12-13 | Fujitsu Ltd | Ｐｏｓ端末の入出力制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6127792B2 (ja) | 1986-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915101A (en) | Arbitration in the case of a delaying bus coupling | |
| US4817037A (en) | Data processing system with overlap bus cycle operations | |
| JPH0554144B2 (ja) | ||
| EP0028631A1 (en) | RESOURCE AFFECTING APPARATUS FOLLOWING FIRST ARRIVAL MODE, FIRST TREATY. | |
| US4556939A (en) | Apparatus for providing conflict-free highway access | |
| US4485436A (en) | System for selecting interfaces on a priority basis | |
| JPS5960622A (ja) | 複数装置の接続制御方式 | |
| EP1003108A1 (en) | Apparatus and method for providing round-robin arbitration | |
| EP0514080A2 (en) | Transition signalling data communications | |
| JPS6162159A (ja) | 双方向データ交換方法 | |
| US7206878B2 (en) | Voltage level bus protocol for transferring data | |
| EP0080369A2 (en) | Peripheral unit adapted to monitor a low data rate serial input/output interface | |
| US5168569A (en) | Bus control system for shortening bus occupation time | |
| JP2828994B2 (ja) | データ伝送装置 | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JPS594732B2 (ja) | バス制御方式 | |
| JPS5916444A (ja) | デ−タ通信システム | |
| JPH043239A (ja) | バス制御装置 | |
| JPS6398756A (ja) | ダイレクトメモリアクセス方式 | |
| JPS62252237A (ja) | デ−タ通信装置 | |
| JPS592942B2 (ja) | マルチデ−タ処理装置 | |
| JPH0754504B2 (ja) | 双方向バスのデ−タ転送制御方法 | |
| JPS59160256A (ja) | プロセツサ制御方式 | |
| JPS58202643A (ja) | 通信バスル−ト制御方式 | |
| JPH07109595B2 (ja) | Ｌａｎアダプタの制御方式 |