JPS5960622A - 複数装置の接続制御方式 - Google Patents
複数装置の接続制御方式Info
- Publication number
- JPS5960622A JPS5960622A JP57171566A JP17156682A JPS5960622A JP S5960622 A JPS5960622 A JP S5960622A JP 57171566 A JP57171566 A JP 57171566A JP 17156682 A JP17156682 A JP 17156682A JP S5960622 A JPS5960622 A JP S5960622A
- Authority
- JP
- Japan
- Prior art keywords
- transmission request
- request signal
- transmission
- input
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 3
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Cash Registers Or Receiving Machines (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の技術分野
不発明は被数装置の接続制御方式、特に、例えば1 (
IAlの共通のコントローラに、複数の入出力装置を接
続し制御する場合等において、1本の共通の制御ライン
で制御可能とし、コントローラと入出力装置との間のケ
ーブル信号本数の削減を図9、また、バスの同時使用要
求に対して、商都、にバス使用の優先順位を割付けるこ
とができるようにした複数装置の接続制御方式に関する
ものである。
IAlの共通のコントローラに、複数の入出力装置を接
続し制御する場合等において、1本の共通の制御ライン
で制御可能とし、コントローラと入出力装置との間のケ
ーブル信号本数の削減を図9、また、バスの同時使用要
求に対して、商都、にバス使用の優先順位を割付けるこ
とができるようにした複数装置の接続制御方式に関する
ものである。
(2)技術の背景と問題点
一般に、機能の異なる入出力装置を制御する場合、各入
出力装置毎に専用のコントロール部を設け、各入出力装
置固有のインタフェースでもって制御するようにされて
いる。
出力装置毎に専用のコントロール部を設け、各入出力装
置固有のインタフェースでもって制御するようにされて
いる。
例えは、POS(Point Of 5ales )タ
ーミナルの場合について、第1図を参照して説明する。
ーミナルの場合について、第1図を参照して説明する。
第1図は従来のPOSターミナルの装置接続例を示して
(・る。
(・る。
POSターミナルには、スタンドアロンで動作するもの
や、ホストの処理装置に接続されて動作するものIIど
があるが、例えば第1図図示の如く、キーボード装置2
、ディスプレイ装M3、自動入力のためのスキャナ装置
4等の入出力装置を有している。これらの入出力装置は
、マスクコントローラ1内に各入出力装置対応に設けら
れた専用のキーボード・コントロール部5、ディスプレ
イ・コントロール916 、スキャナ自コントロール部
7等によって、それぞれ固有のコントロール・インタフ
ェースでもって制御される。マスクコントローラ1と各
入出力装置とを接続する信号線は、例えは20本以上に
もなる。
や、ホストの処理装置に接続されて動作するものIIど
があるが、例えば第1図図示の如く、キーボード装置2
、ディスプレイ装M3、自動入力のためのスキャナ装置
4等の入出力装置を有している。これらの入出力装置は
、マスクコントローラ1内に各入出力装置対応に設けら
れた専用のキーボード・コントロール部5、ディスプレ
イ・コントロール916 、スキャナ自コントロール部
7等によって、それぞれ固有のコントロール・インタフ
ェースでもって制御される。マスクコントローラ1と各
入出力装置とを接続する信号線は、例えは20本以上に
もなる。
従来、上記各入出力装置は、POSターミナル本体と一
体化して構成されるのが一般的であり、マスクコントロ
ーラ1と各入出力装置とは、近接して設置されているた
め、インタフェースの信号本数が多いことで、特に問題
になることはなかった。しかし、利用者のニーズは多様
化してきており、キーボード装置、ディスプレイ装置等
k POSターミナル本体から分離し、売場の配置に合
わせて設置できるようにすることが要望されている。
体化して構成されるのが一般的であり、マスクコントロ
ーラ1と各入出力装置とは、近接して設置されているた
め、インタフェースの信号本数が多いことで、特に問題
になることはなかった。しかし、利用者のニーズは多様
化してきており、キーボード装置、ディスプレイ装置等
k POSターミナル本体から分離し、売場の配置に合
わせて設置できるようにすることが要望されている。
そこで、本発明者らは、上記各入出カ装置ヲモジュラー
化し、POSターミナル本体と離し℃設置可能とするこ
とを考慮している。
化し、POSターミナル本体と離し℃設置可能とするこ
とを考慮している。
この場合に、第1図に示したような従来の接続方式によ
れは、例えばPOSターミナル本体と各入出力装置とを
5〜6m離丁とすると、信号線の接続本数が多いので、
実用上非常に不便なものとなる。5〜6mの長さの接続
ケーブルで、使用に際し℃不便を感じさせないものにす
るためには、太さも極力細くし、軽量で、またフレキシ
ブルなものにする必要がある。そのためには、接続ケー
ブルの信号本数全削減できなければならない。
れは、例えばPOSターミナル本体と各入出力装置とを
5〜6m離丁とすると、信号線の接続本数が多いので、
実用上非常に不便なものとなる。5〜6mの長さの接続
ケーブルで、使用に際し℃不便を感じさせないものにす
るためには、太さも極力細くし、軽量で、またフレキシ
ブルなものにする必要がある。そのためには、接続ケー
ブルの信号本数全削減できなければならない。
ところで、上記モジュラ−化して構成されるPOSター
ミナルに限られるわけではないが、1本(物理的には1
対)の共通の制御ラインで複数の装置のデータ転送制御
を行うことができれば、非常に望ましい5 しかし、各
装置対応に異なる制御ラインを設けることなく、1本の
制御ラインで、しかも例えはコントローラから入出力装
置へ、または入出力装置かもコントローラへといった双
方向のデータ転送要求を、データの競合を防いで処理で
きるようにすることは容易ではない。
ミナルに限られるわけではないが、1本(物理的には1
対)の共通の制御ラインで複数の装置のデータ転送制御
を行うことができれば、非常に望ましい5 しかし、各
装置対応に異なる制御ラインを設けることなく、1本の
制御ラインで、しかも例えはコントローラから入出力装
置へ、または入出力装置かもコントローラへといった双
方向のデータ転送要求を、データの競合を防いで処理で
きるようにすることは容易ではない。
(3)発明の目的と構成
本発明は上記の点の解決を図9.1本の共通の−J ?
MIラインで、複数装置からのデータ転送要求をデータ
か競合しないように制御できるようにし、複数の入出力
装置等の接続制御を可能VC−f′ることを目的として
いる。そのため、本発明は送信要求(R8)/送信可(
CS)制御方式を採用し、送信可否チェックのタイミン
グのズレによる誤動作が生じないように考慮したもので
ある。すなわち、本発明の被数装置の接続制御方式は、
送信要求信号に対して送信可信号を確認しデータ転送を
行うようにされた複数の装置を有するシステムにおいて
、上記複数の装置は共通の制御ラインに接続され、上記
各装置はデータの送信にあたって上記制御ラインに上記
送信要求信号を出力するとともに、所定の時間経過後上
記送信要求信号の出力を停止し、該送信要求信号の出力
停止によって上記送信可信号入力が停止することを確認
し、その後再度送信要求信号を出力してデータ送信を行
うよう構成されたことを特徴としている。
MIラインで、複数装置からのデータ転送要求をデータ
か競合しないように制御できるようにし、複数の入出力
装置等の接続制御を可能VC−f′ることを目的として
いる。そのため、本発明は送信要求(R8)/送信可(
CS)制御方式を採用し、送信可否チェックのタイミン
グのズレによる誤動作が生じないように考慮したもので
ある。すなわち、本発明の被数装置の接続制御方式は、
送信要求信号に対して送信可信号を確認しデータ転送を
行うようにされた複数の装置を有するシステムにおいて
、上記複数の装置は共通の制御ラインに接続され、上記
各装置はデータの送信にあたって上記制御ラインに上記
送信要求信号を出力するとともに、所定の時間経過後上
記送信要求信号の出力を停止し、該送信要求信号の出力
停止によって上記送信可信号入力が停止することを確認
し、その後再度送信要求信号を出力してデータ送信を行
うよう構成されたことを特徴としている。
また、もう1つの本発明は、送信要求信号に対して送信
可信号を確認しデータ転送を行うようにサレfc複数の
装置を有するシステムにおいて、上記複数の装fMは共
通の制御ラインに接続され、上記各装置はデータの送信
にあたって上記制御ラインに上記送信要求信号全出力す
るとともに、所定の時間経過後上記送信要求信号の出力
を停止[1、該送信要求信号の出方停止によって上記送
信可信号入力が停止することを確認し、その後再度送信
要求信号全出力し又データ送信を行うよう構成され、か
つ上記送信要求信号の出力から上記出力停止までの時間
につき、上記各装置のバスの同時使用製氷に対するバス
使用優先順位に対応して異なる時間が与えられているこ
とを特徴としている。
可信号を確認しデータ転送を行うようにサレfc複数の
装置を有するシステムにおいて、上記複数の装fMは共
通の制御ラインに接続され、上記各装置はデータの送信
にあたって上記制御ラインに上記送信要求信号全出力す
るとともに、所定の時間経過後上記送信要求信号の出力
を停止[1、該送信要求信号の出方停止によって上記送
信可信号入力が停止することを確認し、その後再度送信
要求信号全出力し又データ送信を行うよう構成され、か
つ上記送信要求信号の出力から上記出力停止までの時間
につき、上記各装置のバスの同時使用製氷に対するバス
使用優先順位に対応して異なる時間が与えられているこ
とを特徴としている。
以下図面葡参照(、っつ実施例に従って説明する。
(4)発明の実施例
第2図は本発明の一実施例概略構成、第3図は本発明の
一実施例回路説明図、第4図は第3図図ボRS / C
Sコントローラの制御説明図、第5図および第6図は本
発明の一実施例を説明するだめのタイム・チャート、第
7図は本発明を用いたPOSターミナルの例、第8図は
もう1つの本発明の詳細な説明図、第9図および第10
図は第8図図不実施例を説明するためのタイム・チャー
ト を示で「。
一実施例回路説明図、第4図は第3図図ボRS / C
Sコントローラの制御説明図、第5図および第6図は本
発明の一実施例を説明するだめのタイム・チャート、第
7図は本発明を用いたPOSターミナルの例、第8図は
もう1つの本発明の詳細な説明図、第9図および第10
図は第8図図不実施例を説明するためのタイム・チャー
ト を示で「。
第2図において、符号10はコントローラ、11−1な
いし11−4は入出力装置、12はl’(S/CS制御
ライン、13はR8/CSコントローラ、14はインバ
ータ、15はドライバ、16はレシーバを表わす。
いし11−4は入出力装置、12はl’(S/CS制御
ライン、13はR8/CSコントローラ、14はインバ
ータ、15はドライバ、16はレシーバを表わす。
コントローラ10と入出力装置11−1〜11−4とは
、1本のR8/C8制御ライン12によって接続され、
データの転送要求は、R8/C8制御ライン12を介し
て制御される。コントローラlOは、送信要求信号(R
8)および送信可信+J(cs>を制御するR8/CS
コントローラ13を有l、ており、R8/CSコントロ
ーラ13は、後述する如く、送信要求信号f:ON /
01;’ P L、送信可信号をチェックし℃、図示
省略したデータ・7バスを介してのデータ転送を制御す
る。なお、各入出力装[11−1〜11−4も、RS
/ CSコントローラ13と同様な回路を有しており、
同様なデータ転送制御を行う。従って、コントローラ1
0から各入出力装置11−1〜11−4へのデータ転送
、および各入出力装[11−1〜11−4からコントロ
ーラ10へのデータ転送の双方向の制御が可能である。
、1本のR8/C8制御ライン12によって接続され、
データの転送要求は、R8/C8制御ライン12を介し
て制御される。コントローラlOは、送信要求信号(R
8)および送信可信+J(cs>を制御するR8/CS
コントローラ13を有l、ており、R8/CSコントロ
ーラ13は、後述する如く、送信要求信号f:ON /
01;’ P L、送信可信号をチェックし℃、図示
省略したデータ・7バスを介してのデータ転送を制御す
る。なお、各入出力装[11−1〜11−4も、RS
/ CSコントローラ13と同様な回路を有しており、
同様なデータ転送制御を行う。従って、コントローラ1
0から各入出力装置11−1〜11−4へのデータ転送
、および各入出力装[11−1〜11−4からコントロ
ーラ10へのデータ転送の双方向の制御が可能である。
特に、接続される装置は、コントローラとその制御を受
ける入出力装置といったものに限られず、同等な機能を
有する複数の対等な関係の処理装置であってもよい。
ける入出力装置といったものに限られず、同等な機能を
有する複数の対等な関係の処理装置であってもよい。
送信要求信号(RS)と送信可信号(CS)との関1系
は、第3図図示の如くなっている。第3図中、符号12
ないし16は第2図に対応する。R8/CSコントロー
ラ13がR8をONにすると、インパーク140入力電
圧レベルにLレベルが現われ、インバータ14によって
反転して、ドライバ150入力がHレベルとなる。従っ
て、1(SZC8制御(jライン12はLレベルとなる
。RS /C8制御ライン12がLレベルとなると、レ
シーバ16を経由して、そのまま1えS/CSコントロ
ー、713にCSとして入力され、RS / CSコン
トローラ13はC8がONであることを認知する。I(
S /CSコントローラ13がIt Sを01” I”
にすると、他の装置がIt S i ONにしていない
限り、C8は直ちにOFFになる。しかし、他の装置が
1tSをONにしていれば、当該R8/CSコントロー
ラ13がR8をOFFにしても、C8はONのままとな
る。
は、第3図図示の如くなっている。第3図中、符号12
ないし16は第2図に対応する。R8/CSコントロー
ラ13がR8をONにすると、インパーク140入力電
圧レベルにLレベルが現われ、インバータ14によって
反転して、ドライバ150入力がHレベルとなる。従っ
て、1(SZC8制御(jライン12はLレベルとなる
。RS /C8制御ライン12がLレベルとなると、レ
シーバ16を経由して、そのまま1えS/CSコントロ
ー、713にCSとして入力され、RS / CSコン
トローラ13はC8がONであることを認知する。I(
S /CSコントローラ13がIt Sを01” I”
にすると、他の装置がIt S i ONにしていない
限り、C8は直ちにOFFになる。しかし、他の装置が
1tSをONにしていれば、当該R8/CSコントロー
ラ13がR8をOFFにしても、C8はONのままとな
る。
次に、第4図および第5図を参照してR8/CSコント
ローラ13の制御について説明する。第4図図示処理■
ないし処理■は、第5図図示■から■までの処理に対応
している。RS/CSコントローラ13は、データ転送
要求があると1.まず処理■によって、CS 7!+′
−OF Fであるかどうかをチェックする。ここでC8
がONになって℃・ると、他の装置によってデータ送信
が行われているか、または他の装置からデータ転送要求
が出されていることを意味するので、必要に応じてデー
タの受信処理をするなどした後、再び処理■の判定を繰
り返し、C8がOFFになるのを待つ。
ローラ13の制御について説明する。第4図図示処理■
ないし処理■は、第5図図示■から■までの処理に対応
している。RS/CSコントローラ13は、データ転送
要求があると1.まず処理■によって、CS 7!+′
−OF Fであるかどうかをチェックする。ここでC8
がONになって℃・ると、他の装置によってデータ送信
が行われているか、または他の装置からデータ転送要求
が出されていることを意味するので、必要に応じてデー
タの受信処理をするなどした後、再び処理■の判定を繰
り返し、C8がOFFになるのを待つ。
C8がOFFであれば、処理(のによって、it Sを
ONにし、データ転送要求があることを宍示する。そし
て、RSをONにしたまま、所矩の1時間が経過するま
で待ち、処理■によって、+4びR8をOFFにする。
ONにし、データ転送要求があることを宍示する。そし
て、RSをONにしたまま、所矩の1時間が経過するま
で待ち、処理■によって、+4びR8をOFFにする。
■tSをOp″Fにしたならば、処坤■によって、C8
のON10 F Fをチェックする。通常の状態であれ
ば、R8をOFFにすることによって、第3図で説明し
たように、C8も01” F’になるはずである。C8
がOFFであることに確認したならば、処理■によって
、RSをONにし、送信を開始する。
のON10 F Fをチェックする。通常の状態であれ
ば、R8をOFFにすることによって、第3図で説明し
たように、C8も01” F’になるはずである。C8
がOFFであることに確認したならば、処理■によって
、RSをONにし、送信を開始する。
しかし、処理■によって、R8をOFFにしても、第6
図をβ照して後述する如く、C8がOFFにならない場
合がある。このよ5な場合には、処理■による判定の後
、処理■に戻り、再びC8がOF Fになるのを待ち、
OFFになった′/よらば同様に処理する。
図をβ照して後述する如く、C8がOFFにならない場
合がある。このよ5な場合には、処理■による判定の後
、処理■に戻り、再びC8がOF Fになるのを待ち、
OFFになった′/よらば同様に処理する。
第6図はデータ転送要求が競合した場合の例について示
している。例えば、第6図図示の如く、入出力装置ql
l−1が、処理のによってC8が01” Fであること
を確認し、処理■によって、R8をONにしたとする。
している。例えば、第6図図示の如く、入出力装置ql
l−1が、処理のによってC8が01” Fであること
を確認し、処理■によって、R8をONにしたとする。
一方、入出力装置i’1l−2も、はとんど同時に、処
理■′によってC8をチェックし、それが処理■と処J
!1!0どの間であるために、C8をOFFと認知した
とする。入出力装置11−2は、処理■によってR8を
ONとするが、このまま、入出力装置11−1も入出力
装置11−2もデータの送信を開始すると、双方のデー
タが競合することとなる。しがし、本発明においては、
R8をONにした後、Ptr定の時間経過したならば、
R8を一旦OFFに戻し、csを再確認する。すなわち
、入出力装置11−1は、処理■によってR8をOFF
にし、処理■にょってcsをチェックする。このとき、
C8は入出力装置11−2のためにONとなっているの
で、再び処理■に戻り、最初からやり直すようにされ、
データの競合が防がれる。入出力装fM11−2は、処
J!!d 。
理■′によってC8をチェックし、それが処理■と処J
!1!0どの間であるために、C8をOFFと認知した
とする。入出力装置11−2は、処理■によってR8を
ONとするが、このまま、入出力装置11−1も入出力
装置11−2もデータの送信を開始すると、双方のデー
タが競合することとなる。しがし、本発明においては、
R8をONにした後、Ptr定の時間経過したならば、
R8を一旦OFFに戻し、csを再確認する。すなわち
、入出力装置11−1は、処理■によってR8をOFF
にし、処理■にょってcsをチェックする。このとき、
C8は入出力装置11−2のためにONとなっているの
で、再び処理■に戻り、最初からやり直すようにされ、
データの競合が防がれる。入出力装fM11−2は、処
J!!d 。
郡、dの後にデータの送信を開始することができる。
第7図は本発明を用いて第1図図示Posターミ太ルの
入出力装置をモジュラ−化したしυを示している。図中
、符号2,3,12.13は第1図または第2図に対応
し、2oはキーボード装置2、ディスプレイ装置3等を
統一したインタフェースで制御する共通コントロー2.
21および21’はデータの送受信を処理するトランス
ミッタ/レシーバ、22および22′はドライバ/レシ
ーバ、23はシリアル−データバス、24は固有インタ
フェース制御部を表わす。
入出力装置をモジュラ−化したしυを示している。図中
、符号2,3,12.13は第1図または第2図に対応
し、2oはキーボード装置2、ディスプレイ装置3等を
統一したインタフェースで制御する共通コントロー2.
21および21’はデータの送受信を処理するトランス
ミッタ/レシーバ、22および22′はドライバ/レシ
ーバ、23はシリアル−データバス、24は固有インタ
フェース制御部を表わす。
共通コントローラ2oは、Posターミナル本体に股げ
られ、モジヱラー化されたキーボード装+i 2、ディ
スプレイ装置3などの入出力装置とは、シリアル・デー
タバス23および共通のits/C8制御ライン12に
よって、それぞれ接続されている。各入出力装置とはこ
れらの2本の信号線でデータの送受fgを行うことがで
きるようになっている。R8/CSコントローラ13は
、第4図で説明17たような制御を行い、トランスミッ
タ/レシーバ2Iおよびドライバ/レシーバ22のゲー
トを1jii閉して、データの送受イぎをコントロール
する。
られ、モジヱラー化されたキーボード装+i 2、ディ
スプレイ装置3などの入出力装置とは、シリアル・デー
タバス23および共通のits/C8制御ライン12に
よって、それぞれ接続されている。各入出力装置とはこ
れらの2本の信号線でデータの送受fgを行うことがで
きるようになっている。R8/CSコントローラ13は
、第4図で説明17たような制御を行い、トランスミッ
タ/レシーバ2Iおよびドライバ/レシーバ22のゲー
トを1jii閉して、データの送受イぎをコントロール
する。
一方、各入出力装置には、それぞれ固有の・イン77エ
ース’+III俳’Ml+ 24が設げられる。この固
有インタフx −、X HBす#1i1+ 24 ハ、
f(、S / CS ニア ント。
ース’+III俳’Ml+ 24が設げられる。この固
有インタフx −、X HBす#1i1+ 24 ハ、
f(、S / CS ニア ント。
−ラ13と同様なI−us/C3のli!J岬を行うと
ともに、各人出力装(丘′特有の或能な、共通コントロ
ーラ20が統一したインタフェースで扱うことかできる
よう処理するものである。固有インタフェース制御部2
4は、例えばRAM、ROMを内蔵した1チツプCI)
Uで構成される。
ともに、各人出力装(丘′特有の或能な、共通コントロ
ーラ20が統一したインタフェースで扱うことかできる
よう処理するものである。固有インタフェース制御部2
4は、例えばRAM、ROMを内蔵した1チツプCI)
Uで構成される。
例えばキーボード装置2のキーが押下されると、固有イ
ンタフェース制御部24はキーの入力コードをトランス
ミッタ/レシーバ21′に用意スル。
ンタフェース制御部24はキーの入力コードをトランス
ミッタ/レシーバ21′に用意スル。
そして、第4図に示したR5/C8制御を行い、共通コ
ントローラ20にゲータ送信要求を通知する。その後、
入出力装置番号をシリアル・データバス23に送出し、
入力データをパラレル/シリアル変換し、ドライバ/レ
シーバ22′を経由シて、シリアル・データバス23に
送り出す。すなわち、入力データは入出力装置のアドレ
スが付加された形で、シリアルに共通コントローラ2o
に入力される。共通コントローラ2oは、R8/CSコ
ントローラエ3の制御の下に、ドライバ/レシーバ22
を経由して、入力データを受信し、トランスミッタ/レ
シーバ21のレジスタに入力データをセットする。共通
コントローラ20から入出力装置側へのデータ送信も同
様である。
ントローラ20にゲータ送信要求を通知する。その後、
入出力装置番号をシリアル・データバス23に送出し、
入力データをパラレル/シリアル変換し、ドライバ/レ
シーバ22′を経由シて、シリアル・データバス23に
送り出す。すなわち、入力データは入出力装置のアドレ
スが付加された形で、シリアルに共通コントローラ2o
に入力される。共通コントローラ2oは、R8/CSコ
ントローラエ3の制御の下に、ドライバ/レシーバ22
を経由して、入力データを受信し、トランスミッタ/レ
シーバ21のレジスタに入力データをセットする。共通
コントローラ20から入出力装置側へのデータ送信も同
様である。
以上の如く本発明を利用することによって、各入出力装
置のインタフェース信号が少な(なり、ケーブルが細く
なる。また、制御が統一されることにより、コントロー
ルのためのソフトウェアの負担が軽減し、かつ入出力装
置固有の処理が分散化されるため、共通コントローラ2
0における処理のオーバヘッドが減少する。
置のインタフェース信号が少な(なり、ケーブルが細く
なる。また、制御が統一されることにより、コントロー
ルのためのソフトウェアの負担が軽減し、かつ入出力装
置固有の処理が分散化されるため、共通コントローラ2
0における処理のオーバヘッドが減少する。
次に、第8図ないし第10図を参照して、もう1つの本
発明について説明する。
発明について説明する。
第8図において、符号J2ないし16は第3図に対応す
る。符号30はタイマであって、第5図に示すIt S
をONにしてからOFFにするまでの時間′rを各入出
力装置毎に設定できるものである。
る。符号30はタイマであって、第5図に示すIt S
をONにしてからOFFにするまでの時間′rを各入出
力装置毎に設定できるものである。
タイマ30は、ハードウェアのカウンタでもよく、また
ソフトウェア・タイマでもよい。
ソフトウェア・タイマでもよい。
タイマ30の直は、第9図図示の如(、各入出力装置毎
に異る時間Tnが与えられるように設定される。この時
間Tn′10J″−長い入出力装置はど、バスの使用優
先順位が高いこととなる。すなわち、第9図図示の場合
には、バスの同時使用要求に対する授光順位は、入出力
装置(I10#3)、l1044:2、l10−#1の
順になる。
に異る時間Tnが与えられるように設定される。この時
間Tn′10J″−長い入出力装置はど、バスの使用優
先順位が高いこととなる。すなわち、第9図図示の場合
には、バスの同時使用要求に対する授光順位は、入出力
装置(I10#3)、l1044:2、l10−#1の
順になる。
例えば、入出力装置(I10#1 )と入出力装置(I
10#2 )とが、同時にデータ送信要求を発したとす
ると、第10図図示の如く制御される。■10#1と■
10#2とが同時にFtSをONとした場合、第9図図
示の如く、R8のON時間’r+、Tzが定められてい
たとすると、Tlのほうが短いので、l10−#1がま
ず第4図で説明したように、R8をOFFとして、C8
をサンプリングする。このとき、■10#2がR8をO
Nとしたままであるので、C8はONとなっている。従
って、I10#1は他の装置が送信中であると認識して
、再びR8をONにするのを止める。すなわち、他の装
置が送信を終了するまで送信要求を保留する。I 10
4#2は、It SをONにしてから1′2時間後にI
t SをOFFにして、C8がOFFになるのを確認し
、またR8をONにして送信を開始することかでざる。
10#2 )とが、同時にデータ送信要求を発したとす
ると、第10図図示の如く制御される。■10#1と■
10#2とが同時にFtSをONとした場合、第9図図
示の如く、R8のON時間’r+、Tzが定められてい
たとすると、Tlのほうが短いので、l10−#1がま
ず第4図で説明したように、R8をOFFとして、C8
をサンプリングする。このとき、■10#2がR8をO
Nとしたままであるので、C8はONとなっている。従
って、I10#1は他の装置が送信中であると認識して
、再びR8をONにするのを止める。すなわち、他の装
置が送信を終了するまで送信要求を保留する。I 10
4#2は、It SをONにしてから1′2時間後にI
t SをOFFにして、C8がOFFになるのを確認し
、またR8をONにして送信を開始することかでざる。
その送信が終了して、CSがOFFになると、I10#
1はR8の0N10FFを同様に繰り返し、送信を開始
することができるようになる。こうして、1本の制御ツ
インによる優先順位制御が可能になる。
1はR8の0N10FFを同様に繰り返し、送信を開始
することができるようになる。こうして、1本の制御ツ
インによる優先順位制御が可能になる。
(5)発明の詳細
な説明した如く、本発明によれば、1本の共通の制御ラ
インで複数装置間のデータ転送を制御することが可能と
なる。また、簡単にデータ転送の優先順位を各装置毎に
設定し、制御することかできるようになる。
インで複数装置間のデータ転送を制御することが可能と
なる。また、簡単にデータ転送の優先順位を各装置毎に
設定し、制御することかできるようになる。
第1図は従来のPOSターミナルの装置接続例、第2図
は本発明の一実施例概略構成、第3図は本発明の一実施
例回路説明図、第4図は第3図図示R8/CSコントロ
ーラの制御説明図、第5図および第6図は本発明の一実
施例を説明するだめのタイム・チャート、第7図は本発
明を用いたPOSターミナルの例、第8図はもう1つの
本発明の一実施例説明図、第9図および第10図は第8
図図示実施例を説明するためのタイム・チャートを示す
。 図中、10はコントローラ、11−1ないし11−4は
入出力装置、12はIts/C8制御ライン、13はR
S / CSコントローラを表わす。 時計出願人 富士通株式会社 代理人弁理士 森 1) 寛(外1名)才+昌 才S閃 f−G膳 才8層 ′;l=’l/Xi
は本発明の一実施例概略構成、第3図は本発明の一実施
例回路説明図、第4図は第3図図示R8/CSコントロ
ーラの制御説明図、第5図および第6図は本発明の一実
施例を説明するだめのタイム・チャート、第7図は本発
明を用いたPOSターミナルの例、第8図はもう1つの
本発明の一実施例説明図、第9図および第10図は第8
図図示実施例を説明するためのタイム・チャートを示す
。 図中、10はコントローラ、11−1ないし11−4は
入出力装置、12はIts/C8制御ライン、13はR
S / CSコントローラを表わす。 時計出願人 富士通株式会社 代理人弁理士 森 1) 寛(外1名)才+昌 才S閃 f−G膳 才8層 ′;l=’l/Xi
Claims (2)
- (1)送信要求信号に対し℃送信可信号を確認しデータ
転送を行うようにされた複数の装#全有するシステムに
おいて、上記複数の装置は共通の制御ラインに接続され
、上記各装置はデータの送信にあたって上記制御ライン
に上記送信要求信号を出力するとともに、所定の時間経
過後上記送信要求信号の出力を停止し、該送信要求信号
の出力停止によって上記送信可信号入力が停止すること
を確認L、その後角度送信要求信号を出力してデータ送
信を行うよう構成されたことを特徴とする複数装置の接
続制御方式。 - (2) 送信要求信号に対して送信可信号を確認しデ
ータ転送を行うようにされた複数の装置を有するシステ
ムにお(・て、上記複数の装置は共通の制御ラインに接
続され、上記各装置はデータの送信にあたって上記制御
ラインに上記送信要求信号を出力するとともに、所定の
時間経過後上記送信要求信号の出力を停止し、該送信要
求信号の出力停止によって上記送信可信号入力が停止す
ることをa認し、その後再度送信要求信号を出力してデ
ータ送信を行うよう構成され、かつ上記送信要求信号の
出力から上記出力停止までの時間につき、上記各装置の
バスの同時使用要求に対するバス使用優先順位に対応し
て異なる時間か与えられていることを特徴とする複数装
置の接続制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57171566A JPS5960622A (ja) | 1982-09-30 | 1982-09-30 | 複数装置の接続制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57171566A JPS5960622A (ja) | 1982-09-30 | 1982-09-30 | 複数装置の接続制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5960622A true JPS5960622A (ja) | 1984-04-06 |
JPS6127792B2 JPS6127792B2 (ja) | 1986-06-27 |
Family
ID=15925511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57171566A Granted JPS5960622A (ja) | 1982-09-30 | 1982-09-30 | 複数装置の接続制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5960622A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62500473A (ja) * | 1984-09-04 | 1987-02-26 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 制御装置の検査方法 |
JPS63305456A (ja) * | 1987-06-05 | 1988-12-13 | Fujitsu Ltd | Pos端末の入出力制御方式 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS626198U (ja) * | 1985-06-28 | 1987-01-14 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5386130A (en) * | 1977-01-07 | 1978-07-29 | Nec Corp | Transmitting/receiving circuit of response confirmation type |
-
1982
- 1982-09-30 JP JP57171566A patent/JPS5960622A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5386130A (en) * | 1977-01-07 | 1978-07-29 | Nec Corp | Transmitting/receiving circuit of response confirmation type |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62500473A (ja) * | 1984-09-04 | 1987-02-26 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 制御装置の検査方法 |
JPS63305456A (ja) * | 1987-06-05 | 1988-12-13 | Fujitsu Ltd | Pos端末の入出力制御方式 |
Also Published As
Publication number | Publication date |
---|---|
JPS6127792B2 (ja) | 1986-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5915101A (en) | Arbitration in the case of a delaying bus coupling | |
US4817037A (en) | Data processing system with overlap bus cycle operations | |
JPH0554144B2 (ja) | ||
EP0028631A1 (en) | RESOURCE AFFECTING APPARATUS FOLLOWING FIRST ARRIVAL MODE, FIRST TREATY. | |
US4556939A (en) | Apparatus for providing conflict-free highway access | |
US4485436A (en) | System for selecting interfaces on a priority basis | |
JPS5960622A (ja) | 複数装置の接続制御方式 | |
EP1003108A1 (en) | Apparatus and method for providing round-robin arbitration | |
EP0514080A2 (en) | Transition signalling data communications | |
JPS6162159A (ja) | 双方向データ交換方法 | |
US7206878B2 (en) | Voltage level bus protocol for transferring data | |
EP0080369A2 (en) | Peripheral unit adapted to monitor a low data rate serial input/output interface | |
US5168569A (en) | Bus control system for shortening bus occupation time | |
JP2828994B2 (ja) | データ伝送装置 | |
JP2666782B2 (ja) | 多重バス制御システム | |
JPS594732B2 (ja) | バス制御方式 | |
JPS5916444A (ja) | デ−タ通信システム | |
JPH043239A (ja) | バス制御装置 | |
JPS6398756A (ja) | ダイレクトメモリアクセス方式 | |
JPS62252237A (ja) | デ−タ通信装置 | |
JPS592942B2 (ja) | マルチデ−タ処理装置 | |
JPH0754504B2 (ja) | 双方向バスのデ−タ転送制御方法 | |
JPS59160256A (ja) | プロセツサ制御方式 | |
JPS58202643A (ja) | 通信バスル−ト制御方式 | |
JPH07109595B2 (ja) | Lanアダプタの制御方式 |