JPS5955618A - トランスバ−サルフイルタ - Google Patents
トランスバ−サルフイルタInfo
- Publication number
- JPS5955618A JPS5955618A JP16492382A JP16492382A JPS5955618A JP S5955618 A JPS5955618 A JP S5955618A JP 16492382 A JP16492382 A JP 16492382A JP 16492382 A JP16492382 A JP 16492382A JP S5955618 A JPS5955618 A JP S5955618A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- signal
- unit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、トランスバーサルフィルタの＆良に関する。
トランスバーサルフィルタは通信の分野で重要な技術の
一つであり、Ｔ秒間隔ごとにタップのある遅延メモリか
ら成る、時刻ｔ＝ＫＴにおけるその出力信号ｙｋけ、入
力信号Ｘｋとタップ係数ｈｎとの積和 Ｙｋ＝ Σｈ、Ｘ１．−１．Ｎはタップ数 （
１）ｎ＝１ によって得られる。とくに可変タップ係数をもつトラン
スバーサルフィルタは適応形と呼ばれ、エコーキャンセ
ラや自動等化器などに用いられている。例えば、エコー
キャンセラは２線式−４線式線路の双方向通信等に用い
られ、両線路の変換点に設けられたハイブリッドコイル
の不整合によって生ずるエコー成分を除去するものであ
る。このエコーパスのインパルス応答の推定値り、、を
得るものが適応形トランスバーサルフィルタであり、そ
の必要なタップ数Ｎはインパルス応答がつソく時間ｔＬ
と入力信号のサンプリング周波数ｆＳ（＝Ｈ）によッテ
きまる。例えばｔｒ、＝ ３２ｍ５ ＋ ｆｓ ＝ ８
．ＴＧ（ｚとするとＮけ２５６以上になる。式（１）に
示すように、これがそのま＼トランスバーサルフィルタ
に於て必要な乗算と加算の演算量になる。エコーキャン
セラに於ては、式（１）のほかに、式（１）と同程度の
演算量のタップ係数の修正演算が必要である。
一つであり、Ｔ秒間隔ごとにタップのある遅延メモリか
ら成る、時刻ｔ＝ＫＴにおけるその出力信号ｙｋけ、入
力信号Ｘｋとタップ係数ｈｎとの積和 Ｙｋ＝ Σｈ、Ｘ１．−１．Ｎはタップ数 （
１）ｎ＝１ によって得られる。とくに可変タップ係数をもつトラン
スバーサルフィルタは適応形と呼ばれ、エコーキャンセ
ラや自動等化器などに用いられている。例えば、エコー
キャンセラは２線式−４線式線路の双方向通信等に用い
られ、両線路の変換点に設けられたハイブリッドコイル
の不整合によって生ずるエコー成分を除去するものであ
る。このエコーパスのインパルス応答の推定値り、、を
得るものが適応形トランスバーサルフィルタであり、そ
の必要なタップ数Ｎはインパルス応答がつソく時間ｔＬ
と入力信号のサンプリング周波数ｆＳ（＝Ｈ）によッテ
きまる。例えばｔｒ、＝ ３２ｍ５ ＋ ｆｓ ＝ ８
．ＴＧ（ｚとするとＮけ２５６以上になる。式（１）に
示すように、これがそのま＼トランスバーサルフィルタ
に於て必要な乗算と加算の演算量になる。エコーキャン
セラに於ては、式（１）のほかに、式（１）と同程度の
演算量のタップ係数の修正演算が必要である。
このように、エコーキャンセラに代表され２るようなタ
ップ長の長いトランスバーサルフィルタの実用化にあた
っては、乗算器の高速性が一つのキーポイントと力る。
ップ長の長いトランスバーサルフィルタの実用化にあた
っては、乗算器の高速性が一つのキーポイントと力る。
高速性の点からは、もちろムパラレル乗算器が適Ｌ７て
いるが、回路規模が大きくなり、且つ配線等による複雑
さも増す１．サイズ及び消費電力の点からは、シリアル
乗算器が適【−ているが、現在の素子の処理速度では、
１個の乗算器で必要な全ての乗算を行なうのは棒めて困
難で複数個の乗算器が必要である。一方、タップ長の長
いトランスバーサルフィルタの実用化に対し、とくにデ
ィジタルＬＳＩ化において問題になるのは、入力信号お
よびタップ係数を記憶するメモリサイズであり、素子数
やチップサイズの点から複数個のＬＳＩに分割したｔ′
１つが望ましい。以上の問題点は、エコーキャンセラに
限らず、要求されるサンプリング周波数やタップ長によ
ってはすべてのトランスバーサルフィルタにあては贅る
ことである。
いるが、回路規模が大きくなり、且つ配線等による複雑
さも増す１．サイズ及び消費電力の点からは、シリアル
乗算器が適【−ているが、現在の素子の処理速度では、
１個の乗算器で必要な全ての乗算を行なうのは棒めて困
難で複数個の乗算器が必要である。一方、タップ長の長
いトランスバーサルフィルタの実用化に対し、とくにデ
ィジタルＬＳＩ化において問題になるのは、入力信号お
よびタップ係数を記憶するメモリサイズであり、素子数
やチップサイズの点から複数個のＬＳＩに分割したｔ′
１つが望ましい。以上の問題点は、エコーキャンセラに
限らず、要求されるサンプリング周波数やタップ長によ
ってはすべてのトランスバーサルフィルタにあては贅る
ことである。
タップ長の長いトランスバーザルフィルタや高いサンプ
リング周波数をもつトランスバーサルフィルタは、とく
にディジタルＬＳＩ化に於ては、タップを分割して複数
個のハードウェア（以下タップスライス・ユニットと呼
ぶ）で構成することが望１し７い。第１図、第２図は従
来のタップスライス・ユニットをエコーキャンセラに適
用した例である。４線側受信信号（遠端端末の送信信号
）は端子１，２およびハイブリットコイル５を通して、
２線側近端端末６に受信される。近端端末６の送信信号
はハイブリットコイル５．端子３および４を経て遠端端
末に送信される。４線側受信信号の一部はハイブリット
コイル５の不整合により、送信側へ漏れ、エコーとなる
。このエコーを打消するものが、タップスライス・ユニ
ット７１，７２．７Ｍと、加算器８および減算器９で構
成源れるエコーキャンセラである。第す段目のユニット
７には、データメモＩＪＩＯ，係数メモリ１１．係数修
正量演算器１２、加算器１３１乗算器１４．アキュムレ
ータ１５およびセレクタ１６から構成される。
リング周波数をもつトランスバーサルフィルタは、とく
にディジタルＬＳＩ化に於ては、タップを分割して複数
個のハードウェア（以下タップスライス・ユニットと呼
ぶ）で構成することが望１し７い。第１図、第２図は従
来のタップスライス・ユニットをエコーキャンセラに適
用した例である。４線側受信信号（遠端端末の送信信号
）は端子１，２およびハイブリットコイル５を通して、
２線側近端端末６に受信される。近端端末６の送信信号
はハイブリットコイル５．端子３および４を経て遠端端
末に送信される。４線側受信信号の一部はハイブリット
コイル５の不整合により、送信側へ漏れ、エコーとなる
。このエコーを打消するものが、タップスライス・ユニ
ット７１，７２．７Ｍと、加算器８および減算器９で構
成源れるエコーキャンセラである。第す段目のユニット
７には、データメモＩＪＩＯ，係数メモリ１１．係数修
正量演算器１２、加算器１３１乗算器１４．アキュムレ
ータ１５およびセレクタ１６から構成される。
第１図、第２図の動作は次の通りである。第１の入力端
子１００は、前段ユニットの第１の出力端子に接続され
、セレクタ１６は、端子１００の入力信号Ｘｐ （ｐ＝
ｋ （＝ １） Ｎ ）か、データメモリ１０の出出力
信号ｘ、−１を選択してデータメモリ１０に供給する。
子１００は、前段ユニットの第１の出力端子に接続され
、セレクタ１６は、端子１００の入力信号Ｘｐ （ｐ＝
ｋ （＝ １） Ｎ ）か、データメモリ１０の出出力
信号ｘ、−１を選択してデータメモリ１０に供給する。
初段ユニットの第１の入力端子には端子１の受信信号Ｘ
ｉが入力される。データメモリ１０の内容は、メモリ内
を遂次シフトし、第１の出力端子１０１．演算器１２９
乗算器１４およびセレクタ１６に供給される。端子１０
１は、後段ユニットの第１の入力端子に接続される。演
算器１２は、データメモリ１０の出力信号Ｘ、−１と第
２の入力端子１０２から入力される残差イｉ−号ｅｋか
ら、係数補正量△ｈ１＋。
ｉが入力される。データメモリ１０の内容は、メモリ内
を遂次シフトし、第１の出力端子１０１．演算器１２９
乗算器１４およびセレクタ１６に供給される。端子１０
１は、後段ユニットの第１の入力端子に接続される。演
算器１２は、データメモリ１０の出力信号Ｘ、−１と第
２の入力端子１０２から入力される残差イｉ−号ｅｋか
ら、係数補正量△ｈ１＋。
（ｇ＝（＝−１）Ｎ）
△ｈ１ｉ＋。＝ｃ［ｅｋｘ、−０，ｎ＝１．２．−、
Ｎ１α：定数 （２）を演算し、加算器１３に供給
する。係数メモリ１１の内容は、メモリ内を遂次シフト
し、出力信号ｈｇ＋。を加算器１３に供給する。加算器
１３は、修正されたタップ係数ｈｇ＋ａ ｈｇ＋ワ＝ｈｇ＋。＋Δｈｇ＋ｎ 、 ”＝’＋ ２＋
”’ｔ Ｎ（３）を演算ｔ／％乗算器１４と係数メモ
リ１１に供給する乗算器１４とアキュムレータ１５は、
データメモリ１０の出力信号ｘｐ−ゎと加算器１３の出
力ｈｇ＋ｎとの積和をとり、部分和ｙｂ を第２の出力端子１０３に供給する。
Ｎ１α：定数 （２）を演算し、加算器１３に供給
する。係数メモリ１１の内容は、メモリ内を遂次シフト
し、出力信号ｈｇ＋。を加算器１３に供給する。加算器
１３は、修正されたタップ係数ｈｇ＋ａ ｈｇ＋ワ＝ｈｇ＋。＋Δｈｇ＋ｎ 、 ”＝’＋ ２＋
”’ｔ Ｎ（３）を演算ｔ／％乗算器１４と係数メモ
リ１１に供給する乗算器１４とアキュムレータ１５は、
データメモリ１０の出力信号ｘｐ−ゎと加算器１３の出
力ｈｇ＋ｎとの積和をとり、部分和ｙｂ を第２の出力端子１０３に供給する。
各ユニッ）７１，７□、 ７Ｍの部分和ｙＬは、加算器
８によって総和ｙｋ ＝Σｈａ’ Ｘｋ−ｎ’ 、 ｎ”” （ｉＴ−１）Ｎ
＋１１（５）ｎ’：１ カトラレ、擬似エコー信号となる。この擬似エコー信号
ｙ、と端子３の送信信号ｙｋは、減算器９によって差ｅ
ｋ ｅｋ＝ＹｋＹｈ （６１がとら
れ、残差信号となる残差信号ｅ、は、各ユニットの第２
の入力端子と端子４に入力される。以上の動作が１秒間
で行なわれ、各ユニットのセレクタは、Ｔ秒間隔ととに
最初の約Ｔ １２Ｎ秒間で端子１の受信信号、あるいは
前段ユニットのデータを メモリの出力信豹段のデータメモリに入力し、最も古い
内容がはきだされる。残りの時間はセレクタデータメモ
リの出力信号を選択する。
８によって総和ｙｋ ＝Σｈａ’ Ｘｋ−ｎ’ 、 ｎ”” （ｉＴ−１）Ｎ
＋１１（５）ｎ’：１ カトラレ、擬似エコー信号となる。この擬似エコー信号
ｙ、と端子３の送信信号ｙｋは、減算器９によって差ｅ
ｋ ｅｋ＝ＹｋＹｈ （６１がとら
れ、残差信号となる残差信号ｅ、は、各ユニットの第２
の入力端子と端子４に入力される。以上の動作が１秒間
で行なわれ、各ユニットのセレクタは、Ｔ秒間隔ととに
最初の約Ｔ １２Ｎ秒間で端子１の受信信号、あるいは
前段ユニットのデータを メモリの出力信豹段のデータメモリに入力し、最も古い
内容がはきだされる。残りの時間はセレクタデータメモ
リの出力信号を選択する。
このようにタップ数ＮのトランスバーサルフィルタをＭ
段カスケード接続することによって、全体としてタップ
数ＭＮのトランスバーサルフィルタのように動作する。
段カスケード接続することによって、全体としてタップ
数ＭＮのトランスバーサルフィルタのように動作する。
しかも、演算時間はユニット数に関係なく１秒間で行な
われるので、タップ長の長いトランスバーサルフィルタ
やサンプリング周波数の高いトランスバーサルが実現で
きる。
われるので、タップ長の長いトランスバーサルフィルタ
やサンプリング周波数の高いトランスバーサルが実現で
きる。
しかしながら、これらの従来技術は以下のよう々欠点を
有する。第１の欠点は、タップスライスユニットの中に
アキュムレータを内蔵しているので、ユニットの回路構
成が複雑であることである。
有する。第１の欠点は、タップスライスユニットの中に
アキュムレータを内蔵しているので、ユニットの回路構
成が複雑であることである。
第２の欠点は、部分和の総和をパラレル加算によって行
なっているので、ユニット数の増加に伴って回路構成が
複雑になることである。
なっているので、ユニット数の増加に伴って回路構成が
複雑になることである。
本発明は、上述した従来技術の欠点を改良するもので、
その目的は回路構成の簡単なタップスライスユニツトで
構成できるトランスバーサルフィルタを提供することに
ある。
その目的は回路構成の簡単なタップスライスユニツトで
構成できるトランスバーサルフィルタを提供することに
ある。
本発明によるトランスバーサルフィルタは、入力信号を
記憶するデータメモリと、タップ係数を記憶する係数メ
モリと、前記２つのメモリの出力の積をとる乗算器と、
前記乗算器の積を各ビットごとに和をとって総和を得る
アキュムレータで構成されることを特徴とする。
記憶するデータメモリと、タップ係数を記憶する係数メ
モリと、前記２つのメモリの出力の積をとる乗算器と、
前記乗算器の積を各ビットごとに和をとって総和を得る
アキュムレータで構成されることを特徴とする。
以下本発明の詳細を図面を用いて説明する。
第３図、第４図は本発明の実施例であり、従来例と同じ
くタップスライスユニ、トをエコーキャンセラに適用し
たものである。第１図、第２図と同じ記号は同じ回路で
ある。加算器８１．シフトレジスタ８２はアキ−ムレ−
タラ構成する。
くタップスライスユニ、トをエコーキャンセラに適用し
たものである。第１図、第２図と同じ記号は同じ回路で
ある。加算器８１．シフトレジスタ８２はアキ−ムレ−
タラ構成する。
第３図、第４図の動作はつぎのとうりである。
第１の入力端子１００け、前段ユニットの第１の出力端
子に接続さね、セレクタ１６は、端子１００の入力信号
Ｘｐ（ｐ＝ｋ（ｂ １ ） ｘ ）かデータメモリ１０
の出力信号Ｘ、−０を選択して、データメモＩＪＩＯＫ
供給する。データメモリ１０の出力信号は、第１の出力
端子１０１．係数修正量演算器１２２乗算器１４．セレ
クタ１６に供給される。端子１０１は、後段ユニットの
第１の入力端子に接続される。演算器１２は、データメ
モリ１０の出力信号Ｘ、−１と第２の入力端子１０２か
ら入力される残差信号ｅｋから、係数修正量△ｈｇ十〇
（ｇ＝（Ｌ−ｔ ）Ｎ ）を演算しく式（２１） 、加
算器１３に供給する。加算器１３は、係数メモリ１１の
出力信号り、＋□を修正しく式（３１Ｌ乗算器１４と係
数メモリ１１に供給する。乗算器１４は、データメモリ
１０の出力Ｘ、−０と加算器１３の出力Ｃｇ ＋ ａと
の積会ｙｉｒ＝ｈｇ＋。”ｐ−ｎ ＋ ” ＝
１．２．−２Ｎ （力を、第２の出
力端子１０３に供給する。この積を各ユニットから出力
することが、本発明の特徴である。
子に接続さね、セレクタ１６は、端子１００の入力信号
Ｘｐ（ｐ＝ｋ（ｂ １ ） ｘ ）かデータメモリ１０
の出力信号Ｘ、−０を選択して、データメモＩＪＩＯＫ
供給する。データメモリ１０の出力信号は、第１の出力
端子１０１．係数修正量演算器１２２乗算器１４．セレ
クタ１６に供給される。端子１０１は、後段ユニットの
第１の入力端子に接続される。演算器１２は、データメ
モリ１０の出力信号Ｘ、−１と第２の入力端子１０２か
ら入力される残差信号ｅｋから、係数修正量△ｈｇ十〇
（ｇ＝（Ｌ−ｔ ）Ｎ ）を演算しく式（２１） 、加
算器１３に供給する。加算器１３は、係数メモリ１１の
出力信号り、＋□を修正しく式（３１Ｌ乗算器１４と係
数メモリ１１に供給する。乗算器１４は、データメモリ
１０の出力Ｘ、−０と加算器１３の出力Ｃｇ ＋ ａと
の積会ｙｉｒ＝ｈｇ＋。”ｐ−ｎ ＋ ” ＝
１．２．−２Ｎ （力を、第２の出
力端子１０３に供給する。この積を各ユニットから出力
することが、本発明の特徴である。
各ユニット７１＋ ７１＋、 ７Ｍの積ｙルＩは加算器
８１．シフトレジスタ８２で構成されるアキュムレータ
によって、各ビットごとに和をとって総和ｙｋΔ
ＮＭ Ｙｈ＝Σ（、Σｈ（Ｌ １）Ｎ＋ｎ−Ｘｋ（、ｉ、 １
）Ｎ−ｎ）ｎ＝１ 、＝ｌ ＝、Σ ｈ、’ ＸＢＢ−、／ 、 ｎ’＝ （Ｌ−
１）Ｎ十ｎ （１３）ｎ＝１ がとられ、擬似エコー信号となる。
８１．シフトレジスタ８２で構成されるアキュムレータ
によって、各ビットごとに和をとって総和ｙｋΔ
ＮＭ Ｙｈ＝Σ（、Σｈ（Ｌ １）Ｎ＋ｎ−Ｘｋ（、ｉ、 １
）Ｎ−ｎ）ｎ＝１ 、＝ｌ ＝、Σ ｈ、’ ＸＢＢ−、／ 、 ｎ’＝ （Ｌ−
１）Ｎ十ｎ （１３）ｎ＝１ がとられ、擬似エコー信号となる。
第５図は第３．第４図の動作を説明したものであり、（
岨＊ （ｂ＋ ｔ （ｃｉが第１段目、第２段目、第Ｍ
段目のユニットの入力信号Ｘｋｊとタップ係数り、７と
の乗算出力ＹＬ／ｌ （ｄ）がアキュムレータ８の出力
ｙ。
岨＊ （ｂ＋ ｔ （ｃｉが第１段目、第２段目、第Ｍ
段目のユニットの入力信号Ｘｋｊとタップ係数り、７と
の乗算出力ＹＬ／ｌ （ｄ）がアキュムレータ８の出力
ｙ。
である。乗算出力ｙＬ／は遂次各ビットととに蓄積この
擬似エコー信号ｙ、と端子３の送信信号ｙｋは、減算器
９によって、差がとられ（式６）、残差信号ｅｋが、各
ユニットの第２の入力端子に入力されるとともＫ、端子
４に供給され、エコーのない近端端末の送信信号が遠端
端末に送られる。以上の積和演算とタップ係数修正演算
がＴ秒間で行なわれ、各ユニットのデータメモリには端
子１の受信信号、あるいけ前段ユニットのデータメモリ
の出力信号が入力される。
擬似エコー信号ｙ、と端子３の送信信号ｙｋは、減算器
９によって、差がとられ（式６）、残差信号ｅｋが、各
ユニットの第２の入力端子に入力されるとともＫ、端子
４に供給され、エコーのない近端端末の送信信号が遠端
端末に送られる。以上の積和演算とタップ係数修正演算
がＴ秒間で行なわれ、各ユニットのデータメモリには端
子１の受信信号、あるいけ前段ユニットのデータメモリ
の出力信号が入力される。
このよう姉タップ数Ｎのタップ・スライス・ユニットを
Ｍ段カスケード接続シ７、各ユニットの積出力を蓄積加
算することによって、全体としてタップ数ＭＮのトラン
スバーサルフィルタのように動作する。演算時間はユニ
ット数によらず一定である。したがって、各ユニ、ソト
にアキームレータを必要としなく、回路構成が簡単で且
つ、タップ長の長いトランスバーサルフィルタやサンプ
リング周波数の高いトランスバーサルフィルタを実現で
きる。
Ｍ段カスケード接続シ７、各ユニットの積出力を蓄積加
算することによって、全体としてタップ数ＭＮのトラン
スバーサルフィルタのように動作する。演算時間はユニ
ット数によらず一定である。したがって、各ユニ、ソト
にアキームレータを必要としなく、回路構成が簡単で且
つ、タップ長の長いトランスバーサルフィルタやサンプ
リング周波数の高いトランスバーサルフィルタを実現で
きる。
第６図、第７図は本発明の他の実施例である。
本実施例と前述した第３図、第４図の実施例と異なる点
は、各タップスライスユニットの積出力を蓄積加算する
だめの、（Ｍ＋１）個の加算器のうちＭ個の加算器を１
個ずつ各ユニツ）Ｋ収納していることである。本実施例
は、前述した実施例と大部分同じであるので、相異点を
中心に説明する。加算器１７と第３の入力端子１０４が
各ユニットの積出力の和をとるために付加された回路で
ある。
は、各タップスライスユニットの積出力を蓄積加算する
だめの、（Ｍ＋１）個の加算器のうちＭ個の加算器を１
個ずつ各ユニツ）Ｋ収納していることである。本実施例
は、前述した実施例と大部分同じであるので、相異点を
中心に説明する。加算器１７と第３の入力端子１０４が
各ユニットの積出力の和をとるために付加された回路で
ある。
加算器１７の一方の入力端子には乗算器の出力端子が接
続され、他方の入力端子釦は、第３の入力端子１０４が
接続され、出力端子には第２の出力端子１０３に接続さ
れる。そして、第３の入力端子１０４は前段ユニットの
第２の出力端子に接続され、第２の出力端子１０３は後
段ユニットの第３の入力端子が接続される。最終段ユニ
ットの第２の出力端子は、加算器８１とシフトレジスタ
８２で構成されるアもムレータの入力端子に接続されて
いる。この構成から明らかなように１第す段目ユニット
の加算器１７は、第（”−１）段目までのデータメモリ
の出力と係数メモリの出力の槍ｙ４−１（式８）と第す
段目ユニットの積ｙ−との各ビットごとの和をとって、
その出力を第（＝＋１）段目へ供給する。したがって、
アキュムレータ８の出力には、各ユニット７ｏ、 ７．
、７Ｍの総和ｙｋ（式９）が倚られるので、これを減算
器９に供給すればよい。
続され、他方の入力端子釦は、第３の入力端子１０４が
接続され、出力端子には第２の出力端子１０３に接続さ
れる。そして、第３の入力端子１０４は前段ユニットの
第２の出力端子に接続され、第２の出力端子１０３は後
段ユニットの第３の入力端子が接続される。最終段ユニ
ットの第２の出力端子は、加算器８１とシフトレジスタ
８２で構成されるアもムレータの入力端子に接続されて
いる。この構成から明らかなように１第す段目ユニット
の加算器１７は、第（”−１）段目までのデータメモリ
の出力と係数メモリの出力の槍ｙ４−１（式８）と第す
段目ユニットの積ｙ−との各ビットごとの和をとって、
その出力を第（＝＋１）段目へ供給する。したがって、
アキュムレータ８の出力には、各ユニット７ｏ、 ７．
、７Ｍの総和ｙｋ（式９）が倚られるので、これを減算
器９に供給すればよい。
本実施例においても前述した実施例とはソ同じ効果をも
つトランスバーサルフィルタか得られる。
つトランスバーサルフィルタか得られる。
以上の実施例においては、エコーキャンセラへの適用例
についてのべたが、本発明は自動等化器などの種々の適
用が可能である。とくに固定タラ係数のトランスバーサ
ルフィルタへの適用においては、タップスライスユニッ
トの係数修正量演算器は不要である。また、以上の説明
ではシリアル演算の場合についてのべたが、パラレル演
算も可能である。
についてのべたが、本発明は自動等化器などの種々の適
用が可能である。とくに固定タラ係数のトランスバーサ
ルフィルタへの適用においては、タップスライスユニッ
トの係数修正量演算器は不要である。また、以上の説明
ではシリアル演算の場合についてのべたが、パラレル演
算も可能である。
本発明によれば、各ユニットにアキームレータを必要と
しないので、−回路構成が簡単で且つ、タップ長の長い
トランスバーサルフィルタやサンプリング周波数の高い
トランスノ（−サルフィルタが得られる。
しないので、−回路構成が簡単で且つ、タップ長の長い
トランスバーサルフィルタやサンプリング周波数の高い
トランスノ（−サルフィルタが得られる。
第１図と第２図は従来のトランスノ（−サルフィルタの
構成図、第３図と第４図は本発明の一実施例の構成図、
第５図はこの実施例の動作説明図、第６図と第７図は本
発明の他の実施例の構成図である。 ７１＋７２＋７Ｍ・・・タップスライスユニット８１・
・・加算器８２・・・シフトレジスタ９・・・減算器
１０・・・データメモリ１１・・・係数メモリ１
２・・・係数修正量演算器１３・・・加算器 １４
・・・乗算器１７・加算器
構成図、第３図と第４図は本発明の一実施例の構成図、
第５図はこの実施例の動作説明図、第６図と第７図は本
発明の他の実施例の構成図である。 ７１＋７２＋７Ｍ・・・タップスライスユニット８１・
・・加算器８２・・・シフトレジスタ９・・・減算器
１０・・・データメモリ１１・・・係数メモリ１
２・・・係数修正量演算器１３・・・加算器 １４
・・・乗算器１７・加算器
Claims (1)
- 【特許請求の範囲】 同一の回路構成を有するユニットをカスケード接続して
構成されたトランスバーサルフィルタにおいて、 各ユニットは、第１の信号を入力する第１の入力端子と
、第１の信号を記憶する第１のメモリと、第２の信号を
配憶する第２のメモリと、前記第１の信号と第２の信号
とを乗算する乗算器と１乗算器の出力を出力するパ＾１
の出力端子と、前記第１のメモリの内部信号から所定の
過去の信号を選択して出力する第２の出力端子とを有し
、第２の出力端子は後段差ユニットの第１の入力端子忙
接続され、前記第１の出力端子から出力される乗算出力
の総和をとる蓄積加算器を有してなることを特徴とする
トランスバーサルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16492382A JPS5955618A (ja) | 1982-09-24 | 1982-09-24 | トランスバ−サルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16492382A JPS5955618A (ja) | 1982-09-24 | 1982-09-24 | トランスバ−サルフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5955618A true JPS5955618A (ja) | 1984-03-30 |
Family
ID=15802409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16492382A Pending JPS5955618A (ja) | 1982-09-24 | 1982-09-24 | トランスバ−サルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5955618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159906A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 非巡回型デイジタル・フイルタ |
-
1982
- 1982-09-24 JP JP16492382A patent/JPS5955618A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159906A (ja) * | 1984-08-31 | 1986-03-27 | Hitachi Ltd | 非巡回型デイジタル・フイルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2010652C (en) | Echo canceller having fir and iir filters for cancelling long tail echoes | |
| US4535206A (en) | Echo cancellation in two-wire full-duplex data transmission with estimation of far-end data components | |
| EP0561133B1 (en) | Multi-channel echo cancellation with adaptive filters having selectable coefficient vectors | |
| US5289539A (en) | Echo canceller using impulse response estimating method | |
| EP0281101B1 (en) | Circuit for cancelling whole or part of a waveform using non-recursive and recursive filters | |
| CA2171778A1 (en) | Method and apparatus for adaptive filtering | |
| EP0880261A2 (en) | Echo canceller and adapting method thereof | |
| US5418849A (en) | Procedure and device for adaptive digital cancellation of the echo generated in telephone connections with time-variant characteristics | |
| JP2000196507A (ja) | 多重化回線用エコ―除去の方法及び装置 | |
| CA1175521A (en) | Echo cancellation in two-wire full-duplex data transmission with estimation of far-end data components | |
| US6088445A (en) | Adaptive filter system having mixed fixed point or floating point and block scale floating point operators | |
| US7548599B2 (en) | Method and apparatus for reducing cross-talk with reduced redundancies | |
| JP4538460B2 (ja) | エコーキャンセラおよびスパースエコーキャンセラ | |
| JPS5955618A (ja) | トランスバ−サルフイルタ | |
| KR100561390B1 (ko) | 디지털 에코 제거장치 | |
| EP0375015A2 (en) | Method and device for adaptive digital cancellation of the echo generated in telephone connections with time-variant characteristics | |
| JPS6113416B2 (ja) | ||
| JP2841952B2 (ja) | エコー消去装置 | |
| US7200221B2 (en) | Methods and systems for providing multi-path echo cancellation | |
| JPS58166824A (ja) | トランスバ−サルフイルタ | |
| JP2547782B2 (ja) | ノルム算出装置 | |
| EP0715407B1 (en) | Method and apparatus for controlling coefficients of adaptive filter | |
| JPH11313014A (ja) | 帯域分割型エコーキャンセラ | |
| JPS6334646B2 (ja) | ||
| JPS6010820A (ja) | エコ−キヤンセラ−の駆動方法 |