JPS5954355A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS5954355A JPS5954355A JP57165510A JP16551082A JPS5954355A JP S5954355 A JPS5954355 A JP S5954355A JP 57165510 A JP57165510 A JP 57165510A JP 16551082 A JP16551082 A JP 16551082A JP S5954355 A JPS5954355 A JP S5954355A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- transfer
- output
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)発明の分野
本発明はマイクロコンピュータ等のプログラムfllJ
御装置を並設したシステムでの制御装置間どうしにおけ
ろシリアルデータの転送方式に関する。
御装置を並設したシステムでの制御装置間どうしにおけ
ろシリアルデータの転送方式に関する。
(ロ) 背景
一般にプログラム制御装置ト1゜間でのデータのシリア
ル転送には同期式或いは非同期式があるが、データを転
送才ろ側の主制御装置は従制御装置の処理状態にかかわ
らずデータを転送するものである。
ル転送には同期式或いは非同期式があるが、データを転
送才ろ側の主制御装置は従制御装置の処理状態にかかわ
らずデータを転送するものである。
しかしプよがら従制御装置の処理に時間的′7.C制約
(特に処理開始時期の規制)がある場合、主制御装置よ
り一方的にデータが転送され゛ると処理に狂いを生じ従
制御装置が誤動作を引起こす。例えば主制御装置により
データを演j1.’ l、て従制商1装置−・転送し、
従制御装置がこのデータを表示制御するシステムがある
。このとき従制御装Jt’fは定期的に表示制御を行う
ものであるが、主制御部の都合にて不特定の時JIJI
にデータが転送されてくると、従 1制御
装置が表示制御を行うタイミングが狂い表示
:′l がちらつく等の不都合がある。
(特に処理開始時期の規制)がある場合、主制御装置よ
り一方的にデータが転送され゛ると処理に狂いを生じ従
制御装置が誤動作を引起こす。例えば主制御装置により
データを演j1.’ l、て従制商1装置−・転送し、
従制御装置がこのデータを表示制御するシステムがある
。このとき従制御装Jt’fは定期的に表示制御を行う
ものであるが、主制御部の都合にて不特定の時JIJI
にデータが転送されてくると、従 1制御
装置が表示制御を行うタイミングが狂い表示
:′l がちらつく等の不都合がある。
(ハ)発明の目的
上記点より本発明は従側セ11装置による処理のタイミ
ングを狂わさずにデータσ、)転送が可能1よ方式を提
供するものである。
ングを狂わさずにデータσ、)転送が可能1よ方式を提
供するものである。
に) 発すlのi!T;要 、
。
。
主制御装置1vよりデータ転送の準備信号が入力すると
従制御装置は自己の定期的な処理にあわせた受信タイミ
ングの到来を待って主制御装置にレディー信号を出力し
、この従制御装置よりのレディ−イバ号により主11・
l 1lll装置は従制御装jf<7にシリアルデータ
な転送−fる。
従制御装置は自己の定期的な処理にあわせた受信タイミ
ングの到来を待って主制御装置にレディー信号を出力し
、この従制御装置よりのレディ−イバ号により主11・
l 1lll装置は従制御装jf<7にシリアルデータ
な転送−fる。
(ホ)発明の実施例
第】図は本発明によるデータ転送方式の機能ブロック図
を示し、主制御装置(1)と従制御装置(2)は夫々の
送(i J1杼iia子U、’ x T) M ・T
X IL) Sと受信用端子1い: 1.) M a
rt x D 8間を2木の信号腺で接続されている。
を示し、主制御装置(1)と従制御装置(2)は夫々の
送(i J1杼iia子U、’ x T) M ・T
X IL) Sと受信用端子1い: 1.) M a
rt x D 8間を2木の信号腺で接続されている。
そして(5)は従制御装置帽2)で表示1゛べきΣ
データル演算して記憶すると共にデータの転送開始時に
転送準備信号RE A D Y+ を出力する演算記
憶装置、(4)は演算記憶装置(5)よりのデータをシ
リアルに変換しクロックパルス発生回路(8A)よリッ
クロックパルスCL、 に同期して出力するシフトレ
ジスタである。本例で転送すべきデータキャラクタは8
ビツトであるが、1ビツトのスタートビット及び2ビツ
トのストップビットを加えて11ビツト1バイトのデー
タを転送するためにシフトレジスタ(4)は11ビツト
で構成されている。
転送準備信号RE A D Y+ を出力する演算記
憶装置、(4)は演算記憶装置(5)よりのデータをシ
リアルに変換しクロックパルス発生回路(8A)よリッ
クロックパルスCL、 に同期して出力するシフトレ
ジスタである。本例で転送すべきデータキャラクタは8
ビツトであるが、1ビツトのスタートビット及び2ビツ
トのストップビットを加えて11ビツト1バイトのデー
タを転送するためにシフトレジスタ(4)は11ビツト
で構成されている。
また(6)は転送準1iii信号READY、 を検
出するフリップフロップ回路、(3)はデータの受信タ
イミングを検出するタイマカウンタである。従制御装置
(2)は208μsec で一連の処理を左や返し実行
するが、その間表示側i、ilには]、 00 /1s
e cが1号されてヤ6す、本例では表示制商l以外
の制御1υ1間である1081tsc、cが経過すると
データの受信タイミングとしている。
出するフリップフロップ回路、(3)はデータの受信タ
イミングを検出するタイマカウンタである。従制御装置
(2)は208μsec で一連の処理を左や返し実行
するが、その間表示側i、ilには]、 00 /1s
e cが1号されてヤ6す、本例では表示制商l以外
の制御1υ1間である1081tsc、cが経過すると
データの受信タイミングとしている。
そのためタイマカウンタ(3)は表示制御以外の1li
lJ 9(11す]間で定期的に「1」を加算して所定
数に、俺すると108/zsecが経過したとして信号
を発生する。l:う構成されている。そして(11)は
ANI)ゲー ト、(7)はANDゲー)CI+1の出
力にて一定期間しディー信号RE A D Y2 を出
力するワンショット回路、(Hl)はクロックパルス発
生回路(8B)よりのクロックパルスCL2に同期して
転送データをサンプリングするデータ読取装置である。
lJ 9(11す]間で定期的に「1」を加算して所定
数に、俺すると108/zsecが経過したとして信号
を発生する。l:う構成されている。そして(11)は
ANI)ゲー ト、(7)はANDゲー)CI+1の出
力にて一定期間しディー信号RE A D Y2 を出
力するワンショット回路、(Hl)はクロックパルス発
生回路(8B)よりのクロックパルスCL2に同期して
転送データをサンプリングするデータ読取装置である。
クロックパルス発生回路(8A)(8I3)はレディー
信号READY20発生にて夫々11個の同一周期のク
ロックパルスCL、及びCL2を出力するが、クロック
パルス発生回路(8B)にはレディー信号n、 r>△
DY、が遅延回路(9)により所定時間遅延して入力す
るために、第3図のタイミングチャートに示す如くクロ
ックパルスCL2はクロックパルスCL、より186′
位相が遅れている。またデータ読取装置(10)は11
ビツトのデータをサンプリングするとフリップフロップ
回路(6)にリセット信号を出力するように構成されて
いる。
信号READY20発生にて夫々11個の同一周期のク
ロックパルスCL、及びCL2を出力するが、クロック
パルス発生回路(8B)にはレディー信号n、 r>△
DY、が遅延回路(9)により所定時間遅延して入力す
るために、第3図のタイミングチャートに示す如くクロ
ックパルスCL2はクロックパルスCL、より186′
位相が遅れている。またデータ読取装置(10)は11
ビツトのデータをサンプリングするとフリップフロップ
回路(6)にリセット信号を出力するように構成されて
いる。
第2図に主制御装置側送信用端子TXDMと従制省11
装置側送信用端子TxDSのフォーマットを示して動作
を説明する。通常、各送受信用端子TxDM−flxD
S@TxDSΦRXDMはマーク状、、i、+12r
l■Jにあるが、転送開始にて演算記憶装置(5)は送
信用端子TxDMを「L」にして転送準備信号]tEA
DY+ を出力する。したがってフリップフロップ回
路(6)が転送準備信号RE A、 D Y+ を検
出してセントするが、タイマカウンタ(3)が所定数に
達していないとA N i)ゲート(1υに出力は発生
しない。一方演算記憶装置(5)は転送開始により11
ビツトの転送データをシフトレジスタ(4)にセットf
ろが、転送データは第2図のフォーマットに示1−如く
1ビツトのスタートビットr L lと8ビツトのデー
タキャラクタと2ピントのストップビット「■■」で構
成されている。しかして従制御QJ4に’1(2)の表
示以外の制御期間が終了するのを、タイマカウンタ(3
)が前回の表示制御の終了から108/l5ecに相当
する所定数を計数することで検出1−るとANDゲー)
(Illは受信タイミングとして出力を生じ、ワンショ
ット回路(7)は一定期間送信用端子’J? x 、[
)Sを「L」にしてレディー信号]’tEAT)Y、、
を出力する。したがってクロックパルス発生回路(8A
)は受信用端子RxDMよりのレディー信号TI E
A−DY2 をトリガとして11個のクロックパルスC
L、 を順次出力し、そのためシフトレジスタ(4)
はシフトしてデータを1ビツト毎シリアルに送信用端子
TxJ)Mを通して従制御装置(2)に出力する。
装置側送信用端子TxDSのフォーマットを示して動作
を説明する。通常、各送受信用端子TxDM−flxD
S@TxDSΦRXDMはマーク状、、i、+12r
l■Jにあるが、転送開始にて演算記憶装置(5)は送
信用端子TxDMを「L」にして転送準備信号]tEA
DY+ を出力する。したがってフリップフロップ回
路(6)が転送準備信号RE A、 D Y+ を検
出してセントするが、タイマカウンタ(3)が所定数に
達していないとA N i)ゲート(1υに出力は発生
しない。一方演算記憶装置(5)は転送開始により11
ビツトの転送データをシフトレジスタ(4)にセットf
ろが、転送データは第2図のフォーマットに示1−如く
1ビツトのスタートビットr L lと8ビツトのデー
タキャラクタと2ピントのストップビット「■■」で構
成されている。しかして従制御QJ4に’1(2)の表
示以外の制御期間が終了するのを、タイマカウンタ(3
)が前回の表示制御の終了から108/l5ecに相当
する所定数を計数することで検出1−るとANDゲー)
(Illは受信タイミングとして出力を生じ、ワンショ
ット回路(7)は一定期間送信用端子’J? x 、[
)Sを「L」にしてレディー信号]’tEAT)Y、、
を出力する。したがってクロックパルス発生回路(8A
)は受信用端子RxDMよりのレディー信号TI E
A−DY2 をトリガとして11個のクロックパルスC
L、 を順次出力し、そのためシフトレジスタ(4)
はシフトしてデータを1ビツト毎シリアルに送信用端子
TxJ)Mを通して従制御装置(2)に出力する。
一方クロックパルス発生回路(8B)にはレディー信号
RE A D Y2 が遅延回路(9)により遅延され
て入力し180°位相の遅れたクロックパルスCL2を
11個出力する。そしてデータ希:取装置Fi (10
)はクロックパルスCL2の立上がりと同期して受fi
ζ用端子Rx I) Sに入力されろデータをサンプリ
ングしており、したがって各データを1/2ビット11
〒点で読取っている。しかしてデータ読取装@(10)
は11ビツトのデータのサンプリングが終了するとリセ
ット信号をフリップフロップ回路(6)に出力してデー
タ転送を終了する。
RE A D Y2 が遅延回路(9)により遅延され
て入力し180°位相の遅れたクロックパルスCL2を
11個出力する。そしてデータ希:取装置Fi (10
)はクロックパルスCL2の立上がりと同期して受fi
ζ用端子Rx I) Sに入力されろデータをサンプリ
ングしており、したがって各データを1/2ビット11
〒点で読取っている。しかしてデータ読取装@(10)
は11ビツトのデータのサンプリングが終了するとリセ
ット信号をフリップフロップ回路(6)に出力してデー
タ転送を終了する。
第6図は本発明を自動販売機の主制御装置(LA)と従
制御装置(2A)を示すものである。主制御装置i”i
、 (] A)は演算装置CP U、 とプログラム
メモリへ ROMとデータをストアするメモリR@、 Mとラッチ
回路(12)とから成り、ROMに定められたプログラ
ムを読出して実行し投入金額演算・販売可否判定・販売
動作・釣銭演算等の自動販売機の中枢制御を行うもので
ある。また従制御装置(2人)は演算装置CP U2
と4桁のデジタル表示による投入金額表示器(13)
とAからPまでの16種類の商品毎に対応するL E
Dを備えた販売可商品表示器(14)及び売切商品表示
器(15)とから構成されている。そしてCPU、
とCPU2は夫々互いの送信用端子■ T x D%・T x I) S及び受信用端子RxD
M・RxDSにて2本の信号線で吸続され、CPU2は
CP U、 からの投入金額データ・販売価格が投入
金額以内の商品を示す販売可商品データ・売す1J藺品
データの入力によりこれら情報を夫々投入金額表示器(
131・11(売可表示器(11)・売切イ・4示器(
I5)にこ表示させろものである。即ちCPU2は投入
金額以内 示に関する各桁の笈ビットセグメントデータ・AからH
までの8種類の商品が夫々販売可能″C:あろかを示−
i8ビットの販売dJ表示データ・同じく■からPまで
の8種y11の商品に関する8ビツトの販売可表示デー
タ・Aからtlまでの81″iIT類の商品が夫々売り
であるかを示す8ビツトの光←IJ表示データ・同じく
■からPまでの8極類の商品に四゛ずろ8ビツトの売切
表示データを順次出力すると共に、該データを表示する
表示器に対応するデジットラインD1〜D8に信号を出
力しllfj次各表示器をパルス点灯させろもので゛あ
る。尚、C’i) U、 は図示されていない投入貨幣
信号により投入金でV:1を演9してAからPまでの商
品販売価格と比較することで版売可I止商品を決定し、
投入金額データ及び販売可商品データをCP U2 に
出力す7.)。更にく二I:’ U。
制御装置(2A)を示すものである。主制御装置i”i
、 (] A)は演算装置CP U、 とプログラム
メモリへ ROMとデータをストアするメモリR@、 Mとラッチ
回路(12)とから成り、ROMに定められたプログラ
ムを読出して実行し投入金額演算・販売可否判定・販売
動作・釣銭演算等の自動販売機の中枢制御を行うもので
ある。また従制御装置(2人)は演算装置CP U2
と4桁のデジタル表示による投入金額表示器(13)
とAからPまでの16種類の商品毎に対応するL E
Dを備えた販売可商品表示器(14)及び売切商品表示
器(15)とから構成されている。そしてCPU、
とCPU2は夫々互いの送信用端子■ T x D%・T x I) S及び受信用端子RxD
M・RxDSにて2本の信号線で吸続され、CPU2は
CP U、 からの投入金額データ・販売価格が投入
金額以内の商品を示す販売可商品データ・売す1J藺品
データの入力によりこれら情報を夫々投入金額表示器(
131・11(売可表示器(11)・売切イ・4示器(
I5)にこ表示させろものである。即ちCPU2は投入
金額以内 示に関する各桁の笈ビットセグメントデータ・AからH
までの8種類の商品が夫々販売可能″C:あろかを示−
i8ビットの販売dJ表示データ・同じく■からPまで
の8種y11の商品に関する8ビツトの販売可表示デー
タ・Aからtlまでの81″iIT類の商品が夫々売り
であるかを示す8ビツトの光←IJ表示データ・同じく
■からPまでの8極類の商品に四゛ずろ8ビツトの売切
表示データを順次出力すると共に、該データを表示する
表示器に対応するデジットラインD1〜D8に信号を出
力しllfj次各表示器をパルス点灯させろもので゛あ
る。尚、C’i) U、 は図示されていない投入貨幣
信号により投入金でV:1を演9してAからPまでの商
品販売価格と比較することで版売可I止商品を決定し、
投入金額データ及び販売可商品データをCP U2 に
出力す7.)。更にく二I:’ U。
はやはり図示されていない販売制量↑η15より入力す
るAからPまでの各商品の売り検知信号の入力により売
切商品データをCPU2に出力する。
るAからPまでの各商品の売り検知信号の入力により売
切商品データをCPU2に出力する。
上i’1t2t¥成で本発明に係るデータ転送ばCP
U。
U。
及びCI)U2のプログラム制御により達成されるが、
;rr、 4 +s<+及び2p75図に示すフローデ
ー1−一トにて動作を説明する。第4図はCPtJ、
の本発明に関する:l1ll fA1部分を示すもの
で、データ転送命令によりCPtJ、 は先ず転送バイ
ト数をセントする。本例では、19人金額データは4桁
で4バイト、Aから1■までの各商品に関する販売可商
品データ及び売切[i′5品データで2バイト、史に■
からPまでの各商品に関する販売可商品データ及び売切
商品データで2バイトの削8バイトが転送バイトとなる
。そしてCI)U、は転送すべきデータキャラクタをR
AMの所ff1Z番地にセットした後に、CP U、は
送信用V;bj子T x D Mをf−L Jにして転
送準備信号RE、l)Y、 を出力し、C’PU、、
よりレディー信号It E A I)Y2 が入力
するのを待機する。しかしてIt F; A、 ]−)
”1.’20入力にてCP U2 はソウトクエアタ
イマによろ1ピツトのスタートピントアウト期間に亘っ
て送信用端子1.’ x D Mを「L」にしてから8
ビツトのデータキャラクタ’t’:’ 1lljt次出
力し、データキャラクタの出力後c p t、+2 は
°2ビットのストップビットアウト41,11間にHっ
て送信用端子TxDMを「■■」にして1バイトの転送
を終了する。
;rr、 4 +s<+及び2p75図に示すフローデ
ー1−一トにて動作を説明する。第4図はCPtJ、
の本発明に関する:l1ll fA1部分を示すもの
で、データ転送命令によりCPtJ、 は先ず転送バイ
ト数をセントする。本例では、19人金額データは4桁
で4バイト、Aから1■までの各商品に関する販売可商
品データ及び売切[i′5品データで2バイト、史に■
からPまでの各商品に関する販売可商品データ及び売切
商品データで2バイトの削8バイトが転送バイトとなる
。そしてCI)U、は転送すべきデータキャラクタをR
AMの所ff1Z番地にセットした後に、CP U、は
送信用V;bj子T x D Mをf−L Jにして転
送準備信号RE、l)Y、 を出力し、C’PU、、
よりレディー信号It E A I)Y2 が入力
するのを待機する。しかしてIt F; A、 ]−)
”1.’20入力にてCP U2 はソウトクエアタ
イマによろ1ピツトのスタートピントアウト期間に亘っ
て送信用端子1.’ x D Mを「L」にしてから8
ビツトのデータキャラクタ’t’:’ 1lljt次出
力し、データキャラクタの出力後c p t、+2 は
°2ビットのストップビットアウト41,11間にHっ
て送信用端子TxDMを「■■」にして1バイトの転送
を終了する。
そしてセットした転送バイト数より「1」を減算し減3
V、の結果「0」どならないうちは再び送イ3用端子T
x D MをrLJにしてCI) TJ2 からのレ
ゾ7f−信号READY2の入力にて次のバイトのデー
タを同様な動作で転送する。しかして8バイトのデータ
の転送完了にてデータ転送の制御を終了する。
V、の結果「0」どならないうちは再び送イ3用端子T
x D MをrLJにしてCI) TJ2 からのレ
ゾ7f−信号READY2の入力にて次のバイトのデー
タを同様な動作で転送する。しかして8バイトのデータ
の転送完了にてデータ転送の制御を終了する。
第5NはCI) U2 の制御を示しており、’rij
: rR’投入による初期設定の後、先ずタイマカウン
タ゛rCを所定値にセットして、次にタイマカウンタT
Cより「1」を滅ぶし減算結果が「0」となるまで減
算を繰返す。これは前述したように従制御j、l;臼(
2人)によろ−処理時間2(18/Lsecのうちの表
示以外の処理時間108 ttsec O)経過するの
を検出している。そして108μsec経)7.;4
後、CI) tl2は受信用F;’dA了−11x1)
Sへの1眠送N1.(l?lj信号READY。
: rR’投入による初期設定の後、先ずタイマカウン
タ゛rCを所定値にセットして、次にタイマカウンタT
Cより「1」を滅ぶし減算結果が「0」となるまで減
算を繰返す。これは前述したように従制御j、l;臼(
2人)によろ−処理時間2(18/Lsecのうちの表
示以外の処理時間108 ttsec O)経過するの
を検出している。そして108μsec経)7.;4
後、CI) tl2は受信用F;’dA了−11x1)
Sへの1眠送N1.(l?lj信号READY。
の入力をみて入力して〜・l、(い場合に表示すブルー
チンで投入金Vrl’i−;At示・販売n1商品表示
・売切商品イト;示の各制御を1oO11secの間実
行した後、再びタイマカウンタTCのセットモードに復
すi′i)シて断る処理を静1・返す。しかして108
7Lsecの経過後に受イご出端子Rx I) Sをみ
て転送率(、Q、信号RE A、 IYl の入力を
検出j7−1と、CP U2 は送信用14,14子1
” x I)Sを「L Jにしてレケーイー信号11
E A I) ’I’2を出力した後、表示すブルーチ
ンで投入金額表示・販売司商品人示・売切商品表示の各
制御を100/l S e C実行する。そして表示終
了後CP U2はレディー信号■(EADY2の出力に
基づきCPU。
チンで投入金Vrl’i−;At示・販売n1商品表示
・売切商品イト;示の各制御を1oO11secの間実
行した後、再びタイマカウンタTCのセットモードに復
すi′i)シて断る処理を静1・返す。しかして108
7Lsecの経過後に受イご出端子Rx I) Sをみ
て転送率(、Q、信号RE A、 IYl の入力を
検出j7−1と、CP U2 は送信用14,14子1
” x I)Sを「L Jにしてレケーイー信号11
E A I) ’I’2を出力した後、表示すブルーチ
ンで投入金額表示・販売司商品人示・売切商品表示の各
制御を100/l S e C実行する。そして表示終
了後CP U2はレディー信号■(EADY2の出力に
基づきCPU。
から受信III端子1(x D Sへ入力するデータを
サンプリングする。本例で1ビツト期間は208μse
cであり、CPLJ、 がレディー信号RE A D
Y2 の入力によりIビット目のデータを転送しても
CP[J 2 は表示′す゛ブルーチンの処理により1
00ttsec後でしかこのデータをザンブリングぜず
、しブこがってCP U2&T、 J 、/’ 2ビツ
トのタイミングでデータをサンプリングしてtεす、サ
ンプリング?&CI)U2 は残りの1087tscc
をホーレート+i’!整ゴーる。
サンプリングする。本例で1ビツト期間は208μse
cであり、CPLJ、 がレディー信号RE A D
Y2 の入力によりIビット目のデータを転送しても
CP[J 2 は表示′す゛ブルーチンの処理により1
00ttsec後でしかこのデータをザンブリングぜず
、しブこがってCP U2&T、 J 、/’ 2ビツ
トのタイミングでデータをサンプリングしてtεす、サ
ンプリング?&CI)U2 は残りの1087tscc
をホーレート+i’!整ゴーる。
そしてCI’ L12は8ビットのう1−クキャラクタ
の全てをサンプリング1ろまで表示・サンプリング・ボ
ーレート5周整の一刊lのフローを絹1;スし、11ビ
ツトのデータのI(q込終了にてタイマカウンタT(:
のセントモードに復帰して1バイトのデータ転送を終了
する。しかしてCPU、 は2バイト[1σ)データを
転送すべく転送率’Eff (f1号■(EΔI)Y、
を出力し同様tKQ1作にて8バイトのデータが順
次転送される。以ヒの如く、CP U、はCP 1.J
l より転送準イボi信号RF: A D Y+
が入力してもタイマカウンタTCが「0」とならノj+
、・うちはCP IJ、 にレディー信号11.EA
DY2を出力せず、所定の表示タイミングへの到達にて
レディー信号RE A T)¥2 を出力するために、
CI’TJ2はいままて゛と同一のタイミングで表示を
行い/Xからデータを取込むことが可能となって表示の
ちらつき等σ片1νl111作は防止されろ。
の全てをサンプリング1ろまで表示・サンプリング・ボ
ーレート5周整の一刊lのフローを絹1;スし、11ビ
ツトのデータのI(q込終了にてタイマカウンタT(:
のセントモードに復帰して1バイトのデータ転送を終了
する。しかしてCPU、 は2バイト[1σ)データを
転送すべく転送率’Eff (f1号■(EΔI)Y、
を出力し同様tKQ1作にて8バイトのデータが順
次転送される。以ヒの如く、CP U、はCP 1.J
l より転送準イボi信号RF: A D Y+
が入力してもタイマカウンタTCが「0」とならノj+
、・うちはCP IJ、 にレディー信号11.EA
DY2を出力せず、所定の表示タイミングへの到達にて
レディー信号RE A T)¥2 を出力するために、
CI’TJ2はいままて゛と同一のタイミングで表示を
行い/Xからデータを取込むことが可能となって表示の
ちらつき等σ片1νl111作は防止されろ。
(へ)発明の効果
本発明にイイクろと、主制御装(?イ、がデータ転送に
先立し〕出力するQ’:Ij送イII=、 f市i信号
をオンライン検知とし、データ転送の開始は従制御装置
の受信タイミングを持って行うために、従制御装置の処
理タイミングを狂わすことなくデータ転送が成されろ。
先立し〕出力するQ’:Ij送イII=、 f市i信号
をオンライン検知とし、データ転送の開始は従制御装置
の受信タイミングを持って行うために、従制御装置の処
理タイミングを狂わすことなくデータ転送が成されろ。
しかも主制御装置1′jと従制御装置間にデータ転送の
ノくツファ、1.’; 11“q、を設げなくても、従
制御装[6の処理に誤動作をきたすことブf(データ転
送を行うことができシステムが安価と〕、【ろ。
ノくツファ、1.’; 11“q、を設げなくても、従
制御装[6の処理に誤動作をきたすことブf(データ転
送を行うことができシステムが安価と〕、【ろ。
第1図は本発明を示す(幾能ブロック図、第2図はiη
信用端子TxDMとT x D Sのフォーマットを示
す図、第3図は動作を示すタイミングチャート、第4図
は主制御装置のフローチャート、第5図は、従制御装置
i’iのフローチャート、第6図は自動1!hz、 売
till Ic ia kj 7−+ 主’、1ill
fill % li”fト従tlf制御Vi li<
j it 示J 図−Cある。 (1)・・主制すnl+−11三I(f、 (2)・・
・従制御装置1′イ8、 (3)・・・タイマカウンタ
、 (4)・・・シフトレジスタ、 (5)・・・演3
ン記憶装置1胃。 第2図 第3図 IJ
信用端子TxDMとT x D Sのフォーマットを示
す図、第3図は動作を示すタイミングチャート、第4図
は主制御装置のフローチャート、第5図は、従制御装置
i’iのフローチャート、第6図は自動1!hz、 売
till Ic ia kj 7−+ 主’、1ill
fill % li”fト従tlf制御Vi li<
j it 示J 図−Cある。 (1)・・主制すnl+−11三I(f、 (2)・・
・従制御装置1′イ8、 (3)・・・タイマカウンタ
、 (4)・・・シフトレジスタ、 (5)・・・演3
ン記憶装置1胃。 第2図 第3図 IJ
Claims (1)
- 1 主制御部(d、から従制御装置6゛にシリアルデー
タを転送するシステムに於いて、前記主制御装置からの
転送準備信号に応答して前記従制御装置は定期的な処理
にあわせた受信タイミングでレディー信号を発生し、該
レディー48号にて前記主制御装置色がデータ転送な開
始することを!Y!j %’!iとしたデータ転送方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57165510A JPS5954355A (ja) | 1982-09-22 | 1982-09-22 | デ−タ転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57165510A JPS5954355A (ja) | 1982-09-22 | 1982-09-22 | デ−タ転送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5954355A true JPS5954355A (ja) | 1984-03-29 |
Family
ID=15813759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57165510A Pending JPS5954355A (ja) | 1982-09-22 | 1982-09-22 | デ−タ転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5954355A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148557A (ja) * | 1984-12-24 | 1986-07-07 | Sony Corp | デ−タ伝送方式 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5691563A (en) * | 1979-12-25 | 1981-07-24 | Fujitsu Ltd | Polarity inversion control system of communication controller |
JPS5721145A (en) * | 1980-05-30 | 1982-02-03 | Cii | Signal transmitting device between two data processing stations |
-
1982
- 1982-09-22 JP JP57165510A patent/JPS5954355A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5691563A (en) * | 1979-12-25 | 1981-07-24 | Fujitsu Ltd | Polarity inversion control system of communication controller |
JPS5721145A (en) * | 1980-05-30 | 1982-02-03 | Cii | Signal transmitting device between two data processing stations |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148557A (ja) * | 1984-12-24 | 1986-07-07 | Sony Corp | デ−タ伝送方式 |
JPH0571978B2 (ja) * | 1984-12-24 | 1993-10-08 | Sony Corp |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107209739A (zh) | 电压模式和电流模式设备枚举 | |
US4845712A (en) | State machine checker | |
JPS58500345A (ja) | デ−タ通信システム | |
CN109471588A (zh) | 一种同步方法及设备 | |
JPH02253464A (ja) | プログラマブルなデータ転送タイミング | |
CN103595706A (zh) | 一种感温数据通用服务器及其通信方法 | |
CN110119365B (zh) | 模拟串口通信方法、烹饪器具及可读存储介质 | |
JPS5954355A (ja) | デ−タ転送方式 | |
US4380736A (en) | Peripheral interface adapter circuit for counter synchronization | |
JP3749347B2 (ja) | データ取り込み方法、データ取り込み回路、及び、ieee1394用プロトコルコントローラ | |
JPH05265943A (ja) | シリアルデータ転送装置 | |
JPS6187451A (ja) | ディジタルデータ通信システム | |
CN108765703A (zh) | 计时方法、装置、存储介质及自助设备 | |
TW435018B (en) | Test method for synchronous serial data transmission | |
JPS6234378Y2 (ja) | ||
JPS6222955Y2 (ja) | ||
JPH04145566A (ja) | シリアル転送回路 | |
TW419890B (en) | Circuit-arrangement with combinational blocks that are arranged between registers | |
JPS59131214A (ja) | 信号遅延回路 | |
JPS6038226Y2 (ja) | 最大値計量装置 | |
JPS5990192A (ja) | 自動販売機の制御方法 | |
JP2634583B2 (ja) | データ転送方法 | |
JPH04312050A (ja) | データ転送速度測定回路 | |
JPS60664Y2 (ja) | 表示装置 | |
JPS63232536A (ja) | 同期回路 |