JPS5953031A - Power factor controller - Google Patents

Power factor controller

Info

Publication number
JPS5953031A
JPS5953031A JP57162342A JP16234282A JPS5953031A JP S5953031 A JPS5953031 A JP S5953031A JP 57162342 A JP57162342 A JP 57162342A JP 16234282 A JP16234282 A JP 16234282A JP S5953031 A JPS5953031 A JP S5953031A
Authority
JP
Japan
Prior art keywords
power
circuit
capacitor
power factor
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57162342A
Other languages
Japanese (ja)
Other versions
JPH0261051B2 (en
Inventor
川崎 隆士
皓三 鈴木
高崎 靖夫
和夫 桜井
三谷 政義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Tokyo Electric Power Co Holdings Inc
Original Assignee
Tokyo Electric Power Co Inc
Fuji Electric Co Ltd
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Power Co Inc, Fuji Electric Co Ltd, Fuji Electric Manufacturing Co Ltd filed Critical Tokyo Electric Power Co Inc
Priority to JP57162342A priority Critical patent/JPS5953031A/en
Publication of JPS5953031A publication Critical patent/JPS5953031A/en
Publication of JPH0261051B2 publication Critical patent/JPH0261051B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30Reactive power compensation

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は、電力系統における無効m力を検出し、該無効
電力が一定限度以上の遅れ無効m力となったときは進相
用コンデンサを前記電力系統に投入し、無効電力が一定
限度以上の進み無効電力又は一定限度板下の遅れ無効m
力となったときは進相用コンデンサを遮断することによ
り、負荷力率の改善を図る力率制御装置に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION The present invention detects reactive m-power in an electric power system, and when the reactive power becomes lagging reactive m-power exceeding a certain limit, a phase advance capacitor is introduced into the electric power system, Leading reactive power with reactive power above a certain limit or lagging reactive power below a certain limit plate
The present invention relates to a power factor control device that improves the load power factor by cutting off a phase advance capacitor when the power is increased.

一般に負荷力率が悪いと、m源より負荷機器に至るまで
の間にある送配電設備には、無効電力を供給するための
電流分だけ大きな電流が流れ、電力損失の増大、電圧降
下の増大などの弊害を招く。
In general, when the load power factor is poor, a large current flows in the power transmission and distribution equipment between the m source and the load equipment by the amount of current required to supply reactive power, increasing power loss and voltage drop. This will lead to other harmful effects.

そのため負荷力率の改善を図ることが望まれている。Therefore, it is desired to improve the load power factor.

第1図は従来の力率制御装置を示すブロック図である。FIG. 1 is a block diagram showing a conventional power factor control device.

同図において、■は三相交流(R相、S相、T和)にお
ける−相の電流を検lEける電流検111回路、2は他
の二相の間における4’[7間電圧の検出回路、3はT
lL流信号と電圧信号の合成回路、4は合成回路3の出
力から無効電力の大きさを検出し、それにルiSじた直
流電圧をIJ−1カする無効電力・1[圧変換回路、5
は変換回路4からの電圧レベルを調べ、それが進相用コ
ンデンザを投入する必要のあるレベルに達しているか否
かの検出回路(すなわち、変換回路4からの出力可IE
レベルにより、無効電力が一定限度以上の遅れ無効電力
になっているか否かが判るので、そのことを検出する回
路)、6は同じく変換回路4からの電圧レベルをみて、
それが進相用コンデンサを遮断する必要のあるレベルに
達しているか否かの検出回路(すなわち、変換回路・1
からの出力電圧レベルにより、無効電力が一定限度以上
の進み無効電力又は一定限度以下の遅れ(IIQ効電力
になっているか百かが判るので、そのこと奈検出する回
路)、7は遅延回路、8は順序制御回路、9は出力回路
、al182はそれぞれ接点、である。そしてX11接
点が閉じると1三相回路に、図示せざるコンデンサcl
(容量200kVA)が投入され、またa2接点が閉じ
ると、同じく図示せざるコンデンサC2(容量100k
VA)が投入されるようになっている○動作としては、
投入レベル検出回路5が投入レベルを検出すると、その
検1」1々力を遅延回路7で一定時間(例えば10分な
ら10分)遅延させた後、順序制御回路8へ入力する。
In the figure, ■ is a current detection 111 circuit that can detect the -phase current in three-phase AC (R phase, S phase, T sum), and 2 is a current detection circuit that can detect the voltage between 4' and 7 between the other two phases. circuit, 3 is T
1L current signal and voltage signal synthesis circuit 4 detects the magnitude of the reactive power from the output of the synthesis circuit 3, and converts the DC voltage IJ-1 to the reactive power 1 [voltage conversion circuit, 5
is a detection circuit that checks the voltage level from the conversion circuit 4 and determines whether it has reached a level that requires the input of a phase advance capacitor (i.e., an IE that allows output from the conversion circuit 4).
Depending on the level, it can be determined whether the reactive power is lagging reactive power exceeding a certain limit, so a circuit that detects this) 6 also looks at the voltage level from the conversion circuit 4,
A detection circuit (i.e., a conversion circuit/1
7 is a delay circuit, depending on the output voltage level of the reactive power is a leading reactive power above a certain limit or a delayed reactive power below a certain limit (a circuit that detects whether it is IIQ effective power or not). 8 is a sequential control circuit, 9 is an output circuit, and al182 are respective contacts. When the X11 contact closes, the capacitor cl (not shown) is connected to the 1 three-phase circuit.
(capacity 200kVA) is applied, and when the a2 contact is closed, capacitor C2 (capacity 100kVA), also not shown, is turned on and the a2 contact is closed.
The ○ operation in which VA) is input is as follows.
When the input level detection circuit 5 detects the input level, the first output of the detection 1 is delayed by a certain period of time (for example, 10 minutes) in the delay circuit 7, and then inputted to the sequence control circuit 8.

それにより順序tfNJ御回路8は起動され、一定の制
御された順序に従って出力回路9を駆動し、接点a1ま
たはa2を閉じて進相用コンデンサC1またはC2を投
入する。
Thereby, the sequential tfNJ control circuit 8 is activated, drives the output circuit 9 according to a certain controlled order, closes the contact a1 or a2, and turns on the phase advance capacitor C1 or C2.

遮断レベル検出回路6が遮断レベルを検出すると、同様
に遅延回路7を介して順序制御回路8が動作し、出力回
路9における接点a1またはa2を開き、コンデンサC
1またはC2を遮断する。
When the cutoff level detection circuit 6 detects the cutoff level, the sequential control circuit 8 similarly operates via the delay circuit 7, opens the contact a1 or a2 in the output circuit 9, and closes the capacitor C.
1 or C2.

第3図は成る負荷の一日における変動例を示したグラフ
である。同図において、負荷電力(有効電力)は7時に
おいて立ち上り、その後、9時と10時においてそれぞ
れ更に立ち上って400kWに達し、以後、12時まで
その状態を継続する。
FIG. 3 is a graph showing an example of daily fluctuations in load. In the figure, the load power (active power) rises at 7 o'clock, then further rises to 400 kW at 9 o'clock and 10 o'clock, and continues in this state until 12 o'clock.

12時から12時45分までは昼休みのため、負荷電力
は大1゛14に低下しているが、その後、立ち上り14
時には500 kWにMする。その後、段々、低下し2
 J、詩には、7時以前の初ルl状即に復帰する。
Since there is a lunch break from 12:00 to 12:45, the load power drops to about 1.14, but after that, it rises to 14.
Sometimes up to 500 kW. After that, it gradually decreased to 2
J. I will return to poetry immediately if I write the first letter before 7 o'clock.

さて、第4図は、2+’y 3図に示す負荷変動例に対
肱第1図に示した従来の力率制御装置を適用したことに
より得られる力率改善例を示したグラフである。
Now, FIG. 4 is a graph showing an example of power factor improvement obtained by applying the conventional power factor control device shown in FIG. 1 to the example of load fluctuation shown in FIG. 3.

同図においては、コンデンサの投入レベルは、 ゛力1
ヒ効Di力がiJ’fれのL 20 kvar (Ql
 ) ’i:14工Zr1pのレベルに、:hだコンデ
ンサの遮断レベルハ、無効’rl’c力が進み(7月2
0 kv2r (Q2 ) 全1cfiエ6点ルベルに
設定しである。投入する:JコンデンサclとC2の2
個あり、コンデンサc1の容には2 (10k VA、
  C275(100k ’VA〕’j71ftヲモッ
ている。また:Iンデンサの投入は、無効電力が。、1
のレベルをF方にlqlえた時点から、trot;今の
例では1 (1分子−(に行なわれるように、またコン
デンサの遮断は、同t、’liに無効m力がQ2のレベ
ルを上方に15’、+えた時点がら10分後に行なわれ
るように設定しである。
In the figure, the input level of the capacitor is 1
L 20 kvar (Ql
) 'i: 14 engineering Zr1p level, :h capacitor cutoff level ha, invalid 'rl'c power progresses (July 2
0 kv2r (Q2) All 1 cfi and 6 points set. Input: J capacitor cl and C2 2
The capacitor c1 has a capacity of 2 (10k VA,
C275 (100k VA)'j71ft is modeled.Also: I input the capacitor, the reactive power is., 1
From the moment when the level of is increased lql in the direction of F, trot; in the present example, 1 (1 molecule -), and the capacitor is cut off. It is set to be performed 10 minutes after the time of 15'+.

これは例えば電!!!II機負狗のような場合、電動機
の始動IE流等に見られるバフ 1r、r曲の負荷変動
に対してまでコンデンサの投入、遮断が経り返されるこ
とを防ぎ、投入、遮断に用いられる開閉器の寿命が損な
われることのないようにするためである。
This is an example of electricity! ! ! In cases such as II machine dog, it is used to prevent the capacitor from being turned on and off repeatedly even in response to load fluctuations in the 1r and r curves seen in the IE flow of starting a motor, etc., and is used for turning on and cutting off. This is to prevent the life of the switch from being impaired.

またQルーベルとQ2レベルとの間の間■、4、つまり
レヘル差ハ、C1と02のうちの大きい方のコンデンサ
容量(唯今の場合、200kVA)の約120%に選ん
でおき、開閉器が必要以上に、λン、オフすることのな
いように配慮がなされている。
In addition, the difference between the Q level and the Q2 level is selected to be approximately 120% of the capacitor capacity of the larger of C1 and 02 (200 kVA in this case), and the switch Care has been taken to ensure that λ does not turn off more than necessary.

次に第3図と第4図を61゛せ参照して従来の装置によ
る力率改善例を説明する。時刻7時においては、負荷重
力が立ち上るので、無効電力としては遅れ無効T(S、
力が発生する。!J nq7には、負荷面、力が更に立
ち上るので、遅れ無効可、力ci、 qルーベルを下方
に超え(a点)る。そこでその10分後に、コンデンサ
CI(200kVA、)が投入されるので、無効電力は
零付近にまで改善される。10時には負荷が4001ζ
Wにまで達するので、無効電力は遅れとなるが、Qルー
ベルを超4−には至らない。12時になると、負荷急減
のため、無効m力はイ有みとなり、Q2レベルを」−ツ
ノに超える( 1)点)。
Next, an example of power factor improvement using a conventional device will be described with reference to FIGS. 3 and 4. At time 7:00, the load gravity rises, so the reactive power is delayed reactive T(S,
force is generated. ! In J nq7, the load surface and the force rise further, so the delay can be nullified, and the force ci exceeds the q rubel downward (point a). Then, 10 minutes later, the capacitor CI (200 kVA) is turned on, and the reactive power is improved to near zero. At 10 o'clock the load was 4001ζ
Since it reaches W, the reactive power is delayed, but the Q rubel does not exceed 4-. At 12 o'clock, due to the sudden load reduction, the ineffective m-force becomes negative, exceeding the Q2 level (point 1).

そのため10分後にフンデンーリC1は遮断される。Therefore, Fundenuri C1 is shut off after 10 minutes.

12時45分になると、負荷が丙び大きく立ち」二るの
で、大きな遅れ無効電力が発生し、Qルーベルを下方に
超える(0点)。そこで10分後に、コンデンJ)c、
1が投入され、遅れ無効電力はQルーベルの範囲内に戻
る。14時には負荷が500 kWにまで達するので、
遅れ無効m力もQ】レベルを突破する(d点)。そこで
、10分後に、コンデンサC2が投入される。以下、同
様にして、0点でコンデンサc1が遮断され、1点でコ
ンデンサc2が遮断され、21時には、C1荷も無動■
力も初期状態に戻る。
At 12:45, the load increases significantly, causing large delayed reactive power to exceed the Q rubel (0 points). So after 10 minutes, condensation J) c,
1 is injected, and the delayed reactive power returns to within the Q rubel range. The load reaches 500 kW at 14:00, so
Delay invalid m power also breaks through the Q] level (d point). Therefore, after 10 minutes, capacitor C2 is turned on. Thereafter, in the same way, capacitor c1 is cut off at point 0, capacitor c2 is cut off at point 1, and at 21:00, load C1 is also immobile.
Power also returns to its initial state.

第4図の例では、上述したように、コンデンサC1のI
J#J 17]回数が2回、C2のそれが1回あり、し
かも7時から16時迄の間、遅れ無効電力がQルーベル
ぎりぎりの1Ookvar近くまで発生しており、力率
改善が有効になされているとは云えない。
In the example of FIG. 4, as mentioned above, the I of the capacitor C1 is
J#J 17] twice, and once for C2, and moreover, from 7:00 to 16:00, lagging reactive power was generated to nearly 1Ookvar, which is the limit of Q rubel, and power factor improvement was effective. I cannot say that it has been done.

そこで上述の遅れ無効m力を更に低減させるため、第5
図に示したように、Qルーベルを零付近に設定し、その
分だけQ2レベルを進み側に高めて設定したとする。こ
の場合、初回には、7時まで、無効電力は破線で示した
ように、零付近の値で推移し、7時になるとg点でコン
デンサC1力1投入される。その後、h点でコンデンサ
C2も投入される。更にi点ではコンデンサC1が遮断
され、また3点ではコンデンサC1が投入される。14
時から16時までの期間Tでは、遅れ無効電力はQルー
ベルを突破しているが、2個あるコンデンサC1,C2
とも投入ずみなので、これ以」−1投入するコンデンサ
がない。次に、k点でコンデンサC1は遮断されるが、
コンデンサC2はそのまま21時以降になっても投入状
態のまま残り、翌日からは、コンデンサC2は連続投入
のまま推移する。
Therefore, in order to further reduce the delayed reactive force mentioned above, the fifth
As shown in the figure, it is assumed that the Q rubel is set near zero, and the Q2 level is set to be raised to the advanced side by that amount. In this case, for the first time until 7 o'clock, the reactive power changes at a value near zero, as shown by the broken line, and at 7 o'clock, capacitor C1 power is applied at point g. Thereafter, capacitor C2 is also turned on at point h. Further, at point i, capacitor C1 is cut off, and at point 3, capacitor C1 is turned on. 14
During the period T from 16:00 to 16:00, the delayed reactive power exceeds the Q rubel, but there are two capacitors C1 and C2.
Both capacitors have already been loaded, so there are no more capacitors to load. Next, capacitor C1 is cut off at point k, but
Capacitor C2 remains in the closed state even after 21:00, and from the next day onwards, capacitor C2 remains continuously closed.

このため、21時から翌朝7時までの間における進み無
効電力が増大して電圧」二昇、波形歪を招き、或いは皮
相電流増大による損失増加を生じる。
For this reason, the advanced reactive power increases between 9:00 PM and 7:00 AM the next morning, resulting in a voltage rise, waveform distortion, or an increase in loss due to an increase in apparent current.

結局、第4図に示した例のよ)に目標力学を達成できな
い場合があること、第5図に示した例のように軽負荷時
(夜間)には極)で−′、1な進み力率になること等の
問題点があり、少数(特に墨容以)のコンデンサの開閉
制御に従来の力率制御装置を適用することは不適当であ
ると判断されるっ本発明は、上述のような従来技術の問
題点を解決するためになされたものであり、従−〕で木
発明の目的は、遅れ力率の改善効果が高く、夜間におい
ては進み力率になることがなく、それでなおかつコンデ
ンサの開閉回数も少なくてすむような′力率制御”r’
4 財を提供することにある。
After all, there are cases where the target dynamics cannot be achieved (as in the example shown in Fig. 4), and when the load is light (at night) as in the example shown in Fig. It is judged that it is inappropriate to apply the conventional power factor control device to the opening/closing control of a small number of capacitors (particularly those larger than 1000 yen) due to problems such as the power factor. This invention was made in order to solve the problems of the prior art, and the purpose of the invention is to have a high effect of improving the lagging power factor, and to prevent the leading power factor from occurring at night. ``Power factor control'' that also reduces the number of times the capacitor opens and closes
4. It consists in providing goods.

上記目的を達成するために、本発明においては、従来の
力率制御装置において、有効電力の検出手段を備え、検
出した有効電力によって軽負荷時を検知し酔臼助時には
既投入コンデンサを遮断すると共に、必要に応じて、遅
れ無効電力がQルーベルを下方へ超してからコンデンサ
を投入するまでの投入遅れ時間と、進み又は、遅れ無効
電力がQ2レベルを上方に超えてからコンデンサを遮断
Vるまでの遮断遅れ時間どを異ICらi±1前古を小さ
く、後者を大きくするようにした。
In order to achieve the above object, in the present invention, a conventional power factor control device is provided with an active power detection means, detects a light load state based on the detected active power, and shuts off a capacitor that has already been turned on in case of assistance. In addition, if necessary, the input delay time from when the lagging reactive power exceeds the Q rubel downward until the capacitor is turned on, and the turning off of the capacitor after the leading or lagging reactive power exceeds the Q2 level upwards, V The cut-off delay time until the IC is different from i±1 is set to be small and the latter to be large.

ずなわら、Qルーベルをfl+!効屯力零電力・]近に
119定して中間程度以」二の負荷時の邦れ力埠゛の改
善を図−っでも、夜間などの軽負荷時においてはコンス
5ンサを遮断するので、進み力率になることはない0ま
だ投入遅れ時間はV<L/−(SSjれ力率の改善を優
先させるが、遮断遅れ時間は長くして、進み力率の改善
よりも、コンデンサの開閉回数の減少を優先させる。こ
れは、遅れ力率の改善が1(1接電力料金の割引率に結
びついており、紅済的効果を発揮するからである。これ
に対し、進み力率の改善は、電力料金とは一応関係が7
よいので、[(中の負荷時ならば、遮断遅れ時間が長い
ために、その間、進み力率の高い状態が続いたとしCも
、それによりコンデンサの開閉回数を低減させることが
1ハ来れば、その方が、開閉器の寿命をれ1なわないで
すむだけ得策だからである。
Zunawara, fl+ Q Rubel! Although the aim is to improve the deflection force when the load is between 119 and 119 or above, the condenser 5 is cut off at light loads such as at night. , there will be no leading power factor. 0 Still, the turn-on delay time is V<L/- (SSj) Priority is given to improving the power factor, but the cut-off delay time is made longer, and the capacitor Priority is given to reducing the number of openings and closings.This is because improving the lagging power factor is linked to the discount rate of the power charge (1) and exerts a redundant effect.On the other hand, improving the leading power factor Improvements have nothing to do with electricity rates7
[(If the load is medium, the interruption delay time is long and the leading power factor continues to be high during that time.) This is because it is better to do so because it does not shorten the life of the switch.

次に図を参照して本発明の一実施例を説明する。Next, an embodiment of the present invention will be described with reference to the drawings.

第2図は本発明の一実施例を示すブロック図であるっ1
1「圧りに15いて、rj’F、 1図におけるのと同
じ記号6二を同じ物、・シ゛・・、いは相当物を示して
いる。
FIG. 2 is a block diagram showing one embodiment of the present invention.
1 "15 in the pressure, rj'F, the same symbol 62 as in Figure 1 indicates the same thing, . . ., or equivalent.

ぞのほか、1(l]、合成回路3の出力から有効11j
、力を拾出し、その大小に見合っブ、づ17、I’T−
を出力する有効?7;、JJ・′1a圧変換回路であり
、11は変換回路10 II) /i、l L/J レ
ベルを31.1べてそれが軽負荷レベルにあることを検
出するり・r負荷レベル検出回路である0、;11延回
路7は、分周比(′JJシ’t’ +IGl Jai1
回路71と発gl・C;:1ル?−3)σ[)旧1’:
’r ’72とをもち、入カf7f号が、投入レベルイ
1冒13回路5 、;1,1\1177レベル柚!II
 11i1 W#f 6、軽負イ11j゛レベルオカ出
回路11の何れの回路がらの信号であるかによって、う
″4ノヨった遅タ、l二11:J間をもたせて出力ずろ
ことを可h)]にしている。
In addition, 1(l), effective 11j from the output of synthesis circuit 3
, pick up the power and match it to its size, 17, I'T-
Is it valid to output? 7; is a JJ・'1a pressure conversion circuit, and 11 is a conversion circuit 10 II) /i, l L/J level is 31.1 and it detects that it is at a light load level.・r load level The 0, ;11 extension circuit 7, which is a detection circuit, has a frequency division ratio ('JJ shift'
Circuit 71 and output gl・C;:1 le? -3) σ[) old 1':
'r' has 72, and the input f7f is input level 1, 13 circuits 5,; 1,1\1177 level Yuzu! II
11i1 W#f 6, light negative A11j゛Depending on which circuit of the level output circuit 11 the signal comes from, it is possible to shift the output by leaving a delay of 4 times, l2 and 11:J. h)].

発fanl数一致回路72は、発Jij(器からの発振
パルス数?e分1,11回路により分周し、た後、計数
回路によつ°Cijl数し、ijl数したパル;ζ数が
所定の設定数に一5L(しis 、!:き、出力を)′
11生ずる。1:うにした回路である。仲7方、分周比
切+)′論理回路71は、大刀1′11号がN 5 、
6および11の玉っの検出回路の何れから(1)1弓で
あるかに土って、I’l!I記分周回路に異なった分周
比を設定する回路である。従って、計数回路における設
定数が同じでも、分周比が異なれば、該計数回路から一
致出力が出力されるまでの時間が異なるので、三つの検
出回路5,6および11の何れからの信号であるかによ
って、異なった遅延時間をもたせることが可能になる訳
である。
The oscillation fanl number matching circuit 72 divides the frequency of the oscillation pulses from the oscillator Jij (the number of oscillation pulses from the device? e by 1, 11 circuits, and then calculates the number of pulses by the counting circuit by °Cijl; the number of pulses obtained by the number of ijl; is set to a predetermined number of 15L (is,!:ki, output)'
11 will be born. 1: This is a circuit made from sea urchin. In the logic circuit 71, the number 1'11 is N5,
From which of the ball detection circuits 6 and 11 (1) 1 bow, I'l! This is a circuit for setting different frequency division ratios in the I frequency division circuit. Therefore, even if the number of settings in the counting circuit is the same, if the frequency division ratio is different, the time until the matching output is output from the counting circuit will be different. This means that it is possible to have different delay times depending on the situation.

順序制御回路8は、三つの検出回路5.6および11の
何れから信号が入力されるかに従って、それに応じた順
序制御の設定を行ない、遅延回路7からの出力を待って
、設定された態様で出力回路9における接点a1 p 
a2の開閉制御を行なう。
The sequence control circuit 8 sets the sequence control according to which of the three detection circuits 5, 6 and 11 the signal is inputted from, waits for the output from the delay circuit 7, and adjusts the set mode. Contact a1 p in output circuit 9
Performs opening/closing control of a2.

今、軽負荷遮断レベルとしての有効電力をPOとする。Now, it is assumed that the active power as a light load cutoff level is PO.

軽負荷レベル検出回路11は、変換回路10からの電圧
出力により負荷の有効電力がP。
The light load level detection circuit 11 detects that the active power of the load is P based on the voltage output from the conversion circuit 10.

以下であることを検出したときは、検出々力を発生して
投入レベル検出回路5および遮断レベル検出回路6の各
出力をロックする。
When it is detected that it is below, a detection force is generated to lock each output of the closing level detection circuit 5 and the cutoff level detection circuit 6.

第6図は、第3図に示した負荷パターンに対して、第2
図に示した本発明の一実施例を適用した場合に得られる
力率改善例を示したグラフであり、第7図は、ぞのとき
における第2図の回路の各部における出力波形を示した
波形図である。
FIG. 6 shows the load pattern shown in FIG.
7 is a graph showing an example of power factor improvement obtained when one embodiment of the present invention shown in the figure is applied, and FIG. 7 shows output waveforms at various parts of the circuit of FIG. FIG.

以下、ハ2図、第3図、第6図および第7図を参照して
動作の概要を説明する。
The outline of the operation will be explained below with reference to FIG. 2, FIG. 3, FIG. 6, and FIG. 7.

第3図に示したように、軽負荷レベルP。を60kWに
選ぶと、21時から7時までは軽負荷レベル検出回路1
1の出力がオンとなる。投入レベルとなる無効電力Q工
のレベルを遅れ40kvar。
As shown in FIG. 3, the light load level P. When 60kW is selected, light load level detection circuit 1 is activated from 9:00 PM to 7:00 AM.
Output 1 is turned on. The level of reactive power Q, which is the input level, is delayed by 40 kvar.

遮断レベルとなる無効電力Q2のレベルを進み200 
kvarとし、投入のときの遅延時間t1を10分、遮
1:11のときの遅延時間12を60分、、負荷が軽負
荷遮断レベルを下回ったときの遮断の遅延時間t3を6
0分に設定しておく。なお12暢13でもよい。
Proceed through the level of reactive power Q2, which is the cutoff level, to 200
kvar, the delay time t1 when turning on is 10 minutes, the delay time 12 when shutting off is 1:11 is 60 minutes, and the delay time t3 when shutting off when the load is below the light load shedding level is 60 minutes.
Set it to 0 minutes. Note that 12 and 13 are also acceptable.

第3図に示す負荷パターンでは、7時をすぎると負荷の
増大でコンデンサc1をその10分後に投入(1点)し
、10時になるとさらにコンデンサC2を投入する( 
n1点)。12時になると、負荷が減少し、fHH<動
電力はQ2レベルを上方に超え、遮断レベル検出回路6
の出力はオンとなるが、遅延時間t2が60分と長く設
定しであるので、コンデンサは、遮断されることなく(
11点)、再び負荷が増大し無効電力がQ2レベル以下
に納まる時期を迎える。
In the load pattern shown in Fig. 3, after 7 o'clock, the load increases and capacitor c1 is turned on 10 minutes later (1 point), and at 10 o'clock, capacitor C2 is turned on (1 point).
n1 point). At 12 o'clock, the load decreases, fHH<dynamic force exceeds the Q2 level, and the cutoff level detection circuit 6
The output of is turned on, but since the delay time t2 is set as long as 60 minutes, the capacitor is not cut off (
11 points), the time comes when the load increases again and the reactive power falls below the Q2 level.

14時をすぎるとさらに負荷が増大し、無効電力はQル
ーベルを下に超え、投入レベル検出回路5の出力がオン
となるが、出力接点al P a2はともにオンでコン
デンサCI 、 C2が投入ずみなので、何の変化も起
きずその状態で維持される(0点)。
After 14:00, the load increases further, the reactive power exceeds the Q rubel, and the output of the input level detection circuit 5 turns on, but the output contacts alP and a2 are both on and the capacitors CI and C2 are closed. Therefore, no change occurs and the state is maintained (0 points).

18時30分すぎになると、無効電力がQ2レベルを上
に超え遮断レベル検出回路6の出力がオンとなり、その
60分後にコンデンサclを遮断する(p点)。21時
になると、軽負荷レベル検出回路11の出力がオンとな
り、その60分後にコンデンサC2を遮断する(q点)
After 18:30, the reactive power exceeds the Q2 level and the output of the cutoff level detection circuit 6 is turned on, and 60 minutes later, the capacitor cl is cut off (point p). At 21:00, the output of the light load level detection circuit 11 is turned on, and 60 minutes later, the capacitor C2 is cut off (point q).
.

第6図を、従来の力率改善例を示した第4図、或いはf
!ss図と比較してみれば、本発明により、従来より一
段と良好な力率改善がなされていること、またコンデン
サの開閉回数が減少していること、が認められるであろ
う。
Figure 6 can be replaced with Figure 4 showing an example of conventional power factor improvement, or
! When compared with the ss diagram, it will be seen that the present invention provides a better power factor improvement than the conventional one, and that the number of times the capacitor is opened and closed is reduced.

以J−n12明したとおりであり、本発明によれば、r
1荷の有効電力を検出して、それがあら力しめ設定し、
ておいた軽負荷レベルをF回ったとき、既投入のコンデ
ン“りを遮断ジーる機能を持っているので、軽負荷時の
i(Aみ無ij+ 771力を軽減でき、特に夜間など
におCjる不要な電力損失を軽減し、力率の進みすぎで
問題となっていた電、圧上昇や波形ひずみなどの悪影響
も少なくできる。
As explained below, according to the present invention, r
Detects the active power of one load and sets it as a limit,
It has a function that shuts off the condensation that has already been put in when the set light load level has been exceeded, so it is possible to reduce the power during light loads, especially at night. This reduces unnecessary power loss due to Cj, and also reduces the negative effects such as voltage and voltage rises and waveform distortions, which have been problems due to excessive power factor advancement.

しかもコンデンサの遮断時の遅延時間を投入時の遅延時
l71)に比べて、長く設定するようにすれば中間負荷
以−1−1すなわち、一般の7711要家での昼rHJ
の負靭による遅れ無効電力の発生に対しては、早めに2
1212勺を投入し、それにより力率の改善を急ぐと共
に、昼休みの時間帯程度の時間長についてCj進み無効
7[先方が限度をR1えて発生してもコンデンサの遮断
を避けるようにして:1ンデンサのσ(I閉回ぎ々を減
らし[7iJ閉廿3マの寿命(交倹周期)をのばすこと
ができる。そして昼間は過排1償ぎみにコンデンサを投
入1゛ることにより、目標力率が達成でき1FNfに、
少数のコンデンサをオン、オフ自動制御して力率を改善
しようとする中小規模の需要家設備にとっては本発明に
よる力率制御装置は好適であると云える。
Furthermore, by setting the delay time when the capacitor is cut off to be longer than the delay time when it is turned on (l71), it is possible to reduce the mid-load by -1-1, that is, the daytime rHJ of a general 7711 main unit.
To prevent the generation of delayed reactive power due to the negative strength of
Input 1,212 liters of power, thereby speeding up the improvement of the power factor, and for a period of time about the length of the lunch break, Cj advance invalid 7 [Even if the other party exceeds the limit R1 and occurs, avoid cutting off the capacitor: 1 It is possible to reduce the σ (I closing cycle) of the capacitor and extend the life (exchange cycle) of 7iJ closure.And by inserting a capacitor 1 just after over-ejection during the day, the target power can be increased. The rate was achieved and it became 1FNf,
It can be said that the power factor control device according to the present invention is suitable for small and medium-sized consumer equipment that attempts to improve the power factor by automatically controlling a small number of capacitors on and off.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の力率制御装置を示すブロック図、第2図
は本発明の一実施例を示すブロック図、第3図は成る負
荷の一日における変動例を示したグラフ、第4図および
第5図はそれぞれ第3図に示す負荷変動例に対し従来の
力率制御装置を適用したことにより得られる力率改善例
を示したグラフ、第6図は、第3図に示した負荷パター
ンに対して本発明の実施例を適用した場合に得られる力
率改善例を示したグラフ、第7図はその場合における第
2図の回路の各部における出力波形を示した波形図、で
ある。 符号説明 1・・・・・・電流検出回路、2・・・・・・電圧検出
回路、3・・・・・・合成回路、4・・・・・・無効電
力・電圧変換器、5・・・・・・投入レベル検出回路、
6・・・・・・遮断レベル検出回路、7・・・・・・遅
延回路、8・・・・・・順序制御回路、9・・・・・・
出力回路、lO・・・・・・有効電力・電圧変換回路、
11・・・・・・軽負荷レベル検出回路、71・・・・
・・分周比すJ替論理回路、72・・・・・・発振計数
一致回路代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清
Fig. 1 is a block diagram showing a conventional power factor control device, Fig. 2 is a block diagram showing an embodiment of the present invention, Fig. 3 is a graph showing an example of daily fluctuations in load, and Fig. 4 5 and 5 are graphs showing an example of power factor improvement obtained by applying a conventional power factor control device to the example of load fluctuation shown in FIG. 3, and FIG. FIG. 7 is a graph showing an example of power factor improvement obtained when the embodiment of the present invention is applied to a pattern, and FIG. 7 is a waveform diagram showing output waveforms at various parts of the circuit in FIG. 2 in that case. . Description of symbols 1...Current detection circuit, 2...Voltage detection circuit, 3...Composition circuit, 4...Reactive power/voltage converter, 5. ..... Closing level detection circuit,
6... Cutoff level detection circuit, 7... Delay circuit, 8... Sequence control circuit, 9...
Output circuit, lO...active power/voltage conversion circuit,
11...Light load level detection circuit, 71...
...J change logic circuit for frequency division ratio, 72...Oscillation count matching circuit Agent Patent attorney Akio Namiki Patent attorney Kiyoshi Matsuzaki

Claims (1)

【特許請求の範囲】 1)電力系統における無効電力を検出し、該無効電力が
一定限度以上の大きさの遅れ無効電力となったときは、
その一定限度を超えた時点から成る第1の遅れ期間を経
過した後に進相用コンデンサを前記電力系統に投入し、
無効電力が一定限度以上の大きさの進み無効亀力又番j
1一定限度以下の大きさの遅れ無効電力となったときc
Jlその一定限度を超えた時点から第2の遅れ期間を経
過した後に既投入の進相用コンデンサを遮断することに
より、負荷力率の改善を図る力率制御装置において、前
記電力系統における有効電力の検出手段を具備し、検出
した有効電力が一定限度以下の低い値であるときは、既
投入の進相用コンデンサを遮断するようにしたことを特
徴とする力率制御装置。 2)特iI’r iM求の範囲第1項に記載の力率制御
装置において、前記第2の遅れ期間を第1の遅れ期間よ
り長く設定したことを特徴とする力率制御装置。
[Claims] 1) When reactive power in the power system is detected and the reactive power becomes lagged reactive power with a magnitude greater than a certain limit,
Injecting the phase advance capacitor into the power system after a first delay period consisting of the time when the certain limit is exceeded;
Advance reactive torque with reactive power greater than a certain limit
1 When the delayed reactive power is below a certain limit c
In a power factor control device that aims to improve a load power factor by cutting off a phase advance capacitor that has already been turned on after a second delay period has elapsed from the point at which the active power in the power system exceeds a certain limit, What is claimed is: 1. A power factor control device, comprising: a detection means, wherein when the detected active power is a low value below a certain limit, a power factor control device that has already been turned on is cut off. 2) The power factor control device according to item 1, wherein the second delay period is set longer than the first delay period.
JP57162342A 1982-09-20 1982-09-20 Power factor controller Granted JPS5953031A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57162342A JPS5953031A (en) 1982-09-20 1982-09-20 Power factor controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57162342A JPS5953031A (en) 1982-09-20 1982-09-20 Power factor controller

Publications (2)

Publication Number Publication Date
JPS5953031A true JPS5953031A (en) 1984-03-27
JPH0261051B2 JPH0261051B2 (en) 1990-12-19

Family

ID=15752727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57162342A Granted JPS5953031A (en) 1982-09-20 1982-09-20 Power factor controller

Country Status (1)

Country Link
JP (1) JPS5953031A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280811A (en) * 1988-05-06 1989-11-13 Mitsubishi Electric Corp Automatic power factor controller
JP2011050123A (en) * 2009-08-25 2011-03-10 Mitsubishi Electric Corp Control unit for phase advanced capacitor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55155524A (en) * 1979-05-21 1980-12-03 Mitsubishi Electric Corp Automatic power factor regulator
JPS55166437A (en) * 1979-06-13 1980-12-25 Matsushita Electric Ind Co Ltd Automatic power factor control device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55155524A (en) * 1979-05-21 1980-12-03 Mitsubishi Electric Corp Automatic power factor regulator
JPS55166437A (en) * 1979-06-13 1980-12-25 Matsushita Electric Ind Co Ltd Automatic power factor control device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280811A (en) * 1988-05-06 1989-11-13 Mitsubishi Electric Corp Automatic power factor controller
JP2011050123A (en) * 2009-08-25 2011-03-10 Mitsubishi Electric Corp Control unit for phase advanced capacitor

Also Published As

Publication number Publication date
JPH0261051B2 (en) 1990-12-19

Similar Documents

Publication Publication Date Title
JP3759613B2 (en) Transmission line power flow controller with unequal variations in transmission angle advance and delay directions
US5450309A (en) Method and device for switching inverters in parallel
CN108880217A (en) Double active bridge DC converter soft start control methods applied to intelligent distribution network
CN107317473B (en) Single-phase double the soft of active bridge DC converter based on triple phase shifts open control method
EP2294683A1 (en) Circuit configuration having a power input and method of work for actuating a power input circuit
CN103311957B (en) A kind of net side converter control method and system
Gama et al. Commissioning and operative experience of TCSC for damping power oscillation in the Brazilian north-south interconnection
US11201497B2 (en) Apparatus and methods to reduce current transient during power mode transfer in uninterruptible power supply
CN110445406A (en) A kind of bimodal smooth transition control method of PWM rectifier
JPS5953031A (en) Power factor controller
EP3425782A1 (en) A ups system operating in the economical mode
US8803496B2 (en) Method of limiting a current supplied by a DC power supply
AU2008357911B2 (en) Control method for a structure converting direct current into alternating current
KR100387588B1 (en) Method of bypass without phase-difference for UPS with phase-difference
CN112994071A (en) Pulse power suppression circuit and suppression method based on double-active direct current converter
CN106961226A (en) A kind of micro- inverter ac side power coupling circuit of six switches
JPS5937653B2 (en) Uninterruptible power system
WO1997007581A1 (en) Static var compensator
RU2249896C2 (en) Single-phase instant-power passive component corrector
JPS60168224A (en) Control method of self-excited converting device of pulse width modulation type
JPS62285119A (en) Make/break control system for capacitor
AlSadat et al. Improving Transients for Droop-Controlled Inverters
JPH06217462A (en) Starting system for reactive power controller
JPS5947929A (en) Automatic power factor controller
JPS629414A (en) Instantaneous reactive and effective power compensating device