JPS595229A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS595229A JPS595229A JP57112484A JP11248482A JPS595229A JP S595229 A JPS595229 A JP S595229A JP 57112484 A JP57112484 A JP 57112484A JP 11248482 A JP11248482 A JP 11248482A JP S595229 A JPS595229 A JP S595229A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display
- display device
- conductive film
- image display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、同一基板上に形成したトランジスタをスイッ
チング素子として液晶を駆動する画像表示装置に関する
ものである。
チング素子として液晶を駆動する画像表示装置に関する
ものである。
液晶による画像表示装置の駆動回路の構成は、同一基板
上に互いに直交するゲート電極群とソース電極群を配列
したトランジスタアレイよシ成シ、一画素の構成は第１
図に示すようにトランジスタ（１）、表示電位記憶容量
（２）、液晶表示画素駆動電極（３）、一画素分の液晶
（４）（液晶表示画素）、ゲート電極（５）、ソース電
極（６）より成る。
上に互いに直交するゲート電極群とソース電極群を配列
したトランジスタアレイよシ成シ、一画素の構成は第１
図に示すようにトランジスタ（１）、表示電位記憶容量
（２）、液晶表示画素駆動電極（３）、一画素分の液晶
（４）（液晶表示画素）、ゲート電極（５）、ソース電
極（６）より成る。
画像の表示は必要な画素へ、ゲート信号、ソース信号を
加えることによシ液晶駆動電極に適当な電位を力え液晶
分子の配列を制御し電気光学的な変調を与えることで画
像を表示する。
加えることによシ液晶駆動電極に適当な電位を力え液晶
分子の配列を制御し電気光学的な変調を与えることで画
像を表示する。
液晶は、短期間にトランジスタから表示電位記憶容量に
電荷を蓄積し、長期間にわたって保持する電位によって
駆動されるために、トランジスタのオフ時の液晶及びト
ランジスタの抵抗による電荷の放電による電位低下を防
ぐために充分大きな表示電位記憶容量を必要と子る。
電荷を蓄積し、長期間にわたって保持する電位によって
駆動されるために、トランジスタのオフ時の液晶及びト
ランジスタの抵抗による電荷の放電による電位低下を防
ぐために充分大きな表示電位記憶容量を必要と子る。
従来の画像表示装置の一画素の構成の平面図を第２図に
、第２図Ａ−Ａ’間の断面構造を第６図に示す。第６図
において第２図と対応する構成には同一符号をつけ千表
わしている。
、第２図Ａ−Ａ’間の断面構造を第６図に示す。第６図
において第２図と対応する構成には同一符号をつけ千表
わしている。
（７）はＡＩ、 Ｏｒ、 Ｍｏ等の金属膜等の導電膜に
よるゲート電極、（８）は金属若しくはＩｎ２Ｏ３，５
ｎ０２等の透明導電膜で表示電位記憶容量の片側電極、
０→はＳ ｉ０２ 、 Ｓ ｉ３ Ｎ４等のゲート絶縁
膜、（９）は非晶質シリコン、多結晶シリコン、レーザ
ーアニールされたシリコン、ＣｄＳｅ等の半導体、００
）はＡＩ。
よるゲート電極、（８）は金属若しくはＩｎ２Ｏ３，５
ｎ０２等の透明導電膜で表示電位記憶容量の片側電極、
０→はＳ ｉ０２ 、 Ｓ ｉ３ Ｎ４等のゲート絶縁
膜、（９）は非晶質シリコン、多結晶シリコン、レーザ
ーアニールされたシリコン、ＣｄＳｅ等の半導体、００
）はＡＩ。
Ｎｉ等によるソース電極、０］）はドレイン電極、０］
は工ｎ２０３．５ｎ０２等の液晶表示画素駆動電極、０
→は（１］）、 ０３間の５ｉ０２． Ｓｉ３Ｎ４等に
よる層間絶縁膜で、この絶縁膜の除去された部分αので
（１１）と（１′３とのコンタクトがなされている。０
０はポリイミド等のポリマー膜等の液晶の配向処理層、
翰はガラス、セラミックス等の基板である。この（４）
に対向する基板Ｈには、１．ｎ２０３．５ｎ０２等Ａ液
晶駆動電極（１乃とポリマー膜等の液晶の配向処理層０
→が形成される。二枚の基板間に挟持される（１９）は
液晶である。勿論配向処理層αＱ１はＳ ｉ ０２ 、
Ｓ ｉ３Ｎ４等の絶縁膜上にポリマー膜等の積層され
た構造でもよい。
は工ｎ２０３．５ｎ０２等の液晶表示画素駆動電極、０
→は（１］）、 ０３間の５ｉ０２． Ｓｉ３Ｎ４等に
よる層間絶縁膜で、この絶縁膜の除去された部分αので
（１１）と（１′３とのコンタクトがなされている。０
０はポリイミド等のポリマー膜等の液晶の配向処理層、
翰はガラス、セラミックス等の基板である。この（４）
に対向する基板Ｈには、１．ｎ２０３．５ｎ０２等Ａ液
晶駆動電極（１乃とポリマー膜等の液晶の配向処理層０
→が形成される。二枚の基板間に挟持される（１９）は
液晶である。勿論配向処理層αＱ１はＳ ｉ ０２ 、
Ｓ ｉ３Ｎ４等の絶縁膜上にポリマー膜等の積層され
た構造でもよい。
この従来の画像表示装置においては、表示電位記憶容量
が液晶表示画素駆動電極部分に形成されているため、一
様な広い表示面積が得にくいことと、透過型表示装置に
おいてはこの部分で透明導電膜が三層、即ち（８）、
Ｏｉ、 （１７）の三層になり、二層の部分に比し７て
光の透過率が・イ氏く、表示性能上好ましくない性質を
有していた。
が液晶表示画素駆動電極部分に形成されているため、一
様な広い表示面積が得にくいことと、透過型表示装置に
おいてはこの部分で透明導電膜が三層、即ち（８）、
Ｏｉ、 （１７）の三層になり、二層の部分に比し７て
光の透過率が・イ氏く、表示性能上好ましくない性質を
有していた。
本発明の目的は上記表示性能を向上させることにあり、
表示電位記憶容量をトランジスタ部分に形成することに
より、一様な広い表示面積を得１１．透過型表示装置に
おいては透明導電膜を二層にすることによって一様な高
い光の透過率を得ることにある。
表示電位記憶容量をトランジスタ部分に形成することに
より、一様な広い表示面積を得１１．透過型表示装置に
おいては透明導電膜を二層にすることによって一様な高
い光の透過率を得ることにある。
その目的を達成する本発明は、同一基板−Ｆに形成した
複数のトランジスタ素子によって駆動される液晶を用い
て表示を行なう画像表示装置において、液晶表示画素の
表示電位記憶容量を絶縁膜を介してトランジスタ上に配
置し形成することを要旨とする。
複数のトランジスタ素子によって駆動される液晶を用い
て表示を行なう画像表示装置において、液晶表示画素の
表示電位記憶容量を絶縁膜を介してトランジスタ上に配
置し形成することを要旨とする。
本発明の画像表示装置の実施例における一画素の構成の
平面図を第４図、第４図Ｂ−Ｂ’間の断面構造を第５図
に示す。第４図においては第２図と、第５図においては
第３図と、また第４図および第５図の対応する構成には
同一符号をつけて表わしている。第３図で（８）−α→
、０→−α′３によって構成される表示電位記憶容量は
第５図ではトランジスタ上に絶縁膜（ハ）を介して、絶
縁膜（ハ）を挟持する第１の導電膜（イ）および第２の
導電膜０３によって構成され、第２の導電膜は液晶表示
画素駆動電極を兼ねている。
平面図を第４図、第４図Ｂ−Ｂ’間の断面構造を第５図
に示す。第４図においては第２図と、第５図においては
第３図と、また第４図および第５図の対応する構成には
同一符号をつけて表わしている。第３図で（８）−α→
、０→−α′３によって構成される表示電位記憶容量は
第５図ではトランジスタ上に絶縁膜（ハ）を介して、絶
縁膜（ハ）を挟持する第１の導電膜（イ）および第２の
導電膜０３によって構成され、第２の導電膜は液晶表示
画素駆動電極を兼ねている。
導電膜（イ）はＡｌ、 Ｏｒ、 Ｍｏ、 Ｎｉ等の金属
若しくはＩｎ２Ｏ３，５ｎ０２等で形成され、絶縁膜（
ト）、（ハ）は５１０２、Ｓｉ３Ｎ４等で形成される。
若しくはＩｎ２Ｏ３，５ｎ０２等で形成され、絶縁膜（
ト）、（ハ）は５１０２、Ｓｉ３Ｎ４等で形成される。
（ハ）は（ハ）、（ハ）の絶縁膜の除去された部分で０
］）と（１１とのコンタクトがなされる。
］）と（１１とのコンタクトがなされる。
表示電位記憶容量が、トランジスタ上に形成されたこと
によって、液晶表示画素連動電極部分の構成が簡素にな
り、広い表示面積が得られ、第２の導電膜α］を透明導
電膜とすることによって、一様な高い光の透過率を有す
る透過型表示装置を得ることができる。
によって、液晶表示画素連動電極部分の構成が簡素にな
り、広い表示面積が得られ、第２の導電膜α］を透明導
電膜とすることによって、一様な高い光の透過率を有す
る透過型表示装置を得ることができる。
この実施例は、半導体がゲート上に形成される倒置型構
造であるため、半導体（９）をゲート電極（７）および
表示電位記憶容量の片側電極（イ）の内側に配置しかつ
（７）、（ハ）を金属膜で形成することによって半導体
部分への遮光を行い、トランジスタのオフ時での光によ
るリーク電流をおさえ、ライブ状に引き出した電極であ
る。この外部端子（液晶表示画素周辺の接続端子）の構
成を平面図は第６図に第６図Ｃ−Ｃ制の断面構造を第７
図に示す。（ハ）は絶縁膜Ｕ→、は）を介してゲート電
極（７）上に形成されているため、第１図に示されるｖ
、すなわち電１の導電膜（ハ）の電位は外部で任意に設
定できる。液晶駆動電極の電位ＶＣと同電位にできるほ
か、外部端子の構成の平面図第８図のように、近傍のゲ
ート電極と接続することによって、Ｖ、は近傍のゲート
電極電位と同電位にできる。第９図は第８図Ｄ−Ｄ’間
の断面構造を示しておシ、第６図乃至第９図においては
第５図と対応する構成に同一符号をつけて表わしている
。この構造にしたことによって、電極（７）とＱ埠を外
部において（ハ）の如く導電性テープ若しくは剥離可能
な導電性ペースト等で接続すれば（７）と（ロ）の間の
絶縁膜が電気的に保設されるために、静電破壊を生じる
ことなく液晶の配向処理をラビング法で行なうことがで
きる。
造であるため、半導体（９）をゲート電極（７）および
表示電位記憶容量の片側電極（イ）の内側に配置しかつ
（７）、（ハ）を金属膜で形成することによって半導体
部分への遮光を行い、トランジスタのオフ時での光によ
るリーク電流をおさえ、ライブ状に引き出した電極であ
る。この外部端子（液晶表示画素周辺の接続端子）の構
成を平面図は第６図に第６図Ｃ−Ｃ制の断面構造を第７
図に示す。（ハ）は絶縁膜Ｕ→、は）を介してゲート電
極（７）上に形成されているため、第１図に示されるｖ
、すなわち電１の導電膜（ハ）の電位は外部で任意に設
定できる。液晶駆動電極の電位ＶＣと同電位にできるほ
か、外部端子の構成の平面図第８図のように、近傍のゲ
ート電極と接続することによって、Ｖ、は近傍のゲート
電極電位と同電位にできる。第９図は第８図Ｄ−Ｄ’間
の断面構造を示しておシ、第６図乃至第９図においては
第５図と対応する構成に同一符号をつけて表わしている
。この構造にしたことによって、電極（７）とＱ埠を外
部において（ハ）の如く導電性テープ若しくは剥離可能
な導電性ペースト等で接続すれば（７）と（ロ）の間の
絶縁膜が電気的に保設されるために、静電破壊を生じる
ことなく液晶の配向処理をラビング法で行なうことがで
きる。
ところで反射型表示装置においては（ハ）は金属膜等で
よく、上記幾つかの利点を有するものである。
よく、上記幾つかの利点を有するものである。
第４図、第５図に示される実施例の変形として、トラン
ジスタ素子に接続される表示電位記憶容量を絶縁膜を介
して隣接するトランジスタ上に配置し７へ実施例におけ
る一画素近傍の構成の平面図を第１０図に、第１０図Ｅ
−Ｅ’間の断面構造を第１１図に示す。第１０図、第１
１図は第４図、第５図と対応する構成に同一符号をつけ
て表わしている。異なる点はＦ領域の液晶表示画素駆動
電極が隣接するＦ′領域のトランジスタ上までのびてお
シ、導電膜０→と絶縁膜鉤）を挟持することによって表
示電位記憶容量をトランジスタ上に絶縁膜翰を介して配
置し形成していることである。
ジスタ素子に接続される表示電位記憶容量を絶縁膜を介
して隣接するトランジスタ上に配置し７へ実施例におけ
る一画素近傍の構成の平面図を第１０図に、第１０図Ｅ
−Ｅ’間の断面構造を第１１図に示す。第１０図、第１
１図は第４図、第５図と対応する構成に同一符号をつけ
て表わしている。異なる点はＦ領域の液晶表示画素駆動
電極が隣接するＦ′領域のトランジスタ上までのびてお
シ、導電膜０→と絶縁膜鉤）を挟持することによって表
示電位記憶容量をトランジスタ上に絶縁膜翰を介して配
置し形成していることである。
この実施例においても前記実施例と同様に本発明の目的
を達成し、幾つかの付随効果を同様に有するものである
。とシわけ外部端子の構成を平面図第１２図、第１２図
Ｇ−Ｇ’間の断面構造図第１６図の如くして、同一トラ
ンジスタにおけるゲート電極（７）と表示電位記憶容量
の片側電極（イ）を接続することによって、トランジス
タを二重ゲート構造にし、また絶縁膜（ハ）をゲート絶
縁膜０４と同程度の厚さにしてコンダクタンスを上げる
ことができる。
を達成し、幾つかの付随効果を同様に有するものである
。とシわけ外部端子の構成を平面図第１２図、第１２図
Ｇ−Ｇ’間の断面構造図第１６図の如くして、同一トラ
ンジスタにおけるゲート電極（７）と表示電位記憶容量
の片側電極（イ）を接続することによって、トランジス
タを二重ゲート構造にし、また絶縁膜（ハ）をゲート絶
縁膜０４と同程度の厚さにしてコンダクタンスを上げる
ことができる。
上記二つの実施例は倒置型構造のトランジスタによるも
のであったが、正置型構造のトランジスタによる実施例
として一画素近傍の構成の平面図を第１４図に、第１４
図Ｈ−Ｈ′間の断面構造を第１５図に示す。第１５図の
第３図との相違は半導体層（９）上にゲート絶縁膜α憎
を介してゲート電極（７）が構成されていることであり
、ソース・ドレイン電極（１１、’ （１１）もゲート
電極下にある。表示電位記憶容量は、前記実施例第１０
図、第１１図と同様にＦ領域の液晶表示画素駆動電極０
１が隣接するＦ′領域のトランジスタ上までのびること
により、トランジスタを形成するゲエト電極（７）と（
１３Ｋ挟持される絶縁膜（社）から構成されている。（
１３は透過型表示装置では透明導電膜で、反射型表示装
置では透明導電膜の他、金属膜等でよい。本実施例では
構造上ｖ１の電位は隣接ゲート電位となっている。
のであったが、正置型構造のトランジスタによる実施例
として一画素近傍の構成の平面図を第１４図に、第１４
図Ｈ−Ｈ′間の断面構造を第１５図に示す。第１５図の
第３図との相違は半導体層（９）上にゲート絶縁膜α憎
を介してゲート電極（７）が構成されていることであり
、ソース・ドレイン電極（１１、’ （１１）もゲート
電極下にある。表示電位記憶容量は、前記実施例第１０
図、第１１図と同様にＦ領域の液晶表示画素駆動電極０
１が隣接するＦ′領域のトランジスタ上までのびること
により、トランジスタを形成するゲエト電極（７）と（
１３Ｋ挟持される絶縁膜（社）から構成されている。（
１３は透過型表示装置では透明導電膜で、反射型表示装
置では透明導電膜の他、金属膜等でよい。本実施例では
構造上ｖ１の電位は隣接ゲート電位となっている。
なお第１４図は第２図および第１０図と、第１５図は第
３図および第１１図と対応する構成は同一の符号をつけ
て表わしている。
３図および第１１図と対応する構成は同一の符号をつけ
て表わしている。
またこの実施例は第１１図で述べたように二重ゲート構
造にすることができる。二重ゲート構造による実施例に
おける一画素近傍の構成の平面図を第１６図に、第１６
・図工−１７間の断面構造を第１７図に示す。第１６図
、第１７図は第１４図、第１５図と対応する構成に同一
符号をつけて表わしている。異なる点は半導体（９）の
下に絶縁膜（ハ）を介してゲート電極（ハ）を形成して
いることであシ、（ハ）を（７）、例えば第１２図、第
１３図におけるＱ→と（７）の如くと接続して二重ゲ−
１−構造にしていることである。この二重ゲート構造の
利点はトランジスタのコンダクタンスの向上、半導体の
遮光、二重ゲート電極間の構成要素の電気的な保護等で
ある。
造にすることができる。二重ゲート構造による実施例に
おける一画素近傍の構成の平面図を第１６図に、第１６
・図工−１７間の断面構造を第１７図に示す。第１６図
、第１７図は第１４図、第１５図と対応する構成に同一
符号をつけて表わしている。異なる点は半導体（９）の
下に絶縁膜（ハ）を介してゲート電極（ハ）を形成して
いることであシ、（ハ）を（７）、例えば第１２図、第
１３図におけるＱ→と（７）の如くと接続して二重ゲ−
１−構造にしていることである。この二重ゲート構造の
利点はトランジスタのコンダクタンスの向上、半導体の
遮光、二重ゲート電極間の構成要素の電気的な保護等で
ある。
この実施例において（ハ）を適当な厚さにし、（ハ）を
ゲート電極と直接接続せず、所望の時のみ第７図のよう
に接続して（ハ）と（７）の間の電気的な保護および半
導体の遮光を行なうように変形することもできる。
ゲート電極と直接接続せず、所望の時のみ第７図のよう
に接続して（ハ）と（７）の間の電気的な保護および半
導体の遮光を行なうように変形することもできる。
以上幾つかの実施例に基づいて本発明を説明してきたが
、本発明は液晶による画像表示装置において、液晶表示
画素の表示電位記憶容量を絶縁膜を介してトランジスタ
上に配置し形成することを要旨としているため、トラン
ジスタの形状等に何ら規制されるものでなく、またトラ
ンジスタの形成される基板にしてもガラス等の絶縁性基
板のほか、アルミナ等のセラミックス基板、あるいはシ
リコン等の半導体基板、能動素子部を絶縁膜、半導体膜
を介して形成される金属基板等も使用することができる
。
、本発明は液晶による画像表示装置において、液晶表示
画素の表示電位記憶容量を絶縁膜を介してトランジスタ
上に配置し形成することを要旨としているため、トラン
ジスタの形状等に何ら規制されるものでなく、またトラ
ンジスタの形成される基板にしてもガラス等の絶縁性基
板のほか、アルミナ等のセラミックス基板、あるいはシ
リコン等の半導体基板、能動素子部を絶縁膜、半導体膜
を介して形成される金属基板等も使用することができる
。
本発明の画像表示装置によって、透過型、反射型いずれ
にも、広く一様に平担な表示画素が得られ、高品質な画
像表示装置が達成される。
にも、広く一様に平担な表示画素が得られ、高品質な画
像表示装置が達成される。
なお、この外生導体部分に悪影響をおよぼさない範囲内
で導電膜として一部に有機導電膜を用いる、絶縁膜の一
部をポリイミド等の有機絶縁膜とすることも可能である
。
で導電膜として一部に有機導電膜を用いる、絶縁膜の一
部をポリイミド等の有機絶縁膜とすることも可能である
。
又、液晶自体及び液晶の配向処理層については詳しく述
べなかったが、公知の種々のものが使用でき、ネマチッ
ク液晶、それにコレステリック液晶、光学活性物質、２
色性色素、その他各種添加剤等を必要に応じて添加した
もの等が使用でき、配向処理層もポリイミド、シリコン
系ラダーポリマー等の有機樹脂をはじめ５ｉ０２等の無
機質、シラン等の垂直配向剤等種々のものが使用できる
。
べなかったが、公知の種々のものが使用でき、ネマチッ
ク液晶、それにコレステリック液晶、光学活性物質、２
色性色素、その他各種添加剤等を必要に応じて添加した
もの等が使用でき、配向処理層もポリイミド、シリコン
系ラダーポリマー等の有機樹脂をはじめ５ｉ０２等の無
機質、シラン等の垂直配向剤等種々のものが使用できる
。
さらに液晶層を２層に形成するカラーフィルター、偏光
板を積層する、文字、図形、枠等を印刷すムノングレア
処理する、光源を設ける等公知の液晶表示装置の応用が
適用しうる。
板を積層する、文字、図形、枠等を印刷すムノングレア
処理する、光源を設ける等公知の液晶表示装置の応用が
適用しうる。
第１図は画像表示装置の一画素の構成図、第２図は従来
の画像表示装置の一画素の構成の平面図、 第６図は第２図の部分断面構造図、 第４図は本発明の画像表示装置の一画素の構成の平面図
、 第５図は第４図の部分断面構造図、 第６図は本発明の画像表示装置の外部端子の構成の平面
図、 第７図は第６図の部分断面構造図、 第８図は本発明の画像表示装置の外部端子の構成の平面
図、 第９図は第８図の部分断面構造図、 第１０図は本発明の画像表示装置の一画素の構成の平面
図、 第１１図は第１０図の部分断面構造図、第１２図は本発
明の画像表示装置の外部端子の構成の平面図、 第１３図は第１２図の部分断面構造図、第１４図は本発
明の画像表示装置の一画素の構成の平面図、 第１５図は第１４図の部分断面構造図、第１６図は本発
明の画像表示装置の一画素の構成の平面図、 第１７図は第１６図の部分断面構造図である。 ７・・・ゲート電極 １３・・・液晶表示画素駆動電極 ２２・・・表示電位記憶容量の片側の電極２４．２７・
・・表示電位記憶容量を構成する絶縁膜 才８画 す？阻 才１１関 才／２１１（才１３川 Ｕ 才／Ａ７Ｉ４ 才／７ｆｆｉ 手続二Ｎｆｔ１Ｅ書 昭和５７年 ７月２７０ 特４′１゛庁長官 若杉和夫殿 １、事件の表示 昭和５７ （ｒ’１．＋ｉ１１’＋ｌｍｆｆ１１＋ ２
／＋ ８７Ｉ 号２、発明の名称 画像表示装置 ３、補正をする者 事件との関係 特許出願人 住所 東京都千代［Ｕ区九の内二丁目１番２Ｓ′３氏
名 （００・１）旭硝子株式会社 ４、代理人 自発ｈｌｉ ｉｌ三 ６、補正により増加Ｊる発明の数 なし７、補ｉＥ
の対象 ８、補正の内容 （（）明細書第７頁第１１行［電１の導電膜ｊを１第１
の導電膜」に訂正する。 （２）明相Ｊ）第８頁第５行ｒ（２５）Ｊをｒ（＋３）
Ｊに訂正する。 （３）明細書第７頁第１１行「々１１＜と」を「如く」
に訂正する、（４）明、ｆｌＩＩ古第１２頁第１５行「
シラン」を［［１°鳴′１シラン系カツブリンク剤Ｊに
訂１［１イ）。 （５）明■ｌＩ ｉ！＋第１２頁第１７′ｔｉ、Ｉ ８
’（ｊｒ影形成るカラーフＣルター偏光（反」を１形成
する、カラーフＣルター ・偏光板」に訂ＩＥオる。 （６）明細占第１３頁第１ｆｉｌ・１１図面のｔ＜ＹＫ
ｔ＋＋な説明」をｒ ｌｌ 、 （（４面の簡！ＩＬな
説明」にｉｉＪ正す；：〉、（７）第１３図を別紙の如
く３１正する。ＧＬｆ Ｆ；、 ７を挿入１７．・７）
（８）第１１Ｉ図を別紙の／Ｉｌ ＜ ｉｆＪ正する、
。 以１− 才／３用 ｆ／４ 阻
の画像表示装置の一画素の構成の平面図、 第６図は第２図の部分断面構造図、 第４図は本発明の画像表示装置の一画素の構成の平面図
、 第５図は第４図の部分断面構造図、 第６図は本発明の画像表示装置の外部端子の構成の平面
図、 第７図は第６図の部分断面構造図、 第８図は本発明の画像表示装置の外部端子の構成の平面
図、 第９図は第８図の部分断面構造図、 第１０図は本発明の画像表示装置の一画素の構成の平面
図、 第１１図は第１０図の部分断面構造図、第１２図は本発
明の画像表示装置の外部端子の構成の平面図、 第１３図は第１２図の部分断面構造図、第１４図は本発
明の画像表示装置の一画素の構成の平面図、 第１５図は第１４図の部分断面構造図、第１６図は本発
明の画像表示装置の一画素の構成の平面図、 第１７図は第１６図の部分断面構造図である。 ７・・・ゲート電極 １３・・・液晶表示画素駆動電極 ２２・・・表示電位記憶容量の片側の電極２４．２７・
・・表示電位記憶容量を構成する絶縁膜 才８画 す？阻 才１１関 才／２１１（才１３川 Ｕ 才／Ａ７Ｉ４ 才／７ｆｆｉ 手続二Ｎｆｔ１Ｅ書 昭和５７年 ７月２７０ 特４′１゛庁長官 若杉和夫殿 １、事件の表示 昭和５７ （ｒ’１．＋ｉ１１’＋ｌｍｆｆ１１＋ ２
／＋ ８７Ｉ 号２、発明の名称 画像表示装置 ３、補正をする者 事件との関係 特許出願人 住所 東京都千代［Ｕ区九の内二丁目１番２Ｓ′３氏
名 （００・１）旭硝子株式会社 ４、代理人 自発ｈｌｉ ｉｌ三 ６、補正により増加Ｊる発明の数 なし７、補ｉＥ
の対象 ８、補正の内容 （（）明細書第７頁第１１行［電１の導電膜ｊを１第１
の導電膜」に訂正する。 （２）明相Ｊ）第８頁第５行ｒ（２５）Ｊをｒ（＋３）
Ｊに訂正する。 （３）明細書第７頁第１１行「々１１＜と」を「如く」
に訂正する、（４）明、ｆｌＩＩ古第１２頁第１５行「
シラン」を［［１°鳴′１シラン系カツブリンク剤Ｊに
訂１［１イ）。 （５）明■ｌＩ ｉ！＋第１２頁第１７′ｔｉ、Ｉ ８
’（ｊｒ影形成るカラーフＣルター偏光（反」を１形成
する、カラーフＣルター ・偏光板」に訂ＩＥオる。 （６）明細占第１３頁第１ｆｉｌ・１１図面のｔ＜ＹＫ
ｔ＋＋な説明」をｒ ｌｌ 、 （（４面の簡！ＩＬな
説明」にｉｉＪ正す；：〉、（７）第１３図を別紙の如
く３１正する。ＧＬｆ Ｆ；、 ７を挿入１７．・７）
（８）第１１Ｉ図を別紙の／Ｉｌ ＜ ｉｆＪ正する、
。 以１− 才／３用 ｆ／４ 阻
Claims (6)
- （１）同一基板上に形成した複数のトランジスタ素子に
よって駆動される液晶を用いて表示を行なう画像表示装
置において、液晶表示画素の表示電位記憶容量を絶縁膜
を介してトランジスタ上に配置し形成することを特徴と
する画像表示装置。 - （２）表示電位記憶容量は、絶縁膜を挟持する第１及び
第２の導電膜により構成し、第１の導電極とし、第２の
導電膜は液晶表示画素駆動電極を兼ねることを特徴とす
る特許請求範囲味 ・１項記載の画像表示装置。 - （３）表示電位記憶容量は、トランジスタを形成するゲ
ート電極と導電膜間に挟持される絶縁膜によ多構成し、
導電膜は液晶表示画素駆動電極を兼ねることを特徴とす
る特許請求範囲第１項記載の画像表示装置。 - （４）表示電位記憶容量を形成する第２の導電膜が透明
導電膜によ多形成されることを特徴とする特許請求範囲
第２項記載の画像表示装置。 - （５）表示電位記憶容量を形成する導電膜が透明導電膜
によ多形成されることを特徴とする特許請求範囲第３項
記載の画像表示装置。 - （６）トランジスタ素子に接続される表示電位記憶容量
を絶縁膜を介して隣接するトランジスタ上に配置するこ
とを特徴とする特許請求範囲第１項乃至第５項のいずれ
か一項記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112484A JPS595229A (ja) | 1982-07-01 | 1982-07-01 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112484A JPS595229A (ja) | 1982-07-01 | 1982-07-01 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595229A true JPS595229A (ja) | 1984-01-12 |
| JPH031648B2 JPH031648B2 (ja) | 1991-01-11 |
Family
ID=14587792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112484A Granted JPS595229A (ja) | 1982-07-01 | 1982-07-01 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595229A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| JPS6064379A (ja) * | 1983-09-20 | 1985-04-12 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
| JPS60192370A (ja) * | 1984-03-13 | 1985-09-30 | Seiko Instr & Electronics Ltd | 薄膜トランジスタアレイ |
| JPS60230117A (ja) * | 1984-04-27 | 1985-11-15 | Seiko Instr & Electronics Ltd | 記憶容量内蔵型液晶表示装置 |
| JPS61185725A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | 投写型液晶表示装置 |
| JPS63202719A (ja) * | 1987-02-19 | 1988-08-22 | Fujitsu Ltd | 薄膜トランジスタマトリクス |
| JPS6424232A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Thin film transistor matrix |
| JPS6472121A (en) * | 1987-09-11 | 1989-03-17 | Fujitsu Ltd | Active matrix type liquid crystal device |
| JPH04280226A (ja) * | 1991-03-08 | 1992-10-06 | Nec Corp | 薄膜トランジスタ素子アレイおよびその駆動方法 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| JPH11149076A (ja) * | 1997-11-18 | 1999-06-02 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US6834686B2 (en) | 2002-09-09 | 2004-12-28 | Delaware Capital Formation, Inc. | Tank pressure management system |
| JP2022058383A (ja) * | 2015-03-19 | 2022-04-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1982
- 1982-07-01 JP JP57112484A patent/JPS595229A/ja active Granted
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| JPS6064379A (ja) * | 1983-09-20 | 1985-04-12 | セイコーインスツルメンツ株式会社 | 液晶表示装置 |
| JPS60192370A (ja) * | 1984-03-13 | 1985-09-30 | Seiko Instr & Electronics Ltd | 薄膜トランジスタアレイ |
| JPS60230117A (ja) * | 1984-04-27 | 1985-11-15 | Seiko Instr & Electronics Ltd | 記憶容量内蔵型液晶表示装置 |
| JPS61185725A (ja) * | 1985-02-13 | 1986-08-19 | Nec Corp | 投写型液晶表示装置 |
| JPS63202719A (ja) * | 1987-02-19 | 1988-08-22 | Fujitsu Ltd | 薄膜トランジスタマトリクス |
| JPS6424232A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Thin film transistor matrix |
| JPS6472121A (en) * | 1987-09-11 | 1989-03-17 | Fujitsu Ltd | Active matrix type liquid crystal device |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| JPH04280226A (ja) * | 1991-03-08 | 1992-10-06 | Nec Corp | 薄膜トランジスタ素子アレイおよびその駆動方法 |
| JPH11149076A (ja) * | 1997-11-18 | 1999-06-02 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US6834686B2 (en) | 2002-09-09 | 2004-12-28 | Delaware Capital Formation, Inc. | Tank pressure management system |
| JP2022058383A (ja) * | 2015-03-19 | 2022-04-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031648B2 (ja) | 1991-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| TW591282B (en) | Liquid crystal display device and image display device | |
| TWI359297B (en) | Liquid crystal display and thin film transistor pa | |
| JP3788649B2 (ja) | 液晶表示装置 | |
| CN100487541C (zh) | 液晶显示装置 | |
| TWI238914B (en) | Liquid crystal display | |
| US7595855B2 (en) | Liquid crystal display and manufacturing method thereof | |
| JP4011725B2 (ja) | 液晶表示装置 | |
| TW200302384A (en) | Liquid crystal display device | |
| JPS6126646B2 (ja) | ||
| JPS595229A (ja) | 画像表示装置 | |
| TW594305B (en) | IPS-LCD device with a color filter formed on an array substrate | |
| JP2006135336A (ja) | 薄膜トランジスタ表示板 | |
| JPH10153793A (ja) | 液晶表示装置 | |
| TWI359979B (en) | Liquid crystal display | |
| US5861928A (en) | Liquid crystal display device having opening portions | |
| TW594160B (en) | Reflective electrooptic device and electronic apparatus | |
| JPH04204831A (ja) | アクティブマトリクス基板 | |
| JP4712402B2 (ja) | 下部表示板及び下部表示板を含む液晶表示装置およびその製造方法 | |
| KR100462376B1 (ko) | 반사형 액정표시장치 및 그 제조방법 | |
| JP2004093654A (ja) | 液晶表示器及びその製造方法 | |
| JPS60133493A (ja) | マトリツクス型液晶表示装置 | |
| JP2003215556A (ja) | 液晶表示素子 | |
| JP2975570B2 (ja) | アクティブマトリクス表示装置 | |
| JPH06208114A (ja) | 低抵抗電極を用いた液晶表示素子 |