JPS5947513B2 - ブラウン管補正装置 - Google Patents
ブラウン管補正装置Info
- Publication number
- JPS5947513B2 JPS5947513B2 JP55168148A JP16814880A JPS5947513B2 JP S5947513 B2 JPS5947513 B2 JP S5947513B2 JP 55168148 A JP55168148 A JP 55168148A JP 16814880 A JP16814880 A JP 16814880A JP S5947513 B2 JPS5947513 B2 JP S5947513B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- correction
- terminal
- digital
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
- H04N9/28—Arrangements for convergence or focusing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
本発明は、ブラウン管の補正装置に関するものである。
シャドー ・マスク式ブラウン管における誤収束の補正
に関して、本発明の概要を述べるが、当然のことながら
これはブラウン管にみられる他の種類の非直線性、例え
ば誤収束あるいはピン・クッションのひずみにも適用で
きる。シャドー・マスクは、カラーブラウン管の色純度
を確保するための、すなわち、各電子銃からの電子線に
よつて活性化されるとそれぞれの色を発する各リン光体
のみに当たるようにするための視差装置である。
に関して、本発明の概要を述べるが、当然のことながら
これはブラウン管にみられる他の種類の非直線性、例え
ば誤収束あるいはピン・クッションのひずみにも適用で
きる。シャドー・マスクは、カラーブラウン管の色純度
を確保するための、すなわち、各電子銃からの電子線に
よつて活性化されるとそれぞれの色を発する各リン光体
のみに当たるようにするための視差装置である。
各リン光体がスクリーン面に沈着されているパターンは
、シャドー・マスク中の孔のパターンと同一であるが、
各パターンは互いに僅かずつ離れていて、各電子銃力号
Lを通して、それが活性化すべきリン光体のみを見るこ
とができるようになつている。通常用いられるパターン
は、円い穴のセット、精密整列管における如き垂直なス
リット列、あるいは開口グリッド管における如きスクリ
ーンの上端から下端へと伸びる垂直なスリットである。
シャドー・マスク式ブラウン管に伴なう問題は、異なる
各電子銃からの電子線が確実にシャドー・マスクに一致
するようにする問題である。
、シャドー・マスク中の孔のパターンと同一であるが、
各パターンは互いに僅かずつ離れていて、各電子銃力号
Lを通して、それが活性化すべきリン光体のみを見るこ
とができるようになつている。通常用いられるパターン
は、円い穴のセット、精密整列管における如き垂直なス
リット列、あるいは開口グリッド管における如きスクリ
ーンの上端から下端へと伸びる垂直なスリットである。
シャドー・マスク式ブラウン管に伴なう問題は、異なる
各電子銃からの電子線が確実にシャドー・マスクに一致
するようにする問題である。
これによって、リン光体パターンのそれぞれの要素が各
i電子銃によつて同時に活性化され、原色の混合により
はつきり規定された二次色を生成できるようになる。こ
のような一致が起こらないと、各々の色が分離して見え
るようになる。この問題は収束問題と呼ばれ、家庭用テ
レビ受像機の視聴者にな、らある程度までの誤収束は見
えず、あるいはそれが許容されるが、データ表示端末と
してカラー・ブラウン管を使用し、多分スクリーンから
lmの所で見る者にとつては同じ程度の誤収束が受容れ
られないということがかなりある。家庭用テレビ受像機
における誤収束を満足できるように補正することは、電
子線の位置に応じて主偏向コイルの効果を大きくしある
いは小さくする補正コイルを取付けることによつて実現
されている。
i電子銃によつて同時に活性化され、原色の混合により
はつきり規定された二次色を生成できるようになる。こ
のような一致が起こらないと、各々の色が分離して見え
るようになる。この問題は収束問題と呼ばれ、家庭用テ
レビ受像機の視聴者にな、らある程度までの誤収束は見
えず、あるいはそれが許容されるが、データ表示端末と
してカラー・ブラウン管を使用し、多分スクリーンから
lmの所で見る者にとつては同じ程度の誤収束が受容れ
られないということがかなりある。家庭用テレビ受像機
における誤収束を満足できるように補正することは、電
子線の位置に応じて主偏向コイルの効果を大きくしある
いは小さくする補正コイルを取付けることによつて実現
されている。
補正コイルに対する電流は、主偏向コイルから直接にあ
るいは間接に導かれる。しかしながらこのような技術で
はより要求の厳しいデータ表示端末の標準にうまく適合
せず、また大型(66cm)のテレビ・スクリーンにう
まく応用することはできていない。電流電源の調節は、
複数の電位差計に対する一連の複雑な調節によるもので
、不慣れなユーザーには不可能である。もう1つの方法
が、英国特許明細書第1517119号および我々の出
願中の英国特許出願第38584/77号に記述されて
いる。
るいは間接に導かれる。しかしながらこのような技術で
はより要求の厳しいデータ表示端末の標準にうまく適合
せず、また大型(66cm)のテレビ・スクリーンにう
まく応用することはできていない。電流電源の調節は、
複数の電位差計に対する一連の複雑な調節によるもので
、不慣れなユーザーには不可能である。もう1つの方法
が、英国特許明細書第1517119号および我々の出
願中の英国特許出願第38584/77号に記述されて
いる。
補正コイルに送られる補正電流の表示がデジタル記憶装
置に記憶され、一般的にはスクリーンの256の区画そ
れぞれについて異なる補正電流が用いられる。補正電流
のデジタル表示が記憶装置から読取られ、電子線がライ
ンラスター中でスクリーンを横切つて操昨するのと同期
的に、補正コイルに接続されたデジタル−アナログ変換
器に与えられる。誤収束が起つた場合、オペレータはキ
ーボードを走査してデジタル記憶装置中の値を変化させ
、その変更の効果をスクリーンに表示されるテスト・パ
ターンで観察することができる。オペレータがスクリー
ンの全区画で誤収束を補正する必要はない。この出願中
の特許出願では、いくつかの点で補正を行なえばそれが
スクリーン全体に外挿される技術が記載されている。デ
ジタル記憶装置中の値は補正電流を直接表現するもので
あることを指摘しておく。上記に概略を述べたデジタル
収束補正技術の欠点は、コストの面である。
置に記憶され、一般的にはスクリーンの256の区画そ
れぞれについて異なる補正電流が用いられる。補正電流
のデジタル表示が記憶装置から読取られ、電子線がライ
ンラスター中でスクリーンを横切つて操昨するのと同期
的に、補正コイルに接続されたデジタル−アナログ変換
器に与えられる。誤収束が起つた場合、オペレータはキ
ーボードを走査してデジタル記憶装置中の値を変化させ
、その変更の効果をスクリーンに表示されるテスト・パ
ターンで観察することができる。オペレータがスクリー
ンの全区画で誤収束を補正する必要はない。この出願中
の特許出願では、いくつかの点で補正を行なえばそれが
スクリーン全体に外挿される技術が記載されている。デ
ジタル記憶装置中の値は補正電流を直接表現するもので
あることを指摘しておく。上記に概略を述べたデジタル
収束補正技術の欠点は、コストの面である。
従来の三電子銃シャド一・マスク式ブラウン管では、ス
クリーンの各区画について四つの補正フアクタ一が必要
である。すなわち、各ビームに対する補正フアクタ一お
よび青色側方コイルに対する補正フアクタ一である。ス
クリーンが256の区画に分割されている場合1Kバイ
トの記憶装置が必要となる。これは、カラー表示端末の
コストの中で軽視できる経費ではない。他方、ユーザー
がキーボードあるいは他の簡単に操作できる入力装置に
よつて収束を容易に調節できるという利点はそのまま保
つことも極めて望ましい。ブラウン管における非直線性
を補正するためのアナログ計数技術が知られている。
クリーンの各区画について四つの補正フアクタ一が必要
である。すなわち、各ビームに対する補正フアクタ一お
よび青色側方コイルに対する補正フアクタ一である。ス
クリーンが256の区画に分割されている場合1Kバイ
トの記憶装置が必要となる。これは、カラー表示端末の
コストの中で軽視できる経費ではない。他方、ユーザー
がキーボードあるいは他の簡単に操作できる入力装置に
よつて収束を容易に調節できるという利点はそのまま保
つことも極めて望ましい。ブラウン管における非直線性
を補正するためのアナログ計数技術が知られている。
英国特許明細書第1066643号には、ブラウン管ス
クリーン上の点(X,.y)をアドレスしようとすると
き大きさがx(1+Kr2)及びy(1+Kr2)(K
は一定、R2=X2+Y2)のビーム偏向信号が、とり
わけ10g(XKr2)および10g(YKr2)を決
定するアナログ回路手段によつて計算されるというブラ
ウン管装置が記述されてる。本発明によれば、ブラウン
管補正装置は、電子線の位置に応じて補正波形を発生さ
せる回路構成を含んでおり、その回路構成がデジタル値
の函数として補正波形を計算することがその特徴である
。本発明は、補正波形のデジタル表示ではなく、波形を
算出するためのデジタル値を与えるものである。このこ
とにより、必要とするデジタル記憶装置は大幅に小さく
なる。本発明は、波形の使用如何にかかわらずに補正波
形を発生させるための装置に関するものであり、従つて
本発明は、黒白またはカラーのブラウン管にみられるピ
ン・クッシヨンひずみあるいは誤収束など他の非直線性
の補正にも応用することができる。
クリーン上の点(X,.y)をアドレスしようとすると
き大きさがx(1+Kr2)及びy(1+Kr2)(K
は一定、R2=X2+Y2)のビーム偏向信号が、とり
わけ10g(XKr2)および10g(YKr2)を決
定するアナログ回路手段によつて計算されるというブラ
ウン管装置が記述されてる。本発明によれば、ブラウン
管補正装置は、電子線の位置に応じて補正波形を発生さ
せる回路構成を含んでおり、その回路構成がデジタル値
の函数として補正波形を計算することがその特徴である
。本発明は、補正波形のデジタル表示ではなく、波形を
算出するためのデジタル値を与えるものである。このこ
とにより、必要とするデジタル記憶装置は大幅に小さく
なる。本発明は、波形の使用如何にかかわらずに補正波
形を発生させるための装置に関するものであり、従つて
本発明は、黒白またはカラーのブラウン管にみられるピ
ン・クッシヨンひずみあるいは誤収束など他の非直線性
の補正にも応用することができる。
次に、図面を参照しながら本発明について実例に即して
より詳しく説明する。
より詳しく説明する。
図面の第1図は、本発明を概略的に示したものであるが
、ビーム制御情報はチヤネル1を経てカラー・ブラウン
管などのブラウン管(図示せず)に送られる。
、ビーム制御情報はチヤネル1を経てカラー・ブラウン
管などのブラウン管(図示せず)に送られる。
制御情報は、有利な具体形では偏向制御情報の形をとる
が、これもブラウン管ビームの希望する位置を表わすア
ナログ信号ならびに記憶されているデジタル・パラメー
タから導かれるアナログ信号を入力とするアナログ回路
構成2によつて発生する。各ビーム位置情報は、それぞ
れ導線3および4を介してアナログ回路構成2に送られ
る。導線3上の信号は管ビームの希望するX座標を表わ
し、導線4上の信号は管ビームの希望するy座標を表わ
す。デジタル記憶装置5は、回路構成2によつて実施さ
れる計算の各パラメータを含んでいる。後で説明するよ
うに、理想としては、ブラウン管スクリーンの各区画に
対して異なるパラメータを備えることが望ましい。パラ
メータは、導線3および4上の信号に応じてデジタル・
アナログ変換回路構成6によりアナログ回路構成2に与
えられる。導線3および4上の信号が、各ビームがスク
リーンの特定の区画にあることを示す場合には、適当な
パラメータをビーム回路構成が利用できる状態となる。
第1図は、デジタル記憶装置5の内容をキーボード?ま
たは他の適当な対話装置によつて容易に変えることがで
きるという、本発明の重要な利点を図示したものである
。本明細書では、3本ビーム・シヤド一・マスク式カラ
ー ・ブラウン管における誤収束の補正に用いるものと
して本発明を説明する。明らかに、本発明は、他の種類
のブラウン管式表示装置における非直線性の補正、例え
ば多重ブラウン管投与システムにおける誤登録または大
量白黒ブラウンにおけるピン・クッシヨンねじれの補正
に利用することができ、あるいは本発明を焦点バランス
あるいはカラー・バランスなど非直線性以外のものの補
正に用いることができる。カラー・ブラウン管における
誤収束の補正は、静的収束および動的収束を含んでいる
。
が、これもブラウン管ビームの希望する位置を表わすア
ナログ信号ならびに記憶されているデジタル・パラメー
タから導かれるアナログ信号を入力とするアナログ回路
構成2によつて発生する。各ビーム位置情報は、それぞ
れ導線3および4を介してアナログ回路構成2に送られ
る。導線3上の信号は管ビームの希望するX座標を表わ
し、導線4上の信号は管ビームの希望するy座標を表わ
す。デジタル記憶装置5は、回路構成2によつて実施さ
れる計算の各パラメータを含んでいる。後で説明するよ
うに、理想としては、ブラウン管スクリーンの各区画に
対して異なるパラメータを備えることが望ましい。パラ
メータは、導線3および4上の信号に応じてデジタル・
アナログ変換回路構成6によりアナログ回路構成2に与
えられる。導線3および4上の信号が、各ビームがスク
リーンの特定の区画にあることを示す場合には、適当な
パラメータをビーム回路構成が利用できる状態となる。
第1図は、デジタル記憶装置5の内容をキーボード?ま
たは他の適当な対話装置によつて容易に変えることがで
きるという、本発明の重要な利点を図示したものである
。本明細書では、3本ビーム・シヤド一・マスク式カラ
ー ・ブラウン管における誤収束の補正に用いるものと
して本発明を説明する。明らかに、本発明は、他の種類
のブラウン管式表示装置における非直線性の補正、例え
ば多重ブラウン管投与システムにおける誤登録または大
量白黒ブラウンにおけるピン・クッシヨンねじれの補正
に利用することができ、あるいは本発明を焦点バランス
あるいはカラー・バランスなど非直線性以外のものの補
正に用いることができる。カラー・ブラウン管における
誤収束の補正は、静的収束および動的収束を含んでいる
。
静的収束は、ビームをスクリーンの中心に一致させるよ
うに調節された永久磁場により、電子線に影響を与える
ことを含んでいる。スクリーンの残りの部分にわたる収
束は、磁場の強さをスクリーン上のビームの位置に応じ
て連結的に変化させることによつて影響させる。デルタ
形電子銃式ブラウン管では、四つの動的収束場が存在し
、そのうち三つは、それぞれ三本のビームの偏向を変形
し、四番目のものは青色ビームの側方位置あるいは三本
のビーム全ての配置を変更する。インライン・ブラウン
管は、外側二つのビームならびに三本のビーム全てに影
響を与える三つの動的収束場を使用している。家庭用テ
レビ受像機では、ライン・タイムベースおよびフレーム
・タイムベースに放物線形電流を重ねることによつて、
充分な動的収束の補正が得られることが示される。G.
H.ハトソン著「カラー・テレビ理論」マグロービル社
刊、1971年の第6章を参照されたい。より要求の厳
しいカラー表示端末では、ビームの三次元あるいは四次
元座標函数を含む、より複雑な補正波形が必要なことが
わかつている。その上、各函数はスクリーンの全面にわ
たつて一定ではなく、スクリーン上のビームが当たる区
画に応じて変わる。本明細書では、誤収束の補正を改良
するための特定の方式ではなく、必要とされる補正電流
を発生させるためのアナログ/デジタル混成技術につい
て考えることにする。第2図は、ビームを拘束して水平
ラスターをトレースさせる、デルタ形電子銃式ブラウン
管の収束の調節においで一例として放物線形補正電流を
使用する装置の構成図である。
うに調節された永久磁場により、電子線に影響を与える
ことを含んでいる。スクリーンの残りの部分にわたる収
束は、磁場の強さをスクリーン上のビームの位置に応じ
て連結的に変化させることによつて影響させる。デルタ
形電子銃式ブラウン管では、四つの動的収束場が存在し
、そのうち三つは、それぞれ三本のビームの偏向を変形
し、四番目のものは青色ビームの側方位置あるいは三本
のビーム全ての配置を変更する。インライン・ブラウン
管は、外側二つのビームならびに三本のビーム全てに影
響を与える三つの動的収束場を使用している。家庭用テ
レビ受像機では、ライン・タイムベースおよびフレーム
・タイムベースに放物線形電流を重ねることによつて、
充分な動的収束の補正が得られることが示される。G.
H.ハトソン著「カラー・テレビ理論」マグロービル社
刊、1971年の第6章を参照されたい。より要求の厳
しいカラー表示端末では、ビームの三次元あるいは四次
元座標函数を含む、より複雑な補正波形が必要なことが
わかつている。その上、各函数はスクリーンの全面にわ
たつて一定ではなく、スクリーン上のビームが当たる区
画に応じて変わる。本明細書では、誤収束の補正を改良
するための特定の方式ではなく、必要とされる補正電流
を発生させるためのアナログ/デジタル混成技術につい
て考えることにする。第2図は、ビームを拘束して水平
ラスターをトレースさせる、デルタ形電子銃式ブラウン
管の収束の調節においで一例として放物線形補正電流を
使用する装置の構成図である。
第1図におけると同様に、導線3および4は、それぞれ
のこぎり波形のライン・タイムベースおよびフレーム・
タイムベースを受取る。導線3上のライン・タイムベー
スは、回路8Hによつて放物線に変換され、ライン・タ
イムベースの各繰返し毎に一つの放物線となる。回路8
Hからの出力は、加算回路9R)9G,9B,9Lおよ
びコーナー補正回路10に接続されている。回路8Hの
各出力側には同じ放物線波形が送られるが、各出力側に
おける波形のサイズは、回路11のスケーリングによつ
て制御可能な形で調節される。各回路11は、デジタル
−アナログ変換器を含んでおり、これはその入力側でデ
ジタル値を受取る。デジタル値は加算回路で受取る放物
線のサイズを決定する。各スケーリング回路は、放物線
波形に定数を効果的に乗じる。この定数は選択可能なも
のであり、できればデジタル記憶装置から与えられるよ
うにする。導線4上のフレーム・タイムベースにも、同
様の配置が備わつている。回路8Vは、フレーム・タイ
ムベースの各繰返し毎に一つの放物線を発生させる。ス
ケーリング回路11は加算回路に送られる放物線のサイ
ズを決定する。回路8Vからの出力は、スケーリング回
路11を経て加算回路9R,9G,9Bに接続されてい
るが、回路9Lには、接続されていない。回路8Vはま
た、コーナー補正回路10に接続される出力部をも備え
ている。コーナー補正回路は、ライン・タイムベースの
積を生成する、すなわち函数X,.Yを生じる。回路1
0の出力側は、スケーリング回路11を経て加算回路9
R,9G,9B,9Lに接続されている。各加算回路は
、それぞれ偏向補正コイル12R,12G,12B,1
2Lに接続されているが、これら偏向補正コイルは、既
知のやり方で、主偏向コイルから電子線に与えられる偏
向を変形してビームの誤収束を補正できるように配列さ
れている。第2図の回路構成は、スケーリング回路11
へのデジタル入力を変化させることによつて、コイル1
2R,12G,12B,12L中の補正電流を容易に変
化できるという、既知のアナログ収束補正回路構成に勝
る利点をもつている。デジタル値は こ記憶機構中に保
持されており、例えば我々の英国特許第1517119
号に記載されているキーボードを用いて、それらの値を
変えることは比較的簡単である。その上、スケーリング
を電子線が横切るにつれて、記憶機構から異なるデジタ
ル値を読1取ることができ、このことによつて比較的簡
単なアナログ回路構成でより精確な補正を行なうことが
できる。一つの適当な手順は、スクリーンの中心を通る
水平軸および垂直軸によつてスクリーンを四つの象限に
分割されたものとして実現するこ ,とである。コーナ
ー補正回路構成に接続されている各スケーリング回路に
ついて、スクリーンの各象限に対してそれぞれ一つずつ
、四つのデジタル値が記憶されている。回路8Hに接続
されている各スケーリング回路について、スクリーンの
右半二分および左半分に対してそれぞれ一つずつ、二つ
のデジタル値が記憶されている。回路8に接続されてい
る各スケーリング回路について、スクリーンの上半分お
よび下半分に対してそれぞれ一つずつ二つのデジタル値
が記憶されている。また全体の調節のために、一つのス
ケーリング回路に各加算回路を設けることも好都合であ
る。この配置によれば、わずか26のデジタル値を記憶
させるだけでよい。これとは対照的に、前記の英国特許
に記載されているシステムでは、スクリーンを16×1
6=256区画に分割する場合、各区画に対する各補正
コイルについて一つずつ1024のデジタル値のための
記憶スペースが必要である。記憶機構は高価ではないが
、画像が鮮明に表示されるようにするためよりも、表示
される画像の操作などのデータ処理活動にできるだけ多
くの記憶機構を利用できるようにすることがより望まし
い。第3図は第2図の回路8H,8Vの基礎となる回路
を示したものである。演算増幅器13は、増幅器の出力
側とマイナス入力側の間に直列接続されたダイオードD
l,D2を備えている。電流電源JlOもマイナス入力
側に接続されている。増幅器のプラス入力側は、ダイオ
ードD4を介してアースに、また基準電流Jrefに接
続されている。出力電流10utは、ダイオードD3を
介して増幅器13の出力側から取出される。第3図の回
路の演算を定量化するには、ダイオード方程式を使用す
る。ここでIdはダイオード電流、d!゛よダイオード
にかかる電圧である。
のこぎり波形のライン・タイムベースおよびフレーム・
タイムベースを受取る。導線3上のライン・タイムベー
スは、回路8Hによつて放物線に変換され、ライン・タ
イムベースの各繰返し毎に一つの放物線となる。回路8
Hからの出力は、加算回路9R)9G,9B,9Lおよ
びコーナー補正回路10に接続されている。回路8Hの
各出力側には同じ放物線波形が送られるが、各出力側に
おける波形のサイズは、回路11のスケーリングによつ
て制御可能な形で調節される。各回路11は、デジタル
−アナログ変換器を含んでおり、これはその入力側でデ
ジタル値を受取る。デジタル値は加算回路で受取る放物
線のサイズを決定する。各スケーリング回路は、放物線
波形に定数を効果的に乗じる。この定数は選択可能なも
のであり、できればデジタル記憶装置から与えられるよ
うにする。導線4上のフレーム・タイムベースにも、同
様の配置が備わつている。回路8Vは、フレーム・タイ
ムベースの各繰返し毎に一つの放物線を発生させる。ス
ケーリング回路11は加算回路に送られる放物線のサイ
ズを決定する。回路8Vからの出力は、スケーリング回
路11を経て加算回路9R,9G,9Bに接続されてい
るが、回路9Lには、接続されていない。回路8Vはま
た、コーナー補正回路10に接続される出力部をも備え
ている。コーナー補正回路は、ライン・タイムベースの
積を生成する、すなわち函数X,.Yを生じる。回路1
0の出力側は、スケーリング回路11を経て加算回路9
R,9G,9B,9Lに接続されている。各加算回路は
、それぞれ偏向補正コイル12R,12G,12B,1
2Lに接続されているが、これら偏向補正コイルは、既
知のやり方で、主偏向コイルから電子線に与えられる偏
向を変形してビームの誤収束を補正できるように配列さ
れている。第2図の回路構成は、スケーリング回路11
へのデジタル入力を変化させることによつて、コイル1
2R,12G,12B,12L中の補正電流を容易に変
化できるという、既知のアナログ収束補正回路構成に勝
る利点をもつている。デジタル値は こ記憶機構中に保
持されており、例えば我々の英国特許第1517119
号に記載されているキーボードを用いて、それらの値を
変えることは比較的簡単である。その上、スケーリング
を電子線が横切るにつれて、記憶機構から異なるデジタ
ル値を読1取ることができ、このことによつて比較的簡
単なアナログ回路構成でより精確な補正を行なうことが
できる。一つの適当な手順は、スクリーンの中心を通る
水平軸および垂直軸によつてスクリーンを四つの象限に
分割されたものとして実現するこ ,とである。コーナ
ー補正回路構成に接続されている各スケーリング回路に
ついて、スクリーンの各象限に対してそれぞれ一つずつ
、四つのデジタル値が記憶されている。回路8Hに接続
されている各スケーリング回路について、スクリーンの
右半二分および左半分に対してそれぞれ一つずつ、二つ
のデジタル値が記憶されている。回路8に接続されてい
る各スケーリング回路について、スクリーンの上半分お
よび下半分に対してそれぞれ一つずつ二つのデジタル値
が記憶されている。また全体の調節のために、一つのス
ケーリング回路に各加算回路を設けることも好都合であ
る。この配置によれば、わずか26のデジタル値を記憶
させるだけでよい。これとは対照的に、前記の英国特許
に記載されているシステムでは、スクリーンを16×1
6=256区画に分割する場合、各区画に対する各補正
コイルについて一つずつ1024のデジタル値のための
記憶スペースが必要である。記憶機構は高価ではないが
、画像が鮮明に表示されるようにするためよりも、表示
される画像の操作などのデータ処理活動にできるだけ多
くの記憶機構を利用できるようにすることがより望まし
い。第3図は第2図の回路8H,8Vの基礎となる回路
を示したものである。演算増幅器13は、増幅器の出力
側とマイナス入力側の間に直列接続されたダイオードD
l,D2を備えている。電流電源JlOもマイナス入力
側に接続されている。増幅器のプラス入力側は、ダイオ
ードD4を介してアースに、また基準電流Jrefに接
続されている。出力電流10utは、ダイオードD3を
介して増幅器13の出力側から取出される。第3図の回
路の演算を定量化するには、ダイオード方程式を使用す
る。ここでIdはダイオード電流、d!゛よダイオード
にかかる電圧である。
IdsおよびV。はダイオードの定数である。上式をV
dについて解くと、第3図の回路では、ここでVdlは
ダイオードD1にかかる電圧であり、他のダイオードに
ついても同様である。
dについて解くと、第3図の回路では、ここでVdlは
ダイオードD1にかかる電圧であり、他のダイオードに
ついても同様である。
各ダイオードが整合しており、IdsおよびV。が各ダ
イオードについて同じである場合には、これから ) Idsは他の電流よりずつと小さいので、無視すること
ができ、次式のよつになる。
イオードについて同じである場合には、これから ) Idsは他の電流よりずつと小さいので、無視すること
ができ、次式のよつになる。
第3図の回路では、出力電流は、入力電流の象限函数に
基準電流によつて決まる定数を乗じたものである。
基準電流によつて決まる定数を乗じたものである。
必要な場合、三つのダイオードを増幅器の出力側と入力
側の間に直列接続し、もう1つのダイオードをD4と直
列に加えることによつて、入力電流の二次函数を得るこ
とができる。同じ原理によつて、他の函数を得ることが
できる。例えば、三つのダイオードをフイードバック・
ループに、また二つのダイオードを出力側に用いること
により、入力電流の3/2乗に比例する出力電流が得ら
れ、またフイードバック・ループに単一ダイオードを、
また出力側に単一ダイオードD4の代りに二つのダイオ
ードを用いることにより、入力電流の逆数に比例する出
力電流が得られる。回路の演算に影響を与えずに、全て
のダイオードならびに電流電源の極性を逆にすることが
でさるが、この場合には出力の極性も逆になる。既に説
明したように、Iref−1refを変化させることに
より回路の出力を変えることができ、こうしてμオート
D4が第2図に示すスケーリング回路11に対応するこ
とになる。補正波形の形をどのようにして取出すかを示
すために、第3図の回路について述べてきた。
側の間に直列接続し、もう1つのダイオードをD4と直
列に加えることによつて、入力電流の二次函数を得るこ
とができる。同じ原理によつて、他の函数を得ることが
できる。例えば、三つのダイオードをフイードバック・
ループに、また二つのダイオードを出力側に用いること
により、入力電流の3/2乗に比例する出力電流が得ら
れ、またフイードバック・ループに単一ダイオードを、
また出力側に単一ダイオードD4の代りに二つのダイオ
ードを用いることにより、入力電流の逆数に比例する出
力電流が得られる。回路の演算に影響を与えずに、全て
のダイオードならびに電流電源の極性を逆にすることが
でさるが、この場合には出力の極性も逆になる。既に説
明したように、Iref−1refを変化させることに
より回路の出力を変えることができ、こうしてμオート
D4が第2図に示すスケーリング回路11に対応するこ
とになる。補正波形の形をどのようにして取出すかを示
すために、第3図の回路について述べてきた。
しかし、スケールされた波形が必要となる度に、第3図
のような回路を設けることは、必要以上に高価であり、
第2図で採用し、第4図に概略的に示した具体形は、波
形を複数のチヤネル上で同時に実現し、スケーリング回
路を各チヤネルに接続するものである。第3図から、出
力端末に与えられるIOutはアース電位であり、増幅
器のよりプラス側の端末は、よりマイナス側の端末より
、幾分マイナス性が小さいことが指摘される。増幅器の
よりプラス側の端末を接地する場合、出力端末がプラス
となり、Irefをこの端末に接続することができるよ
うになる。実際には、増幅器の出力端末に複数の基準電
流電源を並列に接続することができる。第4図では二つ
の出力波形が生成される。波形の形は、増幅器13なら
びにダイオードD1、D1によつて決定されるが、波形
の大きさはIrefおよびIirefの値に応じて決ま
る。出力を電流の形で与えることは不都合であり、従つ
て電圧出力VOutおよびViOutを与えるように演
算増幅器14および14・を設ける。各増幅器は、それ
ぞれマイナス入カへのフイードバック接続中に抵抗体R
,R曹を備えており、それを通つて電流IOut,.I
lOutが展開される。一般的に演算増幅器の出力は入
力と同じゼロレベルを持つていないので、各チヤネルか
らの出力を加算する場合に不精確さが生じることになる
。従つてゼロ出力レベルをアースと結ぶために、ダイオ
ードおよび抵抗体を使用する。第4図の上側のスケーリ
ング回路に示されているように、ダイオードDをD4と
直列に接続し、Rと値の等しい抵抗体RNをダイオード
Dと増幅器14のマイナス入力端末の間に接続する。第
5図は、全て第2図に示してある、回路8Hに接続され
たスケーリング回路11.および回路8Hとコーナー補
正回路10の間の接続の回路図である。
のような回路を設けることは、必要以上に高価であり、
第2図で採用し、第4図に概略的に示した具体形は、波
形を複数のチヤネル上で同時に実現し、スケーリング回
路を各チヤネルに接続するものである。第3図から、出
力端末に与えられるIOutはアース電位であり、増幅
器のよりプラス側の端末は、よりマイナス側の端末より
、幾分マイナス性が小さいことが指摘される。増幅器の
よりプラス側の端末を接地する場合、出力端末がプラス
となり、Irefをこの端末に接続することができるよ
うになる。実際には、増幅器の出力端末に複数の基準電
流電源を並列に接続することができる。第4図では二つ
の出力波形が生成される。波形の形は、増幅器13なら
びにダイオードD1、D1によつて決定されるが、波形
の大きさはIrefおよびIirefの値に応じて決ま
る。出力を電流の形で与えることは不都合であり、従つ
て電圧出力VOutおよびViOutを与えるように演
算増幅器14および14・を設ける。各増幅器は、それ
ぞれマイナス入カへのフイードバック接続中に抵抗体R
,R曹を備えており、それを通つて電流IOut,.I
lOutが展開される。一般的に演算増幅器の出力は入
力と同じゼロレベルを持つていないので、各チヤネルか
らの出力を加算する場合に不精確さが生じることになる
。従つてゼロ出力レベルをアースと結ぶために、ダイオ
ードおよび抵抗体を使用する。第4図の上側のスケーリ
ング回路に示されているように、ダイオードDをD4と
直列に接続し、Rと値の等しい抵抗体RNをダイオード
Dと増幅器14のマイナス入力端末の間に接続する。第
5図は、全て第2図に示してある、回路8Hに接続され
たスケーリング回路11.および回路8Hとコーナー補
正回路10の間の接続の回路図である。
第5図について、演算増幅器15のマイナス端末は、抵
抗体R1を介して導線3に接続されている。出力端末1
6は、二つのフイードバック経路を経てマイナス入力端
末に接続されている。第一の経路は、直列接続されたダ
イオードD5およびD6を含んでおり、第二の経路はダ
イオードD5、D6と逆方向に直列接続されたダイオー
ドD7およびD8を含むものである。増幅器14ド出力
端末16は、まだダイオードD9〜Dl2を介して四つ
のスケーリング回路11にも接続されている。増幅器1
5のプラス端末ITは、アースならびに演算増幅器18
のプラス端末19に接続されている。増幅器18のマイ
ナス端末20は抵抗体R2を介して増幅器14の出力端
末16に接続されている。抵抗体R3は増幅器18の出
力側21をマイナス端末20に接続している。出力側2
1は、またダイオードDl3〜Dl6を介して各スケー
リング回路11にも接続されている。各スケーリング回
路11は、それぞれ端末HR,.GG)HB.HLに接
続されている。増幅器14の出力端末16は、ダイオー
ドDITおよびDl8を介して演算増幅器22のマイナ
ス端末23に接続されている。増幅器21の出力端末1
8は、ダイオードDl9およびDl8を介して端末23
に接続されている。増幅器22の出力端末24は、端末
HCに接続され、またダイオードD2OおよびD2lを
介してマイナス端末23に接続されている。増幅器22
のプラス端末25はアースに接続されている。各スケー
リング回路11は、同じ構造のもので第5図に示すよう
に、演算増幅器26ならびに、デジタル−アナログ変換
器2Tからなり、このデジタル−アナログ変換器は、デ
ジタル・レジスターを組み込んだもので、アナログ出力
を維持するためにデジタル入力を維持する必要はない。
変換器2Tのアナログ出力端末28は、ダイオードD2
Oを介して増幅器26のプラス端末29に接続されてい
る。ダイオードD2Oおよび端末29は、ダイオードD
2lを介してアース接続されている。変換器2Tの端末
28は、抵抗体R4を介して増幅器26のマイナス端末
30に接続されている。増幅器26の出力端末31は、
抵抗体R5を介してマイナス端末30に接続されている
。変換器27へのデジタル入力は端末32で受取られる
が、この端末は実際には、変換器2Tへの並列入力をも
たらす一組の端末からなるものである。第5図の回路構
成によつて発生する補正波形は、放射線の形をしており
、アースに関して対称的なピークと谷をもつ、導線3上
ののこぎり波形から導かれる。それには、一対のダイオ
ードD5,D6またはDT,D8がそれぞれ入力波形の
プラス成分およびマイナス部分の間非伝導性となるため
、増幅器15の出力端末16とマイナス入力端末の間に
二つの並列フイードバyク・ループが必要である。増幅
器14の出力は、プラスおよびマイナスの半波形からな
り、そのうちマイナス部分はダイオードD9〜Dl2お
よびDl7によつて閉塞されている。増幅器18はマイ
ナスの半波形を反転させ、ダイオードDl3〜Dl6お
よびDl9が通過できるようにする。各スケーリング回
路11は、デジタルーアナロゲ変換器27からなるもの
で、例えばモトローラMCl4O8−8Lとすることが
でき、端末32を介してデジタル記憶装置に接続される
。端末32は、8ビットをデジタル記憶装置から並列に
利用できる、8個の端末を代表するものである。変換器
27には、入カビットを保持する記憶装置を組込んであ
る。端末HCでは、スクリーンの各コーナーに加えるべ
き補正を生成する際に用いられる波形がもたらされる。
抗体R1を介して導線3に接続されている。出力端末1
6は、二つのフイードバック経路を経てマイナス入力端
末に接続されている。第一の経路は、直列接続されたダ
イオードD5およびD6を含んでおり、第二の経路はダ
イオードD5、D6と逆方向に直列接続されたダイオー
ドD7およびD8を含むものである。増幅器14ド出力
端末16は、まだダイオードD9〜Dl2を介して四つ
のスケーリング回路11にも接続されている。増幅器1
5のプラス端末ITは、アースならびに演算増幅器18
のプラス端末19に接続されている。増幅器18のマイ
ナス端末20は抵抗体R2を介して増幅器14の出力端
末16に接続されている。抵抗体R3は増幅器18の出
力側21をマイナス端末20に接続している。出力側2
1は、またダイオードDl3〜Dl6を介して各スケー
リング回路11にも接続されている。各スケーリング回
路11は、それぞれ端末HR,.GG)HB.HLに接
続されている。増幅器14の出力端末16は、ダイオー
ドDITおよびDl8を介して演算増幅器22のマイナ
ス端末23に接続されている。増幅器21の出力端末1
8は、ダイオードDl9およびDl8を介して端末23
に接続されている。増幅器22の出力端末24は、端末
HCに接続され、またダイオードD2OおよびD2lを
介してマイナス端末23に接続されている。増幅器22
のプラス端末25はアースに接続されている。各スケー
リング回路11は、同じ構造のもので第5図に示すよう
に、演算増幅器26ならびに、デジタル−アナログ変換
器2Tからなり、このデジタル−アナログ変換器は、デ
ジタル・レジスターを組み込んだもので、アナログ出力
を維持するためにデジタル入力を維持する必要はない。
変換器2Tのアナログ出力端末28は、ダイオードD2
Oを介して増幅器26のプラス端末29に接続されてい
る。ダイオードD2Oおよび端末29は、ダイオードD
2lを介してアース接続されている。変換器2Tの端末
28は、抵抗体R4を介して増幅器26のマイナス端末
30に接続されている。増幅器26の出力端末31は、
抵抗体R5を介してマイナス端末30に接続されている
。変換器27へのデジタル入力は端末32で受取られる
が、この端末は実際には、変換器2Tへの並列入力をも
たらす一組の端末からなるものである。第5図の回路構
成によつて発生する補正波形は、放射線の形をしており
、アースに関して対称的なピークと谷をもつ、導線3上
ののこぎり波形から導かれる。それには、一対のダイオ
ードD5,D6またはDT,D8がそれぞれ入力波形の
プラス成分およびマイナス部分の間非伝導性となるため
、増幅器15の出力端末16とマイナス入力端末の間に
二つの並列フイードバyク・ループが必要である。増幅
器14の出力は、プラスおよびマイナスの半波形からな
り、そのうちマイナス部分はダイオードD9〜Dl2お
よびDl7によつて閉塞されている。増幅器18はマイ
ナスの半波形を反転させ、ダイオードDl3〜Dl6お
よびDl9が通過できるようにする。各スケーリング回
路11は、デジタルーアナロゲ変換器27からなるもの
で、例えばモトローラMCl4O8−8Lとすることが
でき、端末32を介してデジタル記憶装置に接続される
。端末32は、8ビットをデジタル記憶装置から並列に
利用できる、8個の端末を代表するものである。変換器
27には、入カビットを保持する記憶装置を組込んであ
る。端末HCでは、スクリーンの各コーナーに加えるべ
き補正を生成する際に用いられる波形がもたらされる。
増幅器22およびダイオードDl8、D2OD2lは、
ダイオードDl7およびDl9のカソード部にある放物
線波形をX座標を表わす直線波形に転換する第6図は、
第2図の回路8およびそのコーナー補正回路10への接
続を示したものである。
ダイオードDl7およびDl9のカソード部にある放物
線波形をX座標を表わす直線波形に転換する第6図は、
第2図の回路8およびそのコーナー補正回路10への接
続を示したものである。
第5図と第6図を比較すると、一つの出力チヤネルがな
い以外は、同一の回路であることがわかる。側方補正コ
イルには垂直座標入力は不必要である。第6図の回路の
入力は、 こぎり型フレーム・タイムベースであり、各
ビームのY座標をこれが決定する。これはスケーリング
回路11によつてスケールされた放物線と変換され、ス
ケーリング回路によつて決定されるサイズの放物線形出
力が端末VR,.VGlBにもたらされる。第5図に関
して説明したように、この場合はYの、直線出力表示が
端末Cに現われる。第7図は、第2図のコーナー補正回
路10を示すものである。
い以外は、同一の回路であることがわかる。側方補正コ
イルには垂直座標入力は不必要である。第6図の回路の
入力は、 こぎり型フレーム・タイムベースであり、各
ビームのY座標をこれが決定する。これはスケーリング
回路11によつてスケールされた放物線と変換され、ス
ケーリング回路によつて決定されるサイズの放物線形出
力が端末VR,.VGlBにもたらされる。第5図に関
して説明したように、この場合はYの、直線出力表示が
端末Cに現われる。第7図は、第2図のコーナー補正回
路10を示すものである。
この回路は、信号X.Yを発生する。端末VCおよびH
Cはそれぞれ抵抗体R6およびR7を介して、演算増幅
器33のマイナス入力端末に接続されている。増幅器3
3の出力端末は、並列接続されたダイオードD22〜D
25を介して各スケーリング回路に接続されている。ス
ケーリング回路の各出力は、それぞれ端末CR、CG.
CB.CLK接続されている。増幅器33のプラス入力
側は、接地され、出力側は抵抗体R8を介してマイナス
入力側に接続されている。第7図の回路の効果は、ビー
ム位置のX座標およびY座標を表わす直線信号を乗じて
、函数X・Yを与えることである。この函数は、次に回
路11によつてスケールされ、端末CR,.CG,.C
BじLで必要とされる大きさ出力を生成する。第8図は
、第4図、第5図および第6図に示される出力端末にお
ける信号をどのように組合せて、第2図の補正コイル1
2R、12G、12B、122Lに補正電流をもたらす
かを示したものである。第8図から明らかなように、各
補正コイルは、同様の制御回路を備えており、以下では
赤色電子銃から電子銃に影響を与えるように設計された
コイルであるコイル12Rに関係する回路のみについて
説明する。端末HR,.VR,.CRは同一の抵抗体R
を介して演算増幅器35のマイナス端末に接続され、そ
の増幅器のプラス端末はアースならびにトランジスター
T1のベースの出力側に接続されている。トランジスタ
ーT1のコレクターは電位+Vの電圧電源に接続され、
エミッタ一は、補正コイル12Rの一端に接続されてぃ
る。デジルーアナログ変換器36は、第5図の変換器2
7と同種のものであるが、補正コイル12Rのもう一方
の末端に接続され、コイル12Rはまた抵抗体RlOを
介してアースにも接続されている。動作する際は、抵抗
体Rからなる抵抗ネツトワークによつて、端末Hr.V
r.Crの入力が加算され、トランジスター、補正コイ
ル12R、抵抗体10を介してアースに流れる電流を制
御するためにトランジスターT1のベースに加えられる
電圧が得られる。電流の絶対値は、デジタル−アナログ
変換器36によつて決定される。変換器36によつて生
成する電流が大きいほど、コイル12Rを通つて引抜か
れる電流は小さくなる。変換器36のセツテイングは、
長時間ドリフトを補正する場合を除いては変わらず、従
つてこれを分圧器で置換えることができる。 ただし、
変換器36に加えるべきデジタル値を記憶させ、それら
の値を例えばキーボードによつて調節する方が、分圧器
を使用するより好都合である。デジタル値を記憶させ、
それをデジタル−アナログ変換器に伝送する手順は、で
きれば前掲の英国特許明細書第1517119号に記憶
されている方法が望ましい。
Cはそれぞれ抵抗体R6およびR7を介して、演算増幅
器33のマイナス入力端末に接続されている。増幅器3
3の出力端末は、並列接続されたダイオードD22〜D
25を介して各スケーリング回路に接続されている。ス
ケーリング回路の各出力は、それぞれ端末CR、CG.
CB.CLK接続されている。増幅器33のプラス入力
側は、接地され、出力側は抵抗体R8を介してマイナス
入力側に接続されている。第7図の回路の効果は、ビー
ム位置のX座標およびY座標を表わす直線信号を乗じて
、函数X・Yを与えることである。この函数は、次に回
路11によつてスケールされ、端末CR,.CG,.C
BじLで必要とされる大きさ出力を生成する。第8図は
、第4図、第5図および第6図に示される出力端末にお
ける信号をどのように組合せて、第2図の補正コイル1
2R、12G、12B、122Lに補正電流をもたらす
かを示したものである。第8図から明らかなように、各
補正コイルは、同様の制御回路を備えており、以下では
赤色電子銃から電子銃に影響を与えるように設計された
コイルであるコイル12Rに関係する回路のみについて
説明する。端末HR,.VR,.CRは同一の抵抗体R
を介して演算増幅器35のマイナス端末に接続され、そ
の増幅器のプラス端末はアースならびにトランジスター
T1のベースの出力側に接続されている。トランジスタ
ーT1のコレクターは電位+Vの電圧電源に接続され、
エミッタ一は、補正コイル12Rの一端に接続されてぃ
る。デジルーアナログ変換器36は、第5図の変換器2
7と同種のものであるが、補正コイル12Rのもう一方
の末端に接続され、コイル12Rはまた抵抗体RlOを
介してアースにも接続されている。動作する際は、抵抗
体Rからなる抵抗ネツトワークによつて、端末Hr.V
r.Crの入力が加算され、トランジスター、補正コイ
ル12R、抵抗体10を介してアースに流れる電流を制
御するためにトランジスターT1のベースに加えられる
電圧が得られる。電流の絶対値は、デジタル−アナログ
変換器36によつて決定される。変換器36によつて生
成する電流が大きいほど、コイル12Rを通つて引抜か
れる電流は小さくなる。変換器36のセツテイングは、
長時間ドリフトを補正する場合を除いては変わらず、従
つてこれを分圧器で置換えることができる。 ただし、
変換器36に加えるべきデジタル値を記憶させ、それら
の値を例えばキーボードによつて調節する方が、分圧器
を使用するより好都合である。デジタル値を記憶させ、
それをデジタル−アナログ変換器に伝送する手順は、で
きれば前掲の英国特許明細書第1517119号に記憶
されている方法が望ましい。
デジタル値は記憶機構中に保持されている。カウンター
が既知のやり方で働いて、スクリーン上の電子線の位置
を表わす数を生成する。カウンターは、ライン・タイム
ベースおょびフレーム.タィムベースと同期化させるこ
とができる。例えば、ラインの数を表わすカウントを保
持するカウンターを水平フライバックによつて逓増させ
、垂直フライバックによつてリセットする。別のやり方
として、ライン・タイムベースおよびフレーム・タイム
ベースを取出すための基本タイマーをカウンターとする
ことができる。このような配置は、先行技術で周知のも
のなので、ここでは説明しない。特定のカウントに達寸
ると、信号が記憶機構に伝送され、適当なデジタル値の
組がアナログーデジタル変換器へ読取られる。有利な具
体形では、デジタル値はせいぜいスクリーンの各象限毎
に変わる。名象限について四つの水平値、三つの垂直値
および四つのコーナ一値を、それぞれ各象限に割当てら
れた四つの記憶位置に容易に記憶させることができる。
新しい象限がビームによつて入力される直前の適当な時
点で記憶位置の内容がアナログーデジタル変換器に接続
されているレジスターへ読取られる。デジタルーアナロ
グ変換器を固定できるようにする必要のないもうーつの
配置は、第5図および第6図の各スケーリング回路11
で並列に接続された二つの変換器を設けることである。
ビームがスクリーンを横切るときに、一対のデジタル値
の一方を単−変換器に送る代わりに、表示装置をオンに
切換える度に値を与えられる一方の変換器がスケーリン
グ回路に接続される。接続は、ビームがスクリーン上を
移動するにつれて開閉する、各変換器の出力側のAND
ゲ一卜とすることができる。ただし、単一変換器を設け
ることは、放物線の最小点で、その領域の画像に対して
目に見える影響を全くあるいは殆んど与えずにチヤージ
・オーバーが起こるので、極めて不利にはならないこと
が指摘される。記憶機構中に保持されているデジタル値
の変更は、英国特許明細書第1517119号に記載さ
れているような方法で行なわれる。第8図のアナロゲー
デジタル変換器36に対するデジタル値も、デジタル記
憶機構に保持されており、上記明細書に記載されている
試験手順の結果と同じやり方で変更することができる。
増幅器として、テキサス・インストルメント増幅器SN
474を使用することができる。
が既知のやり方で働いて、スクリーン上の電子線の位置
を表わす数を生成する。カウンターは、ライン・タイム
ベースおょびフレーム.タィムベースと同期化させるこ
とができる。例えば、ラインの数を表わすカウントを保
持するカウンターを水平フライバックによつて逓増させ
、垂直フライバックによつてリセットする。別のやり方
として、ライン・タイムベースおよびフレーム・タイム
ベースを取出すための基本タイマーをカウンターとする
ことができる。このような配置は、先行技術で周知のも
のなので、ここでは説明しない。特定のカウントに達寸
ると、信号が記憶機構に伝送され、適当なデジタル値の
組がアナログーデジタル変換器へ読取られる。有利な具
体形では、デジタル値はせいぜいスクリーンの各象限毎
に変わる。名象限について四つの水平値、三つの垂直値
および四つのコーナ一値を、それぞれ各象限に割当てら
れた四つの記憶位置に容易に記憶させることができる。
新しい象限がビームによつて入力される直前の適当な時
点で記憶位置の内容がアナログーデジタル変換器に接続
されているレジスターへ読取られる。デジタルーアナロ
グ変換器を固定できるようにする必要のないもうーつの
配置は、第5図および第6図の各スケーリング回路11
で並列に接続された二つの変換器を設けることである。
ビームがスクリーンを横切るときに、一対のデジタル値
の一方を単−変換器に送る代わりに、表示装置をオンに
切換える度に値を与えられる一方の変換器がスケーリン
グ回路に接続される。接続は、ビームがスクリーン上を
移動するにつれて開閉する、各変換器の出力側のAND
ゲ一卜とすることができる。ただし、単一変換器を設け
ることは、放物線の最小点で、その領域の画像に対して
目に見える影響を全くあるいは殆んど与えずにチヤージ
・オーバーが起こるので、極めて不利にはならないこと
が指摘される。記憶機構中に保持されているデジタル値
の変更は、英国特許明細書第1517119号に記載さ
れているような方法で行なわれる。第8図のアナロゲー
デジタル変換器36に対するデジタル値も、デジタル記
憶機構に保持されており、上記明細書に記載されている
試験手順の結果と同じやり方で変更することができる。
増幅器として、テキサス・インストルメント増幅器SN
474を使用することができる。
以上、デジタル入力によつて容易に調節可能なアナログ
収束補正回路構成について説明してきた。
収束補正回路構成について説明してきた。
これにより安価なアナログ回路構成の長所と調節の簡単
なデジタル入力の長所を組合せることが可能となる。
なデジタル入力の長所を組合せることが可能となる。
第1図は本発明の計画図、第2図は本発明に基づく収束
補正波形を生成するための装置の構成図、第3図および
第4図は波形の生成に使用する回路構成の回路図、第5
図ないし第8図は第2図の一部分の回路図である。 1 ・・・・・・チャネル、5・・・・・・デジタル記
憶装置、T・・・・・・キーボード、1 1・・・・・
・スケーリング回路、13,14、2 2 ・・・・・
・増幅器、21、28、2 9・・・・・・端末。
補正波形を生成するための装置の構成図、第3図および
第4図は波形の生成に使用する回路構成の回路図、第5
図ないし第8図は第2図の一部分の回路図である。 1 ・・・・・・チャネル、5・・・・・・デジタル記
憶装置、T・・・・・・キーボード、1 1・・・・・
・スケーリング回路、13,14、2 2 ・・・・・
・増幅器、21、28、2 9・・・・・・端末。
Claims (1)
- ブラウン管の電子線がスクリーン面に当る位置に応じて
変化する集束用の補正信号を発生する装置において上記
位置がスクリーン面の中心から左半分にある時に第1の
定数を用い、右半分にある時に第2の定数を用いて第1
の補正信号を発生する回路と、上記位置がスクリーン面
の中心から上半分にある時に第3の定数を用い、下半分
にある時に第4の定数を用いて第2の補正信号を発生す
る回路と、上記第1の補正信号と第2の補正信号を加算
して電子線の補正のために供給する回路と、入力手段か
ら上記第1、第2、第3、第4の定数とするための値を
受け取り記憶する装置と、上記記憶する装置から上記第
1の補正信号を発生する回路に第1と第2の定数を供給
する手段と上記記憶する装置から上記第2の補正信号を
発生する回路に第3と第4の定数を供給する手段と、上
記記憶されている第1、第2、第3、第4の定数を変更
する装置とからなるブラウン管補正装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB43293/79 | 1979-12-15 | ||
GB7943293A GB2066028A (en) | 1979-12-15 | 1979-12-15 | Digitally stored quantities for correction of crt aberrrations |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5694891A JPS5694891A (en) | 1981-07-31 |
JPS5947513B2 true JPS5947513B2 (ja) | 1984-11-19 |
Family
ID=10509880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55168148A Expired JPS5947513B2 (ja) | 1979-12-15 | 1980-12-01 | ブラウン管補正装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4441057A (ja) |
EP (1) | EP0030595B1 (ja) |
JP (1) | JPS5947513B2 (ja) |
CA (1) | CA1160353A (ja) |
DE (1) | DE3067877D1 (ja) |
GB (1) | GB2066028A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4385259A (en) * | 1980-12-24 | 1983-05-24 | Sperry Corporation | Dynamic convergence control apparatus for shadow mask CRT displays |
US4472707A (en) * | 1982-06-18 | 1984-09-18 | Allied Corporation | Display processor digital automatic gain control providing enhanced resolution and accuracy |
GB2132057B (en) * | 1982-09-09 | 1986-04-23 | Link Electronics Ltd | Electro-optical image correction |
GB8324711D0 (en) * | 1983-09-15 | 1983-10-19 | Ferranti Plc | Cathode ray tube display systems |
US4757239A (en) * | 1985-10-18 | 1988-07-12 | Hilliard-Lyons Patent Management, Inc. | CRT display system with automatic alignment employing personality memory |
US4935674A (en) * | 1988-12-27 | 1990-06-19 | Rca Licensing Corporation | Digitally controlled convergence system |
JPH0748805B2 (ja) * | 1990-05-28 | 1995-05-24 | 三菱電機株式会社 | オート・トラッキング・モニタのs字補正コンデンサ切替装置 |
JP2813477B2 (ja) * | 1991-01-31 | 1998-10-22 | リーダー電子株式会社 | 表示装置を校正する方法及び装置 |
JPH0767122A (ja) * | 1993-06-18 | 1995-03-10 | Pioneer Electron Corp | コンバーゼンス調整装置 |
US6636006B2 (en) * | 2001-12-06 | 2003-10-21 | Sony Corporation | Deflection yoke with multiple pairs of vertical coils and switched deflection current |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3576C (de) * | M. RILKE in M. Gladbach | Zapfhahn mit Luftzuführung | ||
US3308334A (en) * | 1963-06-28 | 1967-03-07 | Ibm | Trace distortion correction |
GB1353147A (en) * | 1970-04-18 | 1974-05-15 | Emi Ltd | Scanning arrangements |
US3740608A (en) * | 1970-08-18 | 1973-06-19 | Alphanumeric Inc | Scanning correction methods and systems utilizing stored digital correction values |
CA995810A (en) * | 1971-04-29 | 1976-08-24 | James A. Fazio | Color television convergence correction |
US3942067A (en) * | 1974-06-21 | 1976-03-02 | General Electric Company | Multi-gun cathode ray tube convergence system |
GB1517119A (en) * | 1976-12-22 | 1978-07-12 | Ibm | Cathode ray tube control apparatus |
US4095137A (en) * | 1977-03-18 | 1978-06-13 | Sperry Rand Corporation | Digital convergence system for a multi-gun crt |
GB1586201A (en) * | 1977-09-15 | 1981-03-18 | Ibm | Methods of generating correction factor signals for cathode ray tubes |
-
1979
- 1979-12-15 GB GB7943293A patent/GB2066028A/en not_active Withdrawn
-
1980
- 1980-10-15 DE DE8080106262T patent/DE3067877D1/de not_active Expired
- 1980-10-15 EP EP80106262A patent/EP0030595B1/en not_active Expired
- 1980-12-01 JP JP55168148A patent/JPS5947513B2/ja not_active Expired
- 1980-12-02 CA CA000365905A patent/CA1160353A/en not_active Expired
- 1980-12-08 US US06/214,145 patent/US4441057A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4441057A (en) | 1984-04-03 |
CA1160353A (en) | 1984-01-10 |
EP0030595A1 (en) | 1981-06-24 |
GB2066028A (en) | 1981-07-01 |
DE3067877D1 (en) | 1984-06-20 |
EP0030595B1 (en) | 1984-05-16 |
JPS5694891A (en) | 1981-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4203051A (en) | Cathode ray tube apparatus | |
US4706115A (en) | Geometry adjustment circuit for a color video projector producing vertical amplitude, vertical linearity and horizontal trapezoid correction signals from a single user-controlled signal | |
JPS5947513B2 (ja) | ブラウン管補正装置 | |
US4318032A (en) | Convergence circuit including a quadrant separator | |
JPS62170137A (ja) | カラ−受像装置 | |
US3942067A (en) | Multi-gun cathode ray tube convergence system | |
US4766354A (en) | Independent top/bottom pincushion correction | |
JP3205789B2 (ja) | 投写型画像表示装置 | |
CA1225750A (en) | Convergence control system for multigun crt | |
US3631296A (en) | Television deflection system | |
US4845409A (en) | Independent top/bottom raster correction | |
US5644197A (en) | Cathode ray tube display apparatus with rotatable raster | |
US5491389A (en) | Raster edge correction waveform | |
JPH0126234B2 (ja) | ||
US3708715A (en) | Convergence apparatus utilizing independently adjustable half-period triangular waveforms | |
JP3574187B2 (ja) | ビデオ表示用偏向装置 | |
MXPA02005140A (es) | Convergencia automatica en un aparato de presentacion de proyeccion. | |
US2834911A (en) | Multi-beam convergence circuits | |
JPH05227536A (ja) | ディジタルコンバーゼンス装置 | |
US5521646A (en) | Geometry and convergence correction for projection television apparatus | |
JP3047981B2 (ja) | コンバーゼンス補正装置及び陰極線管表示装置 | |
KR950008125B1 (ko) | 디지탈 컨버젼스 조정회로 | |
GB2291771A (en) | Cathode ray tube display apparatus with rotatable raster | |
JPS6259488A (ja) | デイジタルコンバ−ゼンス装置 | |
JPS6211394A (ja) | デイジタルコンバ−ゼンス装置 |