JPS5947245B2 - グレイコ−ドの読取装置 - Google Patents
グレイコ−ドの読取装置Info
- Publication number
- JPS5947245B2 JPS5947245B2 JP6766777A JP6766777A JPS5947245B2 JP S5947245 B2 JPS5947245 B2 JP S5947245B2 JP 6766777 A JP6766777 A JP 6766777A JP 6766777 A JP6766777 A JP 6766777A JP S5947245 B2 JPS5947245 B2 JP S5947245B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- parity check
- reading means
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
- Analogue/Digital Conversion (AREA)
Description
この発明は、機械的変位の絶体量をディジタル的な電気
信号に変換する装置において使用されるグレイコードの
読取装置に関するものである。 この発明の発明者ι丸先に第1図および第2図に示すよ
うなグレイコードの読取装置を発明した。この装置は、
符号板と読取回路よりなる。この符号板を第1図に示す
。8はグレイコード部分、10は奇数パリテイ・ビット
符号、12はパリテイ、チェック指令ピット符号である
。 このパリテイ・チェック指令ビット符号12は、図のよ
うに10進数相互間の境界附近の狭い範囲で
信号に変換する装置において使用されるグレイコードの
読取装置に関するものである。 この発明の発明者ι丸先に第1図および第2図に示すよ
うなグレイコードの読取装置を発明した。この装置は、
符号板と読取回路よりなる。この符号板を第1図に示す
。8はグレイコード部分、10は奇数パリテイ・ビット
符号、12はパリテイ、チェック指令ピット符号である
。 このパリテイ・チェック指令ビット符号12は、図のよ
うに10進数相互間の境界附近の狭い範囲で
〔0〕、そ
の他の部分で〔1〕となるように形成されている。この
場合、各10進数に対する符号の幅をD、チェック指令
ビット符号12の〔1〕の部分の幅をW、光電素子Po
−P59Pp、PcHの各有効受元幅をqとすれば、D
、W、qの間に次の関係が成立するようにチェック指令
ビット符号が構成されている。W≦D−q 第2図は、このような構成の符号板と組合せて使用する
回路である。 解読器14は、グレイコード読取用光電素子Po−P5
の出力を解読し、表示器16に表示する。パリテ’イ・
チェック回路18はPo−P5の出力およびパリテイ・
ビット符号読取用光電素子Ppの出力に基づき、パリテ
イ・チェックを行ない、読誤りがあると解読器14に禁
止出力を発生する。チェック指令回路20は、チェック
符号12の「1」をPCHが検出時に、パリテイ・チェ
ックを行なわせ、「o」を検出時に、チェック動作を禁
止するものである。この装置では、読誤りを一応チエツ
クできるが、チエツク指令ビツト符号12の
の他の部分で〔1〕となるように形成されている。この
場合、各10進数に対する符号の幅をD、チェック指令
ビット符号12の〔1〕の部分の幅をW、光電素子Po
−P59Pp、PcHの各有効受元幅をqとすれば、D
、W、qの間に次の関係が成立するようにチェック指令
ビット符号が構成されている。W≦D−q 第2図は、このような構成の符号板と組合せて使用する
回路である。 解読器14は、グレイコード読取用光電素子Po−P5
の出力を解読し、表示器16に表示する。パリテ’イ・
チェック回路18はPo−P5の出力およびパリテイ・
ビット符号読取用光電素子Ppの出力に基づき、パリテ
イ・チェックを行ない、読誤りがあると解読器14に禁
止出力を発生する。チェック指令回路20は、チェック
符号12の「1」をPCHが検出時に、パリテイ・チェ
ックを行なわせ、「o」を検出時に、チェック動作を禁
止するものである。この装置では、読誤りを一応チエツ
クできるが、チエツク指令ビツト符号12の
〔0〕を検
出時は、チエツクを行なわない。 したがつて、読誤りをチエツクできる確率は約50〜6
0%であつた。この発明は、読誤りチエツクの確率を1
00%にしたグレイコードの読取装置を提供することを
目的とする。以下、この発明を第3図および第4図に示
す秤の読取部に実施した1実施例に基いて説明する。 第3図はこの装置に使用する符号板の部分拡大図で、第
1図の符号板と同一の構成で、同一部分は同一符号で示
している。第4図はこの符号板と組合せて使用する回路
の−fりを示す。 この回路に使用するアンド回路30,40,42は図に
おいて丸印を付した入力側に入力「o」がかつ他の入力
側に「1」が入力された時だけ出力「1」を発するもの
である。パリテイ・チエツク指令ビツト符号読取用の光
電素子PCHの出力は、筒波数−電圧変換器22に供給
される。この変換器22の出力電圧V,は、符号板の移
動速度に比例しており、アナログ比較器24に供給され
る。この比較器24は.この電圧V,と、電圧設定器2
5に設定されており予め決定された速度に比例した電圧
E,とを比較し、V,≦E,になると出力「1」をアン
ド徊路26およびアンド回路40に供給する。一般に、
秤に被計量物品が載置されると、当初、符号板は高速で
移動し、平衡点付近になると、低速となり、平衡点で停
止する。上述の変換器23、比較器24および電圧設定
器26は、符号板が平衡点付近に近づいたとき、はじめ
て後述する装置を作動させるためのものである。今、符
号板が上記低速状態となり、光電素子PCH,PP,P
O−P5が第3図イの位置にあるとする。 このとき.アンド回路26には、PCHより出力「1」
が、また比較器24より出力ロ」が入力され、出力「1
」をアンド回路28およびアンド回路30に供給する。
同時に、グレイコード読取用光電素子PO−P5は、そ
の出力を解読器14に供給する。解読器14はその出力
を解読し、表示器16に表示する。Ppはパリテイ・チ
エツク符号読取用の光電素子で.その出力およびPO〜
P5の出力は、パリテイ・チエツク回路18に入力され
、パリテイ・チエツクが行なわれる。このパリテイ・チ
エツク回路18は、チエック符号12の「1」をPCH
が検出時に作動し、PP,PO−P5の読取りに誤りが
なければ出力「1」を、誤りがあれば出力「O」を、ア
ンド回路2[アンド回路30に供給する。もし、読取り
に誤りがあれば、アンド回路30は出力「1」をオア回
路32を介して発し、エラー表示器34にエラー表示を
させる。また、読取に誤りがなければ、アンド回路28
は出力「1」を発生し、ゲート36が開き、解読器14
の解読結果1が記憶器38に記憶される。次に.符号板
がさらに移動して、光電素子PCH,PP,PO〜P5
が第3図へまたはハに位置するとする。 このとき、PCHの出力は「o」となり、パリテイ・チ
エツクは行なわれず、アンド回路40は出力「1」をア
ンド回路42に供給する。このとき、解読器14は新た
にグレイコードを解読し、表示器16に表示する。同時
に、この解読値は、決算器44に入力され、記憶器38
の値より、解読値を減算し、デイジタル比較器46に供
給する。48は比較値設定器で.1が設定されており、
比較器46にその設定値を供給している。 比較器46は、減算値の絶対値が上記設定値より大のと
きに、出力「O」を発する。もし、光電素子PO〜P5
,PおよびPCHが読誤りをしていれば、減算結果は「
1」以上になるので、比較器46は出力「O」をアンド
回路42に供給する。このとき、アンド回路42は出力
「1」をオア回路32を介して、エラー表示器34に供
給し、エラー表示をさせる。また、PP,PCH,PO
−一P5が第3図ホまたは口に位置しても、同様に動作
し、第3図二または卜に位置すると、新たにパリテイ・
チエツクが行なわれる。 この装置では、チエツク指令ビツト符号が「月のところ
では、第2図および第3図に示したグレイコードの読取
装置と同一のチエツクを行ない、チエツク指令ビツト符
号が「O」のところで&Lもつとも近接したチエツク指
令ビツト符号が「Uであつたところの解読値と、現在の
解読値との差の絶対値が1以内であれば、読誤りがない
と判断しているので.読誤りチエツクの確率は1009
6となつている。 なお、上記の実施例においては、アンド回路30,42
、アンド回路28およびオア回路32によつて記憶器3
8を制御し、エラー信号を発する構成としたが、この構
成に限つたものではなく、他の構成も考えられる。
出時は、チエツクを行なわない。 したがつて、読誤りをチエツクできる確率は約50〜6
0%であつた。この発明は、読誤りチエツクの確率を1
00%にしたグレイコードの読取装置を提供することを
目的とする。以下、この発明を第3図および第4図に示
す秤の読取部に実施した1実施例に基いて説明する。 第3図はこの装置に使用する符号板の部分拡大図で、第
1図の符号板と同一の構成で、同一部分は同一符号で示
している。第4図はこの符号板と組合せて使用する回路
の−fりを示す。 この回路に使用するアンド回路30,40,42は図に
おいて丸印を付した入力側に入力「o」がかつ他の入力
側に「1」が入力された時だけ出力「1」を発するもの
である。パリテイ・チエツク指令ビツト符号読取用の光
電素子PCHの出力は、筒波数−電圧変換器22に供給
される。この変換器22の出力電圧V,は、符号板の移
動速度に比例しており、アナログ比較器24に供給され
る。この比較器24は.この電圧V,と、電圧設定器2
5に設定されており予め決定された速度に比例した電圧
E,とを比較し、V,≦E,になると出力「1」をアン
ド徊路26およびアンド回路40に供給する。一般に、
秤に被計量物品が載置されると、当初、符号板は高速で
移動し、平衡点付近になると、低速となり、平衡点で停
止する。上述の変換器23、比較器24および電圧設定
器26は、符号板が平衡点付近に近づいたとき、はじめ
て後述する装置を作動させるためのものである。今、符
号板が上記低速状態となり、光電素子PCH,PP,P
O−P5が第3図イの位置にあるとする。 このとき.アンド回路26には、PCHより出力「1」
が、また比較器24より出力ロ」が入力され、出力「1
」をアンド回路28およびアンド回路30に供給する。
同時に、グレイコード読取用光電素子PO−P5は、そ
の出力を解読器14に供給する。解読器14はその出力
を解読し、表示器16に表示する。Ppはパリテイ・チ
エツク符号読取用の光電素子で.その出力およびPO〜
P5の出力は、パリテイ・チエツク回路18に入力され
、パリテイ・チエツクが行なわれる。このパリテイ・チ
エツク回路18は、チエック符号12の「1」をPCH
が検出時に作動し、PP,PO−P5の読取りに誤りが
なければ出力「1」を、誤りがあれば出力「O」を、ア
ンド回路2[アンド回路30に供給する。もし、読取り
に誤りがあれば、アンド回路30は出力「1」をオア回
路32を介して発し、エラー表示器34にエラー表示を
させる。また、読取に誤りがなければ、アンド回路28
は出力「1」を発生し、ゲート36が開き、解読器14
の解読結果1が記憶器38に記憶される。次に.符号板
がさらに移動して、光電素子PCH,PP,PO〜P5
が第3図へまたはハに位置するとする。 このとき、PCHの出力は「o」となり、パリテイ・チ
エツクは行なわれず、アンド回路40は出力「1」をア
ンド回路42に供給する。このとき、解読器14は新た
にグレイコードを解読し、表示器16に表示する。同時
に、この解読値は、決算器44に入力され、記憶器38
の値より、解読値を減算し、デイジタル比較器46に供
給する。48は比較値設定器で.1が設定されており、
比較器46にその設定値を供給している。 比較器46は、減算値の絶対値が上記設定値より大のと
きに、出力「O」を発する。もし、光電素子PO〜P5
,PおよびPCHが読誤りをしていれば、減算結果は「
1」以上になるので、比較器46は出力「O」をアンド
回路42に供給する。このとき、アンド回路42は出力
「1」をオア回路32を介して、エラー表示器34に供
給し、エラー表示をさせる。また、PP,PCH,PO
−一P5が第3図ホまたは口に位置しても、同様に動作
し、第3図二または卜に位置すると、新たにパリテイ・
チエツクが行なわれる。 この装置では、チエツク指令ビツト符号が「月のところ
では、第2図および第3図に示したグレイコードの読取
装置と同一のチエツクを行ない、チエツク指令ビツト符
号が「O」のところで&Lもつとも近接したチエツク指
令ビツト符号が「Uであつたところの解読値と、現在の
解読値との差の絶対値が1以内であれば、読誤りがない
と判断しているので.読誤りチエツクの確率は1009
6となつている。 なお、上記の実施例においては、アンド回路30,42
、アンド回路28およびオア回路32によつて記憶器3
8を制御し、エラー信号を発する構成としたが、この構
成に限つたものではなく、他の構成も考えられる。
第1図は従来のグレイコード符号板を示す図、第2図は
第1図に示す符号板と組合せて使用する従来の読取装置
の回路図、第3図はこの発明によるグレイコードの読取
装置に実施したグレイコードの符号板を示す図、第4図
は同読取装置の回路図である。 PCH,PP,PO−P5・・・・・・符号読取手段、
8・・・・・・グレイコード、10・・・・・・パリテ
イ・ビット符号、12・・・・・一くリテイ・チエツク
指令ビツト符号、14・・・・・・解読器、18・・・
・・・パリテイ・チエック回路、38・・・・・唱?器
、44・・・・・・減算器、46・・・・・・比較器、
28・・・・・・アンド回路制御器、30,42・・・
・・・アンド回路制御器632・・・・・・オア回路制
御器。
第1図に示す符号板と組合せて使用する従来の読取装置
の回路図、第3図はこの発明によるグレイコードの読取
装置に実施したグレイコードの符号板を示す図、第4図
は同読取装置の回路図である。 PCH,PP,PO−P5・・・・・・符号読取手段、
8・・・・・・グレイコード、10・・・・・・パリテ
イ・ビット符号、12・・・・・一くリテイ・チエツク
指令ビツト符号、14・・・・・・解読器、18・・・
・・・パリテイ・チエック回路、38・・・・・唱?器
、44・・・・・・減算器、46・・・・・・比較器、
28・・・・・・アンド回路制御器、30,42・・・
・・・アンド回路制御器632・・・・・・オア回路制
御器。
Claims (1)
- 【特許請求の範囲】 1 所定のビット数を有するグレイコードと、このグレ
イコードに並べて設けられたパリテイ・ビット符号並び
にパリテイ・チェック指令ビット符号とを備えた符号板
と;この符号板の上記ビットごとに設けられた符号読取
手段と;上記グレイコード読取手段の出力信号を解読す
る解読器と;上記グレイコードの読取手段およびパリテ
イ・ビット符号読取手段各々の出力信号が供給されパリ
テイ・チェックを行なう回路と;上記解読器の解読値を
記憶する記憶器と;この記憶器の値と上記解読器の値と
の差を出力する減算器と;この減算器の出力と予め設定
された値とを比較する比較器と;上記パリテイ・チェッ
ク指令ビット符号読取手段および上記パリテイ・チェッ
ク回路各々の出力信号が供給されており、上記パリテイ
・チェック指令ビット符号読取手段が「1」を検出時に
パリテイ・チェック結果に基いてエラー信号を発するか
または上記記憶器に解読結果を記憶させ、上記パリテイ
・チェック指令ビット読取手段が「0」を検出時に上記
比較器の出力に基いてエラー信号を発する制御器とから
なり;上記パリテイ・チェック指令ビット符号は、上記
符号板の隣接する10進数を表わす符号相互間付近では
〔0〕を表わし、その〔1〕を表わす部分の幅Wと各0
進数を表わす符号の幅Dと各読取手段の有効幅qとの間
にはW≦D−q が成立するよう構成されているグレイコードの読取装置
。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6766777A JPS5947245B2 (ja) | 1977-06-07 | 1977-06-07 | グレイコ−ドの読取装置 |
US05/889,910 US4173752A (en) | 1977-06-07 | 1978-03-24 | Gray code reader |
FR787816997A FR2394209A1 (fr) | 1977-06-07 | 1978-06-07 | Lecteur de code de gray ou de code binaire reflechi |
DE2825038A DE2825038C3 (de) | 1977-06-07 | 1978-06-07 | Graycodeleser |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6766777A JPS5947245B2 (ja) | 1977-06-07 | 1977-06-07 | グレイコ−ドの読取装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS542149A JPS542149A (en) | 1979-01-09 |
JPS5947245B2 true JPS5947245B2 (ja) | 1984-11-17 |
Family
ID=13351573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6766777A Expired JPS5947245B2 (ja) | 1977-06-07 | 1977-06-07 | グレイコ−ドの読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5947245B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61108046U (ja) * | 1984-12-06 | 1986-07-09 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779427U (ja) * | 1980-10-31 | 1982-05-17 |
-
1977
- 1977-06-07 JP JP6766777A patent/JPS5947245B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61108046U (ja) * | 1984-12-06 | 1986-07-09 |
Also Published As
Publication number | Publication date |
---|---|
JPS542149A (en) | 1979-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4175692A (en) | Error correction and detection systems | |
JPS55105900A (en) | Error correction/detection system | |
KR850007176A (ko) | 코드 심볼 디코더와 광 판독가능 기록 캐리어 및 정보매체 플레이어 | |
KR910005275A (ko) | 에러 검출 및 정정 기능을 갖는 디지탈 데이타 전송 시스템 | |
US4642519A (en) | Digital wave observation apparatus | |
JPS5947245B2 (ja) | グレイコ−ドの読取装置 | |
JPH0760394B2 (ja) | 誤り訂正・検出方式 | |
US5633882A (en) | Error detection and correction circuit | |
KR100188147B1 (ko) | 주기적 여유 코드를 이용한 오류검출회로 | |
JPS6140922B2 (ja) | ||
JPS55157042A (en) | Information processor | |
JPS5792499A (en) | Directory device | |
EP0240921B1 (en) | BCH code signal correcting system | |
FR2394209A1 (fr) | Lecteur de code de gray ou de code binaire reflechi | |
JPS567299A (en) | Error correcting circuit | |
JPS5743251A (en) | Operation controlling device | |
KR920003887B1 (ko) | Bch부호의 복호회로 | |
JPS6048769B2 (ja) | ロ−デイング方式 | |
JPS6213160Y2 (ja) | ||
JPS558617A (en) | Storage system | |
GB1201403A (en) | Number and symbol display system | |
JP2518827B2 (ja) | 符号化復号化装置 | |
JPS57162188A (en) | Error detecting system for storage device | |
KR19980026491A (ko) | 디지털 신호계의 에러와 이레이저의 정정장치 | |
SU482771A1 (ru) | Устройство дл записи информации |