JPS5943451A - Signal processor with intelligent stand-by function - Google Patents

Abstract

PURPOSE:To simplify stand-by facilities, by detecting and switching a faulty processor to a stand-by processor when a fault occurring to the output of one of plural microprocessor which arithmetically process input signals to generate output signals is detected. CONSTITUTION:Plural in-use units 2-5 are provided with one switching arithmetic unit 6 which has an intelligent function. The switching unit 6 is connected to inputs of all the in-use units 2-5. Outputs of the in-use units 2-5 are connected to a control part 9, a CPU, and digital output circuits DOC1-DOC2 through an I/O interface 8. When the control part 9 detects an absence or fault among outputs from the in-use units 2-5, the unit is detected and the analog input switching circuit ASC of the switching unit 6 is put in operation; and arithmetic for the substitution of the faulty unit is performed to input the result to the control part 9 and inputted to the DOC1-DOC2 as well as normal units. The switching unit includes all functions of the in-use units. Consequently, a stand-by circuit is simplified.

Description

【発明の詳細な説明】 本発明は、複数個の処理部、及びインテリジェントな予
備機能をもつ切替演算処理部を有１゛る信号処理装置イ
に関し、とくに多数の入力開側信号に異なる演算処理を
行なう複数個の処理部と故障した処理部の入力に対する
演算処理を選択的に行なうインテリジェントな予備機能
を持つ切替演算処理部とを備えた計測処理装置に関する
。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a signal processing device (1) having a plurality of processing units and a switching processing unit with intelligent preliminary functions, and in particular, the present invention relates to a signal processing device (1) having a plurality of processing units and a switching processing unit with intelligent preliminary functions. The present invention relates to a measurement processing device equipped with a plurality of processing sections that perform processing, and a switching processing section that has an intelligent standby function that selectively performs processing on inputs from a failed processing section.

省力化の要請のため電力設備等の自動制御及び遠隔監視
が広く行なわｈ、ているが、制御の信頼性を確保するた
め装置の二重化が必要とされている。Automatic control and remote monitoring of electric power equipment, etc. are widely practiced due to demands for labor saving, but duplication of equipment is required to ensure reliability of control.

従来の制御装置の二重化は、制御装置の少くとも主要部
について現用器とその予備器との両者を設ける完全二重
化方式なので装置が複雑・高価となるばかりでなく据付
床面積または実装面積が大きくなる欠点がおった。Conventional duplication of control equipment is a complete duplication method in which at least the main parts of the control equipment are provided with both the active unit and its backup unit, which not only makes the equipment complex and expensive, but also requires a large installation floor space or mounting area. There was a drawback.

本発明の目的は、従来技術の上記欠点を解決するにある
。特定の現用器とその予備器とが同時に故障する確率は
、個々の現用器に対してすべて独立の予備器を設けた場
合と１個々の現用器のすべての機能を有づる単−子備器
を設けた場合とを比較するに、鵜−子備器の機能選択手
段を無視するならば二つの場合に於てほぼ等しい。した
がって、現用器と予備器との同時故障の確率の観点から
すると、複数個の現用器に対してすべての現用器のイ（
（能を選択的に行なうことができる単一の予備器を設け
ることによって現用器の全数に対して予備器をそれぞれ
独立に設けるのとほぼ同様な効果を得ることができる。The object of the invention is to overcome the above-mentioned drawbacks of the prior art. The probability that a specific working unit and its spare unit will fail at the same time is as follows: when each working unit is provided with an independent spare unit, and when a single secondary unit has all the functions of each working unit. Comparing the two cases, if the function selection means of the cormorant equipment is ignored, the two cases are almost equal. Therefore, from the perspective of the probability of simultaneous failure of the working device and the standby device, the failure of all the working devices (
(By providing a single spare unit that can selectively perform the functions, it is possible to obtain almost the same effect as providing separate spare units for all the active units.

本発明は、この点に着（］シ、多数の入力イイ号たとえ
ば計測信号を演算処理する目測処理装置等の高＠頼度を
確保するため、各種）１１ｆ算処理を行なう複数個の処
理部に対し、で、それらの演算処理を選択的に行なうイ
ンテリジェントな予備機能をもつ切替演算処理部を備え
た開側処理装置等の信号処理装置を提供する。The present invention addresses this point by providing a plurality of processing units that perform various types of calculation processing in order to ensure high reliability of a visual measurement processing device that processes a large number of input signals, such as a visual measurement processing device that processes measurement signals. In contrast, the present invention provides a signal processing device such as an open-side processing device that is equipped with a switching arithmetic processing section having an intelligent preliminary function that selectively performs these arithmetic processing operations.

以下添付口金参照して本発明の詳細な説明する。The present invention will be described in detail below with reference to the attached base.

第１図（ｔま、本発明を実施した１…力設備用信号処理
装置のブロック図を示し、第２図はその回路図を示す。FIG. 1 shows a block diagram of a signal processing device for power equipment embodying the present invention, and FIG. 2 shows its circuit diagram.

両図に示す信号処理装置１ば、送電線等の電力線４回線
Ｌ１〜Ｌ４の各六の電圧、電流の１ｉ’；、ｉ時値およ
び周期等をサンプリングし電圧と電流の実効値、有効電
力、無効電力、周波数、位相を算出し、その結果を遠隔
制御及び遠隔監睨等のためのディジタル送信信号に変換
する。処理ユニット２ば、電力線Ｌ１の計器用変圧器Ｐ
Ｔ及び変流器ＣＴから入力電圧、電流工１を取り込み、
入力変圧器回路ＴＩＣで適当な電圧に変換ｌ〜、さらに
アナログ入力変換回路ＡＩＣ及び周波数入力変換回路Ｆ
ＩＣで電圧、電流の瞬時値および周期等をサンプリング
し、マイクロプロセッサを有する中央演算回路ＣＰＵに
より電圧と電流の実効値、有効電力、無効電力、周波数
、位相等の演算処理をおこない入出力制御ユニット７へ
信号Ｓとして送信する。The signal processing device 1 shown in both figures samples the voltages and currents of each of the four power lines L1 to L4 such as power transmission lines, the value at time i, and the cycle, and calculates the effective values of the voltage and current, and the effective power. , calculate reactive power, frequency, and phase, and convert the results into digital transmission signals for remote control and monitoring, etc. Processing unit 2B, voltage transformer P of power line L1
Take input voltage and current 1 from T and current transformer CT,
Input transformer circuit TIC converts to an appropriate voltage l~, further analog input conversion circuit AIC and frequency input conversion circuit F
An input/output control unit that samples the instantaneous values and cycles of voltage and current using an IC, and processes the effective values of voltage and current, active power, reactive power, frequency, phase, etc. using a central processing circuit (CPU) equipped with a microprocessor. 7 as signal S.

処理ユニッ）　３，４．及び５は、周波数入力変換回路
ＦＩＣを除き、処理ユニット２と同様な構成を有する。processing unit) 3,4. and 5 have the same configuration as the processing unit 2 except for the frequency input conversion circuit FIC.

しかし本発明においては、処理ユニット２ないし４がす
べて異なる構成を有するものであってもよい。図示例で
は、４個の処理ユニットに対して１個の予備機能を持つ
切替演算ユニット６が設けられるが、現用処理ユニット
の数及び切替演算ユニットの数並びに両者の関係は図示
例に限定されるものではない。However, in the present invention, the processing units 2 to 4 may all have different configurations. In the illustrated example, a switching arithmetic unit 6 having one reserve function is provided for four processing units, but the number of active processing units, the number of switching arithmetic units, and the relationship between the two are limited to the illustrated example. It's not a thing.

第３図に示す回路は第２図中の切替演算ユニット６の４
７ｑ成の一例を示す。アナログ入力切替回路ＡＳＣは中
央演算回路ＣＰＵよυ制御されＬ１〜Ｔ、４の入力より
一系列の入力信号を選択する。選択さノした入力信号は
アナログ入力変換回路ＡＩＣに入力さ′ｈ、、さらにＭ
ＰＸｌによジ４要素分（電圧×２．電流×２）を選択し
、サンプルホールドＳ／Ｈによりサンプリングする。さ
らにこのサンプリングされた４要素毎に各入力要素をＡ
ＤＣにてアナログ・ディジタル変換し記憶素子ＲＡＭに
データを記録する。この手段により、４要素毎の複数の
入力要素をサンプリングしたデータがＲＡＭに記録さね
、る。The circuit shown in FIG. 3 is the switching arithmetic unit 6 in FIG.
An example of 7q configuration is shown. The analog input switching circuit ASC is controlled by the central processing circuit CPU and selects one series of input signals from the inputs L1 to T and 4. The selected input signal is input to the analog input conversion circuit AIC.
Four elements (voltage x 2. current x 2) are selected by PXl and sampled by sample hold S/H. Furthermore, for each of these four sampled elements, each input element is A
Analog-to-digital conversion is performed using DC and the data is recorded in the memory element RAM. By this means, data obtained by sampling a plurality of input elements every four elements is recorded in the RAM.

同様にＡＳＣにより選択された入力信号は周波数入力変
換器ＦＩＣにも入力される。入力信号はにより計数しそ
のデータを記憶素子ＲＡ　Ｍに記録する。Similarly, the input signal selected by the ASC is also input to the frequency input converter FIC. The input signal is counted and the data is recorded in the memory element RAM.

上記ＡＩＣ，ＦＩＣによりサンプリングされたデータが
各記憶素子にすべて収納され、サンプリングが終了する
と中央演算回路ＣＰＵに割込み信号を発生する。ＣＰ　
Ｕは記憶素子ＲＯＭＫ記憶されているプログラムにより
ＡＩＣ，ＦＩＣにサンプリングされたデータを取り込み
以下に説明する演算処理を行う。All data sampled by the AIC and FIC are stored in each storage element, and when sampling is completed, an interrupt signal is generated to the central processing circuit CPU. C.P.
U takes in sampled data into AIC and FIC according to a program stored in storage element ROMK, and performs arithmetic processing as described below.

尚第２図に示す、処理ユニット２〜５は上記切替演算ユ
ニットの切替入力回路を省いた構成である。Note that the processing units 2 to 5 shown in FIG. 2 have a configuration in which the switching input circuit of the switching calculation unit described above is omitted.

演↑γ処理の１例として処理ユニット２の出力信号Ｓの
うち有効電力及び電圧に表わすものをＳ。As an example of the ↑γ processing, let S be the output signal S of the processing unit 2 that is expressed in terms of active power and voltage.

及びＳｌとしサンプルホールドＳ　Ｉ−Ｉが毎秒８回の
標本抽出を行なうと仮定した場合、その処理ユニット２
の中央演ｎ回路ＣＰＵは例えば次の演算を行なう。Assuming that the sample and hold S I-I performs sampling 8 times per second, the processing unit 2
The central n-circuit CPU performs the following calculations, for example.

Ｐ４＝　Ｐ１２×Ｔｔ　＋　Ｐ３２　Ｘ　ｈここに、Ｐ
ｌｚは線路Ｌ１を３相３線式とした場合における３線中
の線１・２間の電圧、Ｐ３２は線３争２間の電圧、Ｉｌ
は線１の電流、工３は線３の電流を示す信号であり、ｔ
Ｌは商用周波１サイクルごとに８目標本抽出する場合に
その神木の順序を連続番号で示す符号である。ｎが１か
ら８１では１番目のサイクルの測定値、ｎが９から１６
１では２番目のサイクルの測定値を示し、以下同様であ
る。P4= P12×Tt + P32 X hHere, P
lz is the voltage between wires 1 and 2 of the 3 wires when the line L1 is a 3-phase 3-wire system, P32 is the voltage between wires 3 and 2, Il
is a signal indicating the current in line 1, t is a signal indicating the current in line 3, and t
L is a code that indicates the order of the sacred trees using consecutive numbers when eight target trees are extracted every cycle of the commercial frequency. When n is 1 to 81, it is the measurement value of the 1st cycle, and when n is 9 to 16.
1 indicates the measured value of the second cycle, and so on.

上記（１）式は、二電力計法で算定した電力瞬時値を１
６サイクルにわたって平均するための積算間に相当する
。Equation (1) above calculates the instantaneous power value calculated by the two-power meter method to 1
Corresponds between integrations to average over 6 cycles.

Ｖ７　＝＝　ＰＩ３　Ｘ　ＰＩ３ 上記（２）式は、８回／Ｈｚで標本抽出した場合の電圧
１１時値を１６サイクルにわたって平均した実効値を求
めるための積算量に相当する。V7 == PI3 X PI3 The above equation (2) corresponds to the integration amount for determining the effective value obtained by averaging the 11 o'clock voltage value over 16 cycles when sampling is performed 8 times/Hz.

無効電力を示す処理部出力信号Ｓｑば、電圧及び電流の
測定値に適当な位相変換を加えた後（１）式と同様な演
算処理により得られることが知らｈている。電、流を表
わす信号Ｓ、は、電流の測定値に（２）式と同様な演ｑ
゛を行なうことによって得られる。It is known that the processing unit output signal Sq indicating reactive power can be obtained by applying appropriate phase conversion to the measured values of voltage and current, and then performing arithmetic processing similar to equation (1). The signal S representing current and current is calculated by applying the same operation as equation (2) to the measured value of current.
It can be obtained by doing.

入出力佃制御ユニット７は、上記処理器量力信号Ｓア及
びＳｖ等を受信信号り、及びＤ７．等として受信（７た
のち次の演！１′処理をし７て実効７カＰ、乃び電圧実
効値Ｖａ、を算出する。The input/output control unit 7 receives the processing unit quantity signals SA and Sv, etc., and receives signals D7. etc. (After 7, the next operation!1' processing is performed to calculate the effective 7 power P and the effective voltage value Va.

Ｐａ　＝　■ぐＩ　　Ｄｐ　　＝　　ＩぐＩ　　ＳＦ　
　　　　　　　　　　　　　　　　　　　　　’・””
　　（３）ただし、■ぐｌは標本抽出頻度、（１）式の
平均値Ｒ１算に舒ｔｈ、るサイクルの数、及び所要出力
スケール等によって定快る定数である。Pa = ■GuI Dp = IguI SF
'・””
(3) However, ■gl is a constant determined by the sampling frequency, the number of cycles used to calculate the average value R1 in equation (1), the required output scale, etc.

Ｖ、　　−Ｔぐ２　　、ｒｌ）；　＝　　Ｋ２　　ＪＴ
ｖ　　　　　　　　　　　　　　　’−”・　（４）た
だし、Ｋ２は標本抽出頻度、（２）式の平均値計算に含
まれるサイクルの数、及び所要出力スケール等によって
庁まる定数である。V, -Tgu2, rl); = K2 JT
v′−”・(4) However, K2 is a constant determined by the sampling frequency, the number of cycles included in the average value calculation of equation (2), the required output scale, etc.

無効電力Ｑ４及び電流実効値工ａは、」二記の処理器量
力信号Ｓｇ及びＳ（にそわぞれ（３）式及び（４）式と
同様な演算処理を施すことによって得られる。The reactive power Q4 and the effective current value a are obtained by subjecting the processor quantity power signals Sg and S (2) to the same calculation process as in equations (3) and (4), respectively.

周波数ｆは、たとえば電圧の周期Ｔの測定＠’４を第２
図の周波μ入力変換器ＦＩＣの内部で計数し。The frequency f is, for example, the measurement of the period T of the voltage @'4.
It is counted inside the frequency μ input converter FIC shown in the figure.

ディジタル化１−たのち、その逆数を算出することによ
り得らノ１−２）。位相角θは、−たとえば異なる線路
の電圧の間の位相差を周波数入力変換器ＦＩＣの内部で
計数し上記周期Ｔと比較して角度のディジタル信号に変
換することができる。After digitization 1-2), the inverse number is calculated. The phase angle .theta. can be converted into an angular digital signal - for example by counting the phase difference between the voltages of different lines inside the frequency input converter FIC and comparing it with the period T.

以上のように、図示実施例の４ｇ号処理装硫１け、電圧
、電流等のアナログ測定値入力信号に演算処理を加え、
有効電力、無効電力、周波数、位相角。As mentioned above, arithmetic processing is applied to the analog measured value input signals such as No. 4g treatment unit 1, voltage, current, etc. of the illustrated embodiment,
Active power, reactive power, frequency, phase angle.

電流実効値、電圧実効値等を表わすディジタル出力信号
を発生する。しかし、本考案の入力信号及び出力信号は
それぞｉ１アナログ（ｇ−号及びディジタル信号に限定
されるものではない。また１図示実施例は４個の処理ユ
ニッ）　２．３．４、及び５を備え、処理ユニット２は
周波数入力変換器ＦＩＣｋ有しｊａ波数算出を行なうが
池の３個の処理、１ニツト３．４、及び５は周波数の算
出を行なわない。一般に、信号処理装置ｌに含まれる複
数鋼の処理ユニットＱ」そＪｌそれ異なった演浚処理金
行なうことが可能である。Generates digital output signals representing effective current values, effective voltage values, etc. However, the input signals and output signals of the present invention are respectively i1 analog (not limited to g-signals and digital signals, and one illustrated embodiment has four processing units). 2.3.4, and 5 The processing unit 2 has a frequency input converter FICk and performs wave number calculation, but the three processing units 1 nit 3.4 and 5 do not perform frequency calculation. In general, it is possible for the plurality of steel processing units Q' included in the signal processing device I to perform different dredging treatments.

信号処理装置１の二重化のため、本発明は、複数個の常
用処理ユニット２．３．４．及び５に対してぞノ１．そ
れ対応する複数個の予備処理ユニット全段けるのではな
く少数のたとえば１個のインテリジェント予備機能を持
った切替演算ユニ、、）　６のみを設ける。第２図に示
す本発明の一実施例における切替演′Ｒ−Ｌニット６は
、すべての常用処理コニット２．３．４、及び５の入力
に接続されている。Due to the redundancy of the signal processing device 1, the present invention provides a plurality of common processing units 2.3.4. and 5 against zono1. Instead of providing all stages of a plurality of corresponding preprocessing units, only a small number, for example, one switching arithmetic unit (6) having an intelligent preprocessing function is provided. In one embodiment of the invention shown in FIG. 2, the switching R-L unit 6 is connected to the inputs of all common processing units 2, 3, 4, and 5.

入出力制御ユニット７には、常用処理ユニット２．３．
４．５及び切替演算ユニット６に接続さハた入力部を有
する入出力インターフェイス回路８、及びこの入出力イ
ンターフェイス回路８に接続された制御部９が含まり、
る。制御部９の出力の一方は切替演算ユニット６に接続
さｈ、その他方は中央演算回路ＣＰＵ及びディジタル出
力回路ＤＯＣＩ及びＤＯＣ２に接続さり、る。ディジタ
ル出力回路Ｊ）ＯＣＩ及びＤＯＣ２は、樋数個の処理ユ
ニット２ないし５から制御部９を介して与えられる測定
変換値を所要のフォーマットに処理しディジタル出力信
号ＤＯＩ及びＤＯ２として他の装置Ｃ図示せず）へ送出
する。The input/output control unit 7 includes regular processing units 2.3.
4.5 and an input/output interface circuit 8 connected to the switching arithmetic unit 6 and having an input section, and a control section 9 connected to the input/output interface circuit 8,
Ru. One of the outputs of the control section 9 is connected to the switching calculation unit 6, and the other output is connected to the central processing circuit CPU and digital output circuits DOCI and DOC2. Digital output circuit J) OCI and DOC2 process the measurement conversion values given via the control unit 9 from several processing units 2 to 5 into a required format and output them as digital output signals DOI and DO2 to other devices. (not shown).

第２図では、説明の便宜上、制？１１１１部９′ｌｆ独
立の手段として示したが、以下に説明する制御部９の機
能全入出力？ｌｉ制御ユニット７の中央演算回路ＣＰＵ
の機能に含めプログラムにより処理し７、入出力インタ
ーフェイス回路を介する伝送処理により切替演算ユニッ
トに命令を送信してもよい。In Figure 2, for convenience of explanation, the system ? Although the 1111 section 9'lf is shown as an independent means, all the functions of the control section 9 described below are input/output? Central processing circuit CPU of li control unit 7
The command may be included in the function of 7 and processed by a program, and the command may be transmitted to the switching arithmetic unit by transmission processing via an input/output interface circuit.

第４図及び第５図を参照して切替演算ユニット６及び制
御ｙｉｔＸ９の贋能を説明する。信号処理装置出力制御
１ユニット７の入出力インターフェイス８ブバ処理部出
力信号Ｓを受信信号りとして受信している。第４図に示
すように、いずれかの処理ユニットの故障によ、りその
出力信号Ｓが欠落すると。The malfunction of the switching arithmetic unit 6 and the control yitX9 will be explained with reference to FIGS. 4 and 5. The input/output interface 8 of the signal processing device output control unit 7 receives the output signal S from the processing section as a reception signal. As shown in FIG. 4, when one of the processing units fails, its output signal S is lost.

入出力制御ユニット７の入出力インターフェイス８にお
ける受信信号りが欠落する。第５図に示す制御部９の論
理回路１０は、受信信号りが連続的に存在している限り
その受イ言信号をＩ４．（カデ５ｆジタル回路ＤＯＣＩ
、ＤＯＣ２等のデータ処理手段ＤＰＲへ連続的に送る。The received signal at the input/output interface 8 of the input/output control unit 7 is lost. The logic circuit 10 of the control unit 9 shown in FIG. 5 transmits the received signal to I4. (Kade 5f digital circuit DOCI
, DOC2, etc., continuously.

しかし、たとえば受信信号りに信号欠落が連続して５回
検出された場合には、制御部９の論理回路１０は受信信
号りの欠落位［直から故障！４１．理部を検出し、第５
図に示すように切替演算ユニットのアナログ入力切替回
路ＡＳＣを動作させて当該故障処理ユニットの入力を１
．７１替演算ユニツトの入力とし、て選択しこ′ｈ全こ
のユニットのアナログ入力変換器へ加えると共に、プロ
グラム切替手段ＰＲＬＫより当該故障処理ユニットの演
算プログラムをたとえば人出力制御ユニット７の中央演
算回路ＣＰＵからの命令にょυ切替演算ユニット６の中
央演算回路ＣＰＵにて切替える。However, if, for example, a signal dropout is detected five times in a row in the received signal, the logic circuit 10 of the control section 9 will detect the missing signal [immediately cause a failure!]. 41. Detect the science part, the fifth
As shown in the figure, the analog input switching circuit ASC of the switching calculation unit is operated to switch the input of the failure processing unit to 1.
．． 71 switching arithmetic unit 7, and selecting it as input to the analog input converter of this unit, the program switching means PRLK transfers the arithmetic program of the fault processing unit to, for example, the central processing circuit CPU of the human output control unit 7. Switching is performed by the central processing circuit CPU of the switching calculation unit 6 according to the command from υ.

したがってこの場合には、切替演算ユニット６は処理ユ
ニット２〜５の演算プログラム中でそり、ぞわ異なる部
分についてのプログラノ、を保有し７ている必要がある
。この切替え完了を示す信号と当該故障処理ユニットの
検出を示す信号と（ｒ［５図のＡＮＤ回路に加え、その
ＡＮＤ回路の出力信号によシ切替演算ユニット６を始動
する。切替演算ユニット６が作動すると、第４図に示す
切替演算ユニット出力信号Ｓ８が人出カ制イ卸ユニッｌ
−７の入出力インターフェイス８にその人力信号１〕８
として到達１、そのｆｔ１ｌｉ仰部９に入力信号■）８
が加えられる。Therefore, in this case, the switching arithmetic unit 6 needs to have program information for the slightly different parts of the arithmetic programs of the processing units 2 to 5. The switching operation unit 6 is started by the signal indicating the completion of this switching, the signal indicating the detection of the failure processing unit, and the output signal of the AND circuit (in addition to the AND circuit in Figure 5. When activated, the switching arithmetic unit output signal S8 shown in FIG.
-7's input/output interface 8 to the human input signal 1〕8
As reached 1, input signal to its ft1li supra9 ■)8
is added.

この入力信号Ｄ８が邑該故障処理ユニットからの入力信
号りと一致することは、切替演算ユニット６の入力と演
算処理の切替えから明らかである。It is clear from the switching of the input and arithmetic processing of the switching arithmetic unit 6 that this input signal D8 coincides with the input signal from the failure processing unit.

したがって制御部９は当該故障処理ユニットからの入力
信号りに替る切替演算ユニット６がらのヌカ信号Ｄ８の
存在により信号処理装置１の正常動作をｌ’ｉｉｌ腹さ
せる。Therefore, the control section 9 impairs the normal operation of the signal processing device 1 due to the presence of the null signal D8 from the switching arithmetic unit 6 which replaces the input signal from the failed processing unit.

制御部９に１、処理ユニット故障の検出時に第４図に示
す発光ダイオードＬＥＤを付勢［−で故障発生を表示す
る。これによυ、保守員が当該故障処理ユニットを修理
し、修理完了時にたとえば手動で切替演算ユニット６ｆ
停止しかつ修理された処理ユニットを信号処理装置１に
接続し、て常用処理ユニットによる運転に復帰させ、切
替演算ユニット６は待機状態に戻る。これにより切替演
算ユニット６のもつ予備機能の動作が完了し１次の動作
準備完了の状態になる。1. When a processing unit failure is detected, the control unit 9 energizes the light emitting diode LED shown in FIG. 4 [- to indicate the occurrence of failure. As a result, maintenance personnel repair the failure processing unit, and when the repair is completed, manually switch the processing unit 6f.
The stopped and repaired processing unit is connected to the signal processing device 1 and returned to operation by the regular processing unit, and the switching arithmetic unit 6 returns to the standby state. As a result, the operation of the preliminary function of the switching arithmetic unit 6 is completed, and the state becomes ready for the primary operation.

第４図に示す処理ユニット出力Ｓの欠落開始から切替演
算ユニット６の出力Ｓ８受信寸での時間ｔを、本発明者
等は約２．２秒とすることに成功１／だ。The inventors succeeded in setting the time t from the start of the loss of the processing unit output S shown in FIG. 4 to the reception of the output S8 of the switching arithmetic unit 6 to about 2.2 seconds.

常用処理ユニットの故障検出は、その出力Ｓの欠落によ
るだけで麿く、たとえば信号の異常等の他の情報によっ
て行なうことも可能である。Failure of the regular processing unit can be detected simply by the lack of its output S; it is also possible to detect a failure by using other information, such as an abnormality in the signal.

以上説明したように、木発明によれば異なる機能を有す
る複数個の常用処理ユニットに対１．て１個のインテリ
ジェント予備機能を持つ切替演算ユニットヲ設け、常用
処理ユニットの故障時にね、切替演算ユニットの入力を
当該故障処理ユニットの入力に切替オ、ると共に切替演
算ユニットの中央演算回路の演算プログラムを当該故障
処理ユニットの演算プログラムに＋、１′ｊ替えること
により、１個の切替演算ユニットのみで高信頼度の信号
処理μ、置の半二卸、化を達成することができる。As explained above, according to the tree invention, one. A switching arithmetic unit with an intelligent standby function is installed, and when a regular processing unit fails, the input of the switching arithmetic unit is switched to the input of the faulty processing unit, and the arithmetic program of the central processing circuit of the switching arithmetic unit By switching +1'j to the arithmetic program of the faulty processing unit, it is possible to achieve highly reliable signal processing with only one switching arithmetic unit.

信頼性をさらに向、上させるため、第６図に示すように
切替演↑ｙユニット６ケ設けると共に予価入出力制御ユ
ニット？ａを常用入出力制御ユニット７と並列に接続ｌ
〜て信号処理装置１のこの部分をも二重化することが可
能である。In order to further improve reliability, as shown in Figure 6, 6 switching units are provided, as well as a preliminary input/output control unit. Connect a in parallel with the regular input/output control unit 7
This portion of the signal processing device 1 can also be duplicated.

木発明によって達成さ）する効牙は次の通りでｘ′）る
。The effects achieved by the wood invention are as follows.

（１）仲数個の処理部を有する信号処理装置の処３Ｂｌ
ｊ部ニー進化を、１個のインテリジェント予備イか能を
有する処理部を設けることにより実現できるので、経済
的に信頼性を向上させることができる。(1) Processing 3Bl of a signal processing device having several processing units
Since the J-section knee evolution can be realized by providing one processing section with intelligent backup capability, reliability can be improved economically.

（２）二庫化装置としても部品の数を少なくすることが
できるので小形化が可能である。(2) Since the number of parts can be reduced as a dual storage device, miniaturization is possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図一本発明の一実施例の貌１明図、第２し１６１ｇ
’＋”＋　１図の災旌例のブロック図、第３図は入力ア
ナｌ】グ回路の７□゛）四面、第４トＩＬ１故障ロＪ１
のイ「−号を示すト１）、明じ１、第５図わ！：　ｆｌ
ｉｔ腫１１部の動作不＝示す流１１図、第６図（甘木発
明の他の実施例のＷす四面である。 １・・・信号処理装置、　　２．３．４．５・・・処理
ユニット、　６・・・切替演算ユニット、　７・・・入
出力制俤１．１ニヅト、　８・・・入出力インターンエ
イス回路、９・・・？Ｉｉ制御部、　　１０・・・故障
検出乱びり手Ｆ、　■・・・入力信号、　Ｄｏｔ、ＤＯ
２・・・出力信号、　　ＣＰＵ・・・中央演ｐ回路、　
　ＡＳＣ・・・アナログ人力１り替回路、　　ｌ）　Ｒ
Ｌ・・・プログラム切替手段。 第３図 第４図 ＬＥＤ　＠Fig. 1 - Appearance of an embodiment of the present invention 1. Light diagram, 2. 161g
'+'+ Figure 1 is a block diagram of the disaster example, Figure 3 is the input analog circuit 7□゛) 4th side, 4th IL1 failure RoJ1
1), 1, 5, wa!: fl
Figure 11 and Figure 6 (showing the four sides of another embodiment of the Amagi invention) 1...Signal processing device, 2.3.4.5...Processing Unit, 6... Switching calculation unit, 7... Input/output control 1.1 nits, 8... Input/output intern eighth circuit, 9...?Ii control section, 10... Fault detection disorder Hand F, ■...Input signal, Dot, DO
2...output signal, CPU...central p-circuit,
ASC...Analog manual switching circuit, l) R
L...Program switching means. Figure 3 Figure 4 LED @

Claims (1)

【特許請求の範囲】 それぞれ入力信号を演算処理して出力信号とするマイク
ロプロセッサを有する複数個の処理部。 前記複数個の処理部の入力を選択する手段及び前記マイ
クロプロセッサの演算処理を選択的に行なう予備マイク
ロプロセッサを有する切替演算処理部、並びに故障処理
部を検出する手段、当該故障処理部の入力を上記選択す
る手段に選択させる入力スイッチ手段、及び当該故障処
理部のマイクロプロセッサによる演算処理を前記予備マ
イクロプロセッサに選択させる演算切替手段を有する制
御部をケ１１えてなるインテリジェント予備機能を有す
る信号処理装置。[Scope of Claims] A plurality of processing units each having a microprocessor that performs arithmetic processing on an input signal and outputs an output signal. a switching arithmetic processing section having means for selecting inputs of the plurality of processing sections and a spare microprocessor for selectively performing arithmetic processing of the microprocessor; and means for detecting a failure processing section; A signal processing device having an intelligent standby function, comprising: an input switch means for causing the selection means to select; and a control section having an arithmetic switching means for causing the standby microprocessor to select the arithmetic processing by the microprocessor of the failure processing section. .