JPS5941947A - ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 - Google Patents
ロ−カルネツトワ−クシステムのデ−タ伝送制御装置Info
- Publication number
- JPS5941947A JPS5941947A JP15298482A JP15298482A JPS5941947A JP S5941947 A JPS5941947 A JP S5941947A JP 15298482 A JP15298482 A JP 15298482A JP 15298482 A JP15298482 A JP 15298482A JP S5941947 A JPS5941947 A JP S5941947A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- packet
- signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 90
- 230000004044 response Effects 0.000 claims abstract description 14
- 230000002265 prevention Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 15
- 230000006870 function Effects 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 8
- 210000004899 c-terminal region Anatomy 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、比較的狭い地域に分散したキャッシュレジ
スタ等のコンピュータ機器を相互接続するローカルネッ
トワークシステムにおいて、データのバッファリング、
パケットの組立/分解、ネットワークアクセスの制御等
を行うギーク伝送制御装置に関する。特に、データパケ
ットの送信に際して衝突が生じたときに、次に再送をす
るときのタイミングを制御するバックオフ処理装置に関
する。
スタ等のコンピュータ機器を相互接続するローカルネッ
トワークシステムにおいて、データのバッファリング、
パケットの組立/分解、ネットワークアクセスの制御等
を行うギーク伝送制御装置に関する。特に、データパケ
ットの送信に際して衝突が生じたときに、次に再送をす
るときのタイミングを制御するバックオフ処理装置に関
する。
一般にローカルネットワークシステムにおいては、デー
タの伝送制御を次の手順によって行う。
タの伝送制御を次の手順によって行う。
まず伝送ラインに接続された各端末がデータパケットの
先頭に記述されている目的端末アドレスを読み、自己の
アドレスと一致すれば引き続くデータを読み込む。CR
Cチェックの結果、誤りがなければACKパケットを送
信端末に送る。誤りがあった場合は受信データを捨てる
。送信端末は、タイマで送信後の時間を計測し、一定時
間内にACKがない場合は再送する。また、さらに厳密
な伝送制御をおこなう場合には、ACKバケ・ントを受
信したときに送信端末に対してRA CK t<ケラト
を送信する。
先頭に記述されている目的端末アドレスを読み、自己の
アドレスと一致すれば引き続くデータを読み込む。CR
Cチェックの結果、誤りがなければACKパケットを送
信端末に送る。誤りがあった場合は受信データを捨てる
。送信端末は、タイマで送信後の時間を計測し、一定時
間内にACKがない場合は再送する。また、さらに厳密
な伝送制御をおこなう場合には、ACKバケ・ントを受
信したときに送信端末に対してRA CK t<ケラト
を送信する。
以上のデータ伝送制御において、データバケ・ノド送信
時に複数の端末が同時にアクセスしようとしたときには
、ライン上において衝突が生じる。
時に複数の端末が同時にアクセスしようとしたときには
、ライン上において衝突が生じる。
そこで、このような衝突発生時には、衝突検出後直ちに
ライン上へのデータ送出を禁止させ、所定時間経過後に
ラインを開放してデータバケ・ノドの再送を許可する。
ライン上へのデータ送出を禁止させ、所定時間経過後に
ラインを開放してデータバケ・ノドの再送を許可する。
このような制御を通常バ・ツクオフ処理といい、各端末
が所有する乱数テーブルから、再送を行うまでの時間管
理をするバ・ツクオフタイマ値を衝突毎に取り出す。
が所有する乱数テーブルから、再送を行うまでの時間管
理をするバ・ツクオフタイマ値を衝突毎に取り出す。
従来、上記のハックオフ処理は、各端末においてキャリ
ア信号がなくなったことを個々に検出し、その検出時点
でタイマ起動するようにしても)六しかしながら、ライ
ン上にキャリア信号がないことを唯一の条件としてバン
クオフタイマを起動すると、データパケット送信後のA
CK、RACKパケット送信中もバックオフタイマ時間
内に入る。このため、それらの応答パケットとバックオ
フタイマ経過後の再送データパケットとが衝突する可能
性があった。また、衝突を起こした各端末が個々にバッ
クオフタイマを起動するため、各タイマの経過時が同時
になる確率が低くならず、バックオフ処理精度が向上し
ない欠点があった。
ア信号がなくなったことを個々に検出し、その検出時点
でタイマ起動するようにしても)六しかしながら、ライ
ン上にキャリア信号がないことを唯一の条件としてバン
クオフタイマを起動すると、データパケット送信後のA
CK、RACKパケット送信中もバックオフタイマ時間
内に入る。このため、それらの応答パケットとバックオ
フタイマ経過後の再送データパケットとが衝突する可能
性があった。また、衝突を起こした各端末が個々にバッ
クオフタイマを起動するため、各タイマの経過時が同時
になる確率が低くならず、バックオフ処理精度が向上し
ない欠点があった。
この発明の目的は、衝突が生じたときには次に送信する
再送データパケットが殆ど再衝突を起こさないように、
バンクオフタイマの処理精度が大幅に向上したローカル
ネットワークシステムのデータ伝送制御装置を提供する
ことにある。
再送データパケットが殆ど再衝突を起こさないように、
バンクオフタイマの処理精度が大幅に向上したローカル
ネットワークシステムのデータ伝送制御装置を提供する
ことにある。
この発明は、要約すれば次のようになる。
パケット受信後応答パケットを送信するまでの最大時間
をTとする。データ伝送ライン上のキャリア信号検出時
点から、キャリア信号が発生しなくなって前記時間Tよ
りも長い所定の時間が経過するまで新たなデータパケッ
トの送信を禁止する衝突防止回路を設ける。この結果デ
ータパケット送信後ACKバケットを受信し、さらにR
ACKパケットを送信する間は、衝突防止回路によって
新たなデータパケットの送信が禁止される。ラインが開
放され、新たなデータパケットの送信が可能になるのは
、RACKパケット受信後、上記所定の時間が経過した
ときとなる。
をTとする。データ伝送ライン上のキャリア信号検出時
点から、キャリア信号が発生しなくなって前記時間Tよ
りも長い所定の時間が経過するまで新たなデータパケッ
トの送信を禁止する衝突防止回路を設ける。この結果デ
ータパケット送信後ACKバケットを受信し、さらにR
ACKパケットを送信する間は、衝突防止回路によって
新たなデータパケットの送信が禁止される。ラインが開
放され、新たなデータパケットの送信が可能になるのは
、RACKパケット受信後、上記所定の時間が経過した
ときとなる。
衝突時には、各端末でバックオフタイマ値を選択するが
、この複数のバックオフタイマ値を前記データパケット
送信禁止期間が経過した直後に同時にスタートする。一
番最初にバックオフタイマ値が経過した端末がまずデー
タパケットの再送を試みる。このとき前回に衝突してい
ない端末がすでにラインをアクセスしているなら、衝突
防止回路からの信号で再送は出来ない。従って次のチャ
ンスを待つ。しかし、前回に衝突を起こした端末は、ま
だバックオフタイマ動作中で送信出来ない状態にあるた
め、その端末とは再び衝突することがない。こうして、
一番短い時間のバックオフタイマ値を選択した端末がま
ずデータパケットの再送を行い、それが成功すると続い
て次に短いバンクオフタイマ値を選択した端末がデータ
パケットの再送を行う。
、この複数のバックオフタイマ値を前記データパケット
送信禁止期間が経過した直後に同時にスタートする。一
番最初にバックオフタイマ値が経過した端末がまずデー
タパケットの再送を試みる。このとき前回に衝突してい
ない端末がすでにラインをアクセスしているなら、衝突
防止回路からの信号で再送は出来ない。従って次のチャ
ンスを待つ。しかし、前回に衝突を起こした端末は、ま
だバックオフタイマ動作中で送信出来ない状態にあるた
め、その端末とは再び衝突することがない。こうして、
一番短い時間のバックオフタイマ値を選択した端末がま
ずデータパケットの再送を行い、それが成功すると続い
て次に短いバンクオフタイマ値を選択した端末がデータ
パケットの再送を行う。
この発明によれば、データ伝送ライン上のキャリア検出
時点から、キャリア信号が発生しなくなって上記の所定
の時間(バケット受信後応答パケットを送信するまでの
最大時間よりも長い時間)が経過するまで新たなデータ
パケットの送信を禁止し、バックオフタイマの起動はそ
の禁止期間の経過時に同時に行われるため、バンクオフ
タイマの動作とACK等の応答パケットの送信との重な
りがない。また、衝突を起こした各端末の選択するバッ
クオフタイマ値は同時にスタートするため、各タイマの
経過時点が同一になる可能性は非常に小さくなる。した
がってバックオフ処理精度が向上する利点がある。
時点から、キャリア信号が発生しなくなって上記の所定
の時間(バケット受信後応答パケットを送信するまでの
最大時間よりも長い時間)が経過するまで新たなデータ
パケットの送信を禁止し、バックオフタイマの起動はそ
の禁止期間の経過時に同時に行われるため、バンクオフ
タイマの動作とACK等の応答パケットの送信との重な
りがない。また、衝突を起こした各端末の選択するバッ
クオフタイマ値は同時にスタートするため、各タイマの
経過時点が同一になる可能性は非常に小さくなる。した
がってバックオフ処理精度が向上する利点がある。
以下この発明の実施例を図面を参照して説明する。
第1図はこの発明を実施するローカルネットワークシス
テムのブロック構成図である。同図において、メインシ
ステムである端末装置A−Nは、この発明の実施例の伝
送インターフェイスI/Fを介して同軸ケーブルから成
るデータ伝送ラインLに接続され、各端末相互間で任意
に各種データの送受信が行なえるようになっている。第
2図は」1記伝送インターフェイス[/Fのブロック構
成図、第3図はさらにその詳細なブロック構成図である
。
テムのブロック構成図である。同図において、メインシ
ステムである端末装置A−Nは、この発明の実施例の伝
送インターフェイスI/Fを介して同軸ケーブルから成
るデータ伝送ラインLに接続され、各端末相互間で任意
に各種データの送受信が行なえるようになっている。第
2図は」1記伝送インターフェイス[/Fのブロック構
成図、第3図はさらにその詳細なブロック構成図である
。
伝送インターフェイスI/Fは、送信制御回路10、受
信制御回路11、および送受信データ転送制御回路12
から構成される。送信制御回路IOは、送信データまた
は応答パケットを所定のバケットフォマソトにて伝送ラ
イン上に送出し、受信制御回路11は、伝送ラインLか
ら受信したデータのパケソトフォマットを判定し、その
判定結果に基づいて応答パケットを作成する。また、送
受信データ転送制御回路12は、受信制御回路11、送
信制御回路lOと端末装置との間で送受信データの転送
を制御する。
信制御回路11、および送受信データ転送制御回路12
から構成される。送信制御回路IOは、送信データまた
は応答パケットを所定のバケットフォマソトにて伝送ラ
イン上に送出し、受信制御回路11は、伝送ラインLか
ら受信したデータのパケソトフォマットを判定し、その
判定結果に基づいて応答パケットを作成する。また、送
受信データ転送制御回路12は、受信制御回路11、送
信制御回路lOと端末装置との間で送受信データの転送
を制御する。
第3図において、上記送受信データ転送制御回路12は
、送信データ転送制御回路1と受信データ転送制御回路
2とで構成される。送信データ転送制御回路1は、各種
データを送信する場合に端末装置側から送られてきたデ
ータを1バイト毎に一時記憶するレジスタaと、同レジ
スタaへの書込みを許可するときにセントするフラグW
ENと、端末装置が総ての送信データを転送したときに
セントされるフラグWEDとを有する。また、受信デー
タ転送制御回路2は、各種データを受信する場合にイン
ターフェイス側の受信データを1ハイド毎に端末装置に
転送するための取込みレジスタbと、受信データがある
ことをチャネル毎に端末装置に知らせるためのフラグR
ENと、端末装置が総ての受信データを取り込んだこと
をチャネル毎にインターフェイス側に知らせるためのフ
ラグREDとおよび端末装置の受信準備が完了している
ことをインターフェイス側に知らせるフラグRDYとを
有する。
、送信データ転送制御回路1と受信データ転送制御回路
2とで構成される。送信データ転送制御回路1は、各種
データを送信する場合に端末装置側から送られてきたデ
ータを1バイト毎に一時記憶するレジスタaと、同レジ
スタaへの書込みを許可するときにセントするフラグW
ENと、端末装置が総ての送信データを転送したときに
セントされるフラグWEDとを有する。また、受信デー
タ転送制御回路2は、各種データを受信する場合にイン
ターフェイス側の受信データを1ハイド毎に端末装置に
転送するための取込みレジスタbと、受信データがある
ことをチャネル毎に端末装置に知らせるためのフラグR
ENと、端末装置が総ての受信データを取り込んだこと
をチャネル毎にインターフェイス側に知らせるためのフ
ラグREDとおよび端末装置の受信準備が完了している
ことをインターフェイス側に知らせるフラグRDYとを
有する。
上記送信制御回路10.および受信制御回路11は、チ
ャネル毎の送受信データおよびインターフェイス制御プ
ログラムを記憶するメモリ4、送受信段階でのタイマー
、インターラブド機能を制御する制御回路6、メモリ4
と上記送受信データ転送制御回路1,2との間でデータ
をDMA転送するDMAC3、送受信動作を制御し、送
受信バッファ用C,Fおよび送受信用シフトレジスタD
、Eを有するリンクコントローラ7、送信時に送信デー
タを変調してライン上へ送出するとともに複数の端末か
ら同時にアクセス要求があったかどうかを検出する衝突
検出回路を含むライン制御回路8、ライン上の信号を受
信し、その信号を復調してリンクコントローラ7へ転送
するライン制御回路9、およびインターフェイス全体を
メモリ4に記憶されている制御プログラムに従って制御
するザブCP tJ 5から構成される。
ャネル毎の送受信データおよびインターフェイス制御プ
ログラムを記憶するメモリ4、送受信段階でのタイマー
、インターラブド機能を制御する制御回路6、メモリ4
と上記送受信データ転送制御回路1,2との間でデータ
をDMA転送するDMAC3、送受信動作を制御し、送
受信バッファ用C,Fおよび送受信用シフトレジスタD
、Eを有するリンクコントローラ7、送信時に送信デー
タを変調してライン上へ送出するとともに複数の端末か
ら同時にアクセス要求があったかどうかを検出する衝突
検出回路を含むライン制御回路8、ライン上の信号を受
信し、その信号を復調してリンクコントローラ7へ転送
するライン制御回路9、およびインターフェイス全体を
メモリ4に記憶されている制御プログラムに従って制御
するザブCP tJ 5から構成される。
第4図は上記ライン制御回路8に設けられる衝突検出回
路の回路図である。同図のように、変調後の信号と復調
前段の信号とを、イクスクルーシブOR回路81に与え
、その出力をフリップフロップ82のセット信号にして
いる。このようにすることにより、送信データと受信デ
ータとが異なるとき、すなわち衝突時において衝突検出
信号COが得られる。
路の回路図である。同図のように、変調後の信号と復調
前段の信号とを、イクスクルーシブOR回路81に与え
、その出力をフリップフロップ82のセット信号にして
いる。このようにすることにより、送信データと受信デ
ータとが異なるとき、すなわち衝突時において衝突検出
信号COが得られる。
第5図は上記ライン制御回路9に設けられるキャリア検
出回路の回路図である。また第6図は同キャリア検出回
路のタイミングチャートである。
出回路の回路図である。また第6図は同キャリア検出回
路のタイミングチャートである。
キャリア検出回路は伝送制御上パケットの衝突を防止す
る働きをし、本発明の構成要素である衝突防止回路を構
成する。この実施例では、ライン上にデータの流れがあ
ることを示すキャリア信号CDIと一定時間キャリア信
号CDIがないことを示す信号CD2を得るようにして
いる。すなわち、ラインより受けた信号からレシーブク
ロックaを復調回路90によって作成し、バイナリ−カ
ウンタ91およびラッチ回路92へ入力して、信号CD
IとCD2を得ている。第6図に示すように、レシーブ
クロックが無くなるとバイナリ−カウンタ91のCL(
クリアー)端子が解除され、カウントが基本クロックφ
により進んで搬送波のミラーイメージ信号であるキャリ
ア信号CDIが得られる。さらにカウントが進むと、ク
ロックφの周期によりあらかじめ設定された処理時間t
を加えた信号CD2が得られる。
る働きをし、本発明の構成要素である衝突防止回路を構
成する。この実施例では、ライン上にデータの流れがあ
ることを示すキャリア信号CDIと一定時間キャリア信
号CDIがないことを示す信号CD2を得るようにして
いる。すなわち、ラインより受けた信号からレシーブク
ロックaを復調回路90によって作成し、バイナリ−カ
ウンタ91およびラッチ回路92へ入力して、信号CD
IとCD2を得ている。第6図に示すように、レシーブ
クロックが無くなるとバイナリ−カウンタ91のCL(
クリアー)端子が解除され、カウントが基本クロックφ
により進んで搬送波のミラーイメージ信号であるキャリ
ア信号CDIが得られる。さらにカウントが進むと、ク
ロックφの周期によりあらかじめ設定された処理時間t
を加えた信号CD2が得られる。
各端末は、この信号CDIと信号CD2を個々に検出し
、図示しない回路によって、信号CD2が「ロー」(論
理0)であるときにだけデータパケットを送出出来、A
CKパケットまたはRACKパケット等の応答パケット
は信号CDIが「ロー」(論理O)であるときにだけ送
出出来るように制御する。このようにして信号CI)1
.CD2をチェックしながら送受信制御することにより
、データパケット送出後のACK、およびRACKバケ
ット送出に関して他の端末からのデータパケットとの衝
突が防止される。第7図はライン上の信号と上記信号C
DI、CI)2との関係を示している。図において時間
tはライン上にキャリア信号がない一定時間を表す。こ
の時間は少なくとも応答パケット再送許容時間よりも長
く設定されていて、応答パケットがこの時間を内に送出
されなければ、ラインの占有は解除され、他の端末から
の新たなアクセスが許可される。
、図示しない回路によって、信号CD2が「ロー」(論
理0)であるときにだけデータパケットを送出出来、A
CKパケットまたはRACKパケット等の応答パケット
は信号CDIが「ロー」(論理O)であるときにだけ送
出出来るように制御する。このようにして信号CI)1
.CD2をチェックしながら送受信制御することにより
、データパケット送出後のACK、およびRACKバケ
ット送出に関して他の端末からのデータパケットとの衝
突が防止される。第7図はライン上の信号と上記信号C
DI、CI)2との関係を示している。図において時間
tはライン上にキャリア信号がない一定時間を表す。こ
の時間は少なくとも応答パケット再送許容時間よりも長
く設定されていて、応答パケットがこの時間を内に送出
されなければ、ラインの占有は解除され、他の端末から
の新たなアクセスが許可される。
第8図はこのローカルネットワークでの基本的な伝送手
順を示す。同図(A)は送信端末と受信端末がともに正
常な状態にある場合の手順である。まず、送信端末から
フラグ、アドレス等のヘソグ一部を備えたデータパケッ
トを相手先へ送信する。このデータタイプI・が正常に
受信されるとデータパケット受信端末はACKパケット
を送信する。ACKバケットを受信したデータパケット
送信端末は、ACKパケットに対する応答パケット(R
ACKパケット)を送信する。データパケット送信に対
して、受信端末がデータパケットを受は入れる準備がな
い場合は同図(B)のように、受信端末がNRDYパケ
ットを送信して終了する。また、送信されてきたデータ
パケットのチャネルに対応する受信バッファが塞がって
いる場合は、同図(C)に示すようにバッファフルのス
テートメントを付けたNRDYパケットを送信して終了
する。
順を示す。同図(A)は送信端末と受信端末がともに正
常な状態にある場合の手順である。まず、送信端末から
フラグ、アドレス等のヘソグ一部を備えたデータパケッ
トを相手先へ送信する。このデータタイプI・が正常に
受信されるとデータパケット受信端末はACKパケット
を送信する。ACKバケットを受信したデータパケット
送信端末は、ACKパケットに対する応答パケット(R
ACKパケット)を送信する。データパケット送信に対
して、受信端末がデータパケットを受は入れる準備がな
い場合は同図(B)のように、受信端末がNRDYパケ
ットを送信して終了する。また、送信されてきたデータ
パケットのチャネルに対応する受信バッファが塞がって
いる場合は、同図(C)に示すようにバッファフルのス
テートメントを付けたNRDYパケットを送信して終了
する。
第9図はバケソトフォマソトを示す図である。
このパケットは、データをフラグ(リーディングフラグ
)とフラグ(トレーリングフラグ)で区切るフォマット
で構成される。両方のフラグコードは7B(ヘキザデシ
マル)である。デイステイネーシジンアドレスDAは受
信局を指定する。ソースアドレスSAは送信局を指定す
る。データタイプ’I’ Y P Eは転送フレームの
種類を指定する。その種類はデータ、ACK、RACK
、NRADYの4種類である。チャネル番号CH,NO
はパケットのチャネル種別を指定する。回線ステータス
DLSはNRADYパケット送信時でのステートメント
を記述する。そのステートメントには、受信不可と受信
バッファフルとがある。バイトカウンタBCLとBCH
はデータのバイト数を指定する。データフィールドDA
TAは転送するデータをセントする。このデータフィー
ルドD A T Aは、データパケットのみに存在する
。CRCはエラー検出用コードを与、える。
)とフラグ(トレーリングフラグ)で区切るフォマット
で構成される。両方のフラグコードは7B(ヘキザデシ
マル)である。デイステイネーシジンアドレスDAは受
信局を指定する。ソースアドレスSAは送信局を指定す
る。データタイプ’I’ Y P Eは転送フレームの
種類を指定する。その種類はデータ、ACK、RACK
、NRADYの4種類である。チャネル番号CH,NO
はパケットのチャネル種別を指定する。回線ステータス
DLSはNRADYパケット送信時でのステートメント
を記述する。そのステートメントには、受信不可と受信
バッファフルとがある。バイトカウンタBCLとBCH
はデータのバイト数を指定する。データフィールドDA
TAは転送するデータをセントする。このデータフィー
ルドD A T Aは、データパケットのみに存在する
。CRCはエラー検出用コードを与、える。
次に第3図に示すインターフェイスの動作を、第10図
〜第11図を参照して説明する。
〜第11図を参照して説明する。
(1)送信動作
第10図(A)〜(C)は、データの送信動作を示すフ
ローチャートである。
ローチャートである。
今、仮に端末装置Aから端末装置Nに対して特定のデー
タを送信するものとする。
タを送信するものとする。
まず、ステップnl(以下ステップniを単にniとい
う)で、端末装置Aは送信データ転送制御回路lの書込
みレジスタaに対して1バイトのデータを書き込むとと
もに、フラグWENをセットする。この時、端末装置A
からは送信データ長くバイト数)と、データをどのチャ
ネルで取り扱うかを指定するチャネル情報CHnとが上
記データとともに送られて所定のエリアにセットされる
これらのデータを受信した転送制御回路1は、送信デー
タのDMA転送チャネルであるDRQ3チャネル(イン
ターフェイス内でデータ転送に用いるチャネル)を選択
し、DMAC5に対し7DMA転送を指示する(n2)
。DMAC5はその指示を受けると、メモリ4の転送先
アドレスを設定しくn3)、そのアドレスにある送信バ
ッファ八にレジスタaのデータを転送する(n4)。1
バイトの転送が終了すると、フラグWENをリセットす
る(n5)。端末装置Aは上記フラグWENを監視して
いて、リセットされるのを知ると(n21)、n20へ
戻って次の1バイトのデータをレジスタaに送る。こう
して、端末装置へではフラグWENを監視し、そのフラ
グがリセットされる毎に1バイトのデータをレジスタa
に書き込む一方、インターフェイス側では、13 M
A Cによって、レジスタaのデータを送信バッファ八
に順次DMA転送する。総てのデータの転送を終結する
と、端末装置AはフラグWEDをセットしに行<(n2
2)。このフラグWEDがセントされると、制御回路1
は、n7.n8で指定バイト数の確認チェックと送信コ
マンドのチェックを行い、正しいときn9へ進む。DM
AC5は、n9.nlOでバッファAからバッファBへ
のデータのDMA転送を実行する。転送が終了すれば、
送信バッファが空き状態であることを示すためにフラグ
WEDをリセットする(nll)、端末装置Alよ、フ
ラグWEDがリセット状態であることを知ると、次に送
信すべきデータがある場合に、上記と同じようにして送
信データをバ・ノファAに転送する。
う)で、端末装置Aは送信データ転送制御回路lの書込
みレジスタaに対して1バイトのデータを書き込むとと
もに、フラグWENをセットする。この時、端末装置A
からは送信データ長くバイト数)と、データをどのチャ
ネルで取り扱うかを指定するチャネル情報CHnとが上
記データとともに送られて所定のエリアにセットされる
これらのデータを受信した転送制御回路1は、送信デー
タのDMA転送チャネルであるDRQ3チャネル(イン
ターフェイス内でデータ転送に用いるチャネル)を選択
し、DMAC5に対し7DMA転送を指示する(n2)
。DMAC5はその指示を受けると、メモリ4の転送先
アドレスを設定しくn3)、そのアドレスにある送信バ
ッファ八にレジスタaのデータを転送する(n4)。1
バイトの転送が終了すると、フラグWENをリセットす
る(n5)。端末装置Aは上記フラグWENを監視して
いて、リセットされるのを知ると(n21)、n20へ
戻って次の1バイトのデータをレジスタaに送る。こう
して、端末装置へではフラグWENを監視し、そのフラ
グがリセットされる毎に1バイトのデータをレジスタa
に書き込む一方、インターフェイス側では、13 M
A Cによって、レジスタaのデータを送信バッファ八
に順次DMA転送する。総てのデータの転送を終結する
と、端末装置AはフラグWEDをセットしに行<(n2
2)。このフラグWEDがセントされると、制御回路1
は、n7.n8で指定バイト数の確認チェックと送信コ
マンドのチェックを行い、正しいときn9へ進む。DM
AC5は、n9.nlOでバッファAからバッファBへ
のデータのDMA転送を実行する。転送が終了すれば、
送信バッファが空き状態であることを示すためにフラグ
WEDをリセットする(nll)、端末装置Alよ、フ
ラグWEDがリセット状態であることを知ると、次に送
信すべきデータがある場合に、上記と同じようにして送
信データをバ・ノファAに転送する。
一方、上記のようにして送信バッフIBに送信データが
準備されると、インターフェイスの動きを制御するC
P LJ 5は送信指示を行い(n30)、リンクコン
トローラ7を送信レディ状態に設定する(n31)。こ
のときリンクコントローラ7は、キャリア検出回路CD
で得た信号CD2をチェックし、「ロー」であれば直ち
にライン制御回路8を介して、バケツ1〜の最初のデー
タであるリーディングフラグFをライン上に送出する(
n32)。続いてCPtJ5ばDMAC5にメモリ4の
バッファBの先頭アドレスとデータのバイト数を設定し
くn33.n34) 、バ・シフ?Bからリンクコント
ローラ7へのデータ転送を指示する。この間リンクコン
トローラ7は、上記のリーディングフラグFを送出した
ままであるが、n34を終えると同フラグFの送出を停
止する(n 35)。
準備されると、インターフェイスの動きを制御するC
P LJ 5は送信指示を行い(n30)、リンクコン
トローラ7を送信レディ状態に設定する(n31)。こ
のときリンクコントローラ7は、キャリア検出回路CD
で得た信号CD2をチェックし、「ロー」であれば直ち
にライン制御回路8を介して、バケツ1〜の最初のデー
タであるリーディングフラグFをライン上に送出する(
n32)。続いてCPtJ5ばDMAC5にメモリ4の
バッファBの先頭アドレスとデータのバイト数を設定し
くn33.n34) 、バ・シフ?Bからリンクコント
ローラ7へのデータ転送を指示する。この間リンクコン
トローラ7は、上記のリーディングフラグFを送出した
ままであるが、n34を終えると同フラグFの送出を停
止する(n 35)。
次に、データ転送先であるリンクコントローラ7の送信
用バッファCが空き状態で(n36)、且つリンクコン
トローラ7よりDMAC5に対してバッファCへのデー
タ転送可信号が送出されると(n37)、n38で1バ
イト分のデータがバ・ノファBからバッファCへ転送さ
れる。リンクコントローラ7はさらにバッファCへの転
送データをシフトレジスタDに転送し、1バイト分、シ
フトレジスタDへ転送すると(n40)、再びn37へ
戻ってDMA転送を実行するとともに、シフトレジスタ
Dのデータをライン制御回路8に送って、変調後ライン
へ送出する(n 41”n 44)。
用バッファCが空き状態で(n36)、且つリンクコン
トローラ7よりDMAC5に対してバッファCへのデー
タ転送可信号が送出されると(n37)、n38で1バ
イト分のデータがバ・ノファBからバッファCへ転送さ
れる。リンクコントローラ7はさらにバッファCへの転
送データをシフトレジスタDに転送し、1バイト分、シ
フトレジスタDへ転送すると(n40)、再びn37へ
戻ってDMA転送を実行するとともに、シフトレジスタ
Dのデータをライン制御回路8に送って、変調後ライン
へ送出する(n 41”n 44)。
後述するように、以上の動作が二つ以上の端末で同時に
行われていた場合は、少なくともデータのうちソースア
ドレスを送出した時に衝突が発生するが、この衝突が衝
突検出回路COで検出されたときはn44からn60へ
進んで送信を禁止する。今、衝突がないものとすると、
リンクコントローラ7は順次バッファCからシフトレジ
スタDへの転送を行い、前述のようにしてバッファCへ
DMA転送されるデータを順次ライン制御回路8へ送る
。この動作(n37〜n45)を繰り返して行き、指定
されたデータ長の送出が完了するとDMAC5は内蔵す
るバイトカウンタがカウントアツプすることにより、リ
ンクコントローラ7ヘフレーム送出完了を告げる(n4
6)。これを受けたリンクコントローラ7は、CRCを
付け、lフレームのデータ送出を完了する。そして、リ
ンクコントローラ7はCPU5に対し、1フレームのデ
ータ送信が完了したことを示すインターラブド信号を送
り(n47) 、CPU5はリンクコントローラ7を介
して、ライン制御回路8にトレーリングフラグFの送出
を指示する(n48)。トレーリングフラグFは、CP
U5が送信完了処理を行い(n49)、受信準備処理を
行う(n 50)まで継続して送出し、これらの処理が
完了した時点でフラグ送出を停止するとともに(n51
)、インターフェイスを受信モードに設定する(n52
)。
行われていた場合は、少なくともデータのうちソースア
ドレスを送出した時に衝突が発生するが、この衝突が衝
突検出回路COで検出されたときはn44からn60へ
進んで送信を禁止する。今、衝突がないものとすると、
リンクコントローラ7は順次バッファCからシフトレジ
スタDへの転送を行い、前述のようにしてバッファCへ
DMA転送されるデータを順次ライン制御回路8へ送る
。この動作(n37〜n45)を繰り返して行き、指定
されたデータ長の送出が完了するとDMAC5は内蔵す
るバイトカウンタがカウントアツプすることにより、リ
ンクコントローラ7ヘフレーム送出完了を告げる(n4
6)。これを受けたリンクコントローラ7は、CRCを
付け、lフレームのデータ送出を完了する。そして、リ
ンクコントローラ7はCPU5に対し、1フレームのデ
ータ送信が完了したことを示すインターラブド信号を送
り(n47) 、CPU5はリンクコントローラ7を介
して、ライン制御回路8にトレーリングフラグFの送出
を指示する(n48)。トレーリングフラグFは、CP
U5が送信完了処理を行い(n49)、受信準備処理を
行う(n 50)まで継続して送出し、これらの処理が
完了した時点でフラグ送出を停止するとともに(n51
)、インターフェイスを受信モードに設定する(n52
)。
次に144において、データパケットが衝突した場合の
動作を説明する。
動作を説明する。
データパケットの衝突は、各端末によるアクセスが平等
である共通チャネル方式において、同時に二つ以上の端
末が送信しようとするときに生じる。信号CD2によっ
てアクセスタイミングが完全に異なる場合の衝突は防止
されるが、相互に離れた端末間では伝播遅延が大きいた
め、他の端末の送信を検出するまで時間がかかる。その
結果、衝突が起こりやすくなる。
である共通チャネル方式において、同時に二つ以上の端
末が送信しようとするときに生じる。信号CD2によっ
てアクセスタイミングが完全に異なる場合の衝突は防止
されるが、相互に離れた端末間では伝播遅延が大きいた
め、他の端末の送信を検出するまで時間がかかる。その
結果、衝突が起こりやすくなる。
n60以下は上記の問題を解決するためのバックオフ処
理手順である。
理手順である。
衝突が衝突検出回路COで検出されると、データパケッ
トを送信した端末はすべて送信を停止する(n 60)
。次に他の端末が衝突が発生したことを容易に検出でき
るようにするためラインを「ハイ」に持ち上げる(n6
1)。続いて信号CD2の立ち下がりを検出しくn62
)、その立ち下がりタイミングでメモリ4に設けである
乱数テーブルT B Lから所定のバックオフタイマー
値を読みだしくn63)、制御回路6のタイマーTにそ
の値を設定する(n64)。続いてこのようにしてセッ
トした所定時間が経過すれば(n 65)、CPU5は
再度信号CD2の状態を検出し、そのレベルが「ロー」
であってアクセス可能なときであれば、n30へ戻って
上述した送信動作を繰り返す。信号CD2のレベルが「
ハイ」であってライン使用が許可されない状態であれば
、n67へ進んで信号CD2が立ち下がるタイミングで
再びバックオフタイマーを起動して(n64)、タイマ
ー経過時点が信号CD2のオフ状態になるときを待つ。
トを送信した端末はすべて送信を停止する(n 60)
。次に他の端末が衝突が発生したことを容易に検出でき
るようにするためラインを「ハイ」に持ち上げる(n6
1)。続いて信号CD2の立ち下がりを検出しくn62
)、その立ち下がりタイミングでメモリ4に設けである
乱数テーブルT B Lから所定のバックオフタイマー
値を読みだしくn63)、制御回路6のタイマーTにそ
の値を設定する(n64)。続いてこのようにしてセッ
トした所定時間が経過すれば(n 65)、CPU5は
再度信号CD2の状態を検出し、そのレベルが「ロー」
であってアクセス可能なときであれば、n30へ戻って
上述した送信動作を繰り返す。信号CD2のレベルが「
ハイ」であってライン使用が許可されない状態であれば
、n67へ進んで信号CD2が立ち下がるタイミングで
再びバックオフタイマーを起動して(n64)、タイマ
ー経過時点が信号CD2のオフ状態になるときを待つ。
第12図はA、B、C端末がほぼ同時(伝播遅延等を原
因に若干の誤差がある)にアクセスしようとして衝突が
生じたときの動作を示す。A、 B、C各端末が図示
するように衝突を検出すると、直ちに送信を停止して、
信号CD2の立ち下がりタイミングで、それぞれの端末
で乱数テーブルで発生させたバックオフタイマー値t1
.t2.t3をスタートする。時間t1を経過した時点
でA端末は、信号CD2の状態を検出する。このときB
端末およびC端末はタイマー値t2.t3が経過してい
ないので送信をすることが出来ない。したがってその他
の端末からのアクセスがない限り、信号CD2はオフ状
態にあるためA端末からの再送が可能になる。この例で
はA端末からB端末に対してデータパケットを送信する
ケースを示している。衝突があったため送信出来なかっ
た他のB端末およびC端末については、A端末の送信が
成功した後に再送が試みられる。この方法は上記と同様
に行う。すなわち、信号CD 2の立も下がりタイミン
グでタイマー値t2.t3をスタートし、B端末は時間
t2が経過した時点で信号CD2の状態をチェックして
、オフであれば再送をする。また、C端末は時間t3が
経過した時点で信号CD2をチェックし、オフであれば
再送する。
因に若干の誤差がある)にアクセスしようとして衝突が
生じたときの動作を示す。A、 B、C各端末が図示
するように衝突を検出すると、直ちに送信を停止して、
信号CD2の立ち下がりタイミングで、それぞれの端末
で乱数テーブルで発生させたバックオフタイマー値t1
.t2.t3をスタートする。時間t1を経過した時点
でA端末は、信号CD2の状態を検出する。このときB
端末およびC端末はタイマー値t2.t3が経過してい
ないので送信をすることが出来ない。したがってその他
の端末からのアクセスがない限り、信号CD2はオフ状
態にあるためA端末からの再送が可能になる。この例で
はA端末からB端末に対してデータパケットを送信する
ケースを示している。衝突があったため送信出来なかっ
た他のB端末およびC端末については、A端末の送信が
成功した後に再送が試みられる。この方法は上記と同様
に行う。すなわち、信号CD 2の立も下がりタイミン
グでタイマー値t2.t3をスタートし、B端末は時間
t2が経過した時点で信号CD2の状態をチェックして
、オフであれば再送をする。また、C端末は時間t3が
経過した時点で信号CD2をチェックし、オフであれば
再送する。
こうしてバンクオフ処理をしながら衝突した端末からの
送信の順番を整理していく。
送信の順番を整理していく。
以上のように、この実施例ではバンクオフタイマーの起
動時点を信号CD2の立ち下がりタイミングに設定し、
端末の種類に無関係に同一のタイミングでスタートする
ようにしている。このため、再び衝突が生じる確率を小
さく出来、バンクオフタイマーの精度を向上することが
出来る。なお、n64でセットされるバックオフタイマ
ー値は、新たな衝突が生じない限り次にn64でセット
されるときも同じ値となるようにしている。
動時点を信号CD2の立ち下がりタイミングに設定し、
端末の種類に無関係に同一のタイミングでスタートする
ようにしている。このため、再び衝突が生じる確率を小
さく出来、バンクオフタイマーの精度を向上することが
出来る。なお、n64でセットされるバックオフタイマ
ー値は、新たな衝突が生じない限り次にn64でセット
されるときも同じ値となるようにしている。
以上の動作によってライン上に送出されるデータパケッ
トの構成を第13図に示す。
トの構成を第13図に示す。
同図に示すように、バケットの先頭にm個のリーディン
グフラグFが位置し、バケットの終りにj個のトレーリ
ングフラグFが位置している。前述のようにm個のフラ
グはn32〜n35で送出され、j個のフラグはn48
〜n51で送出される。このようにパケットの先頭と終
りにフラグを連続させることによって、送信端末は終り
のフラグ連続送出の時間に受信準備をすることが出来、
受信端末は、連続するリーディングフラグを受信する間
にモードを正席な受信モードにすることが出来る。
グフラグFが位置し、バケットの終りにj個のトレーリ
ングフラグFが位置している。前述のようにm個のフラ
グはn32〜n35で送出され、j個のフラグはn48
〜n51で送出される。このようにパケットの先頭と終
りにフラグを連続させることによって、送信端末は終り
のフラグ連続送出の時間に受信準備をすることが出来、
受信端末は、連続するリーディングフラグを受信する間
にモードを正席な受信モードにすることが出来る。
受信端末が正常な受信モードに設定される場合は次のよ
うなときである。たとえば、受信端末が二つ以上の送信
端末から同時に受信したとすると、ソースアドレスを受
信したときで衝突を検出する。このとき、受信端末はリ
ーディングフラグを既に受信しており、しかも受信モー
ドはリセットされないからデータ待ち状態にある。しか
し、衝突を起こした二つの送信端末は送信を打ち切って
、次のチャンスを待っている状態にある。そこでどちら
かの端末或いは他の端末から新たなデータパケットの送
信があれば、データ待ち状態にある受信端末は最初のリ
ーディングフラグをトレーリングフラグと見なして(リ
ーディングフラグとトレーリングフラグとはともに「7
1ζ」の同一コードにある)、そのリーディングフラグ
を受けた時点でパケットのフメマソトが間違っているこ
とを検出しくフメマソト長が短い)、エラー処理を行う
。したがって、このような場合、もしリーディングフラ
グが1個であると、エラー処理を行った後の受信データ
も、リーディングフラグが無いとみなしてエラー処理を
行う可能性がある。
うなときである。たとえば、受信端末が二つ以上の送信
端末から同時に受信したとすると、ソースアドレスを受
信したときで衝突を検出する。このとき、受信端末はリ
ーディングフラグを既に受信しており、しかも受信モー
ドはリセットされないからデータ待ち状態にある。しか
し、衝突を起こした二つの送信端末は送信を打ち切って
、次のチャンスを待っている状態にある。そこでどちら
かの端末或いは他の端末から新たなデータパケットの送
信があれば、データ待ち状態にある受信端末は最初のリ
ーディングフラグをトレーリングフラグと見なして(リ
ーディングフラグとトレーリングフラグとはともに「7
1ζ」の同一コードにある)、そのリーディングフラグ
を受けた時点でパケットのフメマソトが間違っているこ
とを検出しくフメマソト長が短い)、エラー処理を行う
。したがって、このような場合、もしリーディングフラ
グが1個であると、エラー処理を行った後の受信データ
も、リーディングフラグが無いとみなしてエラー処理を
行う可能性がある。
これに対して、データバケットにリーディングフラグを
適当な数だけ連続させれば、受信端末は最初のリーディ
ングフラグを受信したときに、次以降のフラグ受信時間
でエラー処理を行い、正常な受信モードになったときに
まだ続いているリーディングフラグを次回のパケットの
フラグとして処理することが可能になる。
適当な数だけ連続させれば、受信端末は最初のリーディ
ングフラグを受信したときに、次以降のフラグ受信時間
でエラー処理を行い、正常な受信モードになったときに
まだ続いているリーディングフラグを次回のパケットの
フラグとして処理することが可能になる。
すなわち、m個のリーディングフラグおよびj個のトレ
ーリングツ)グを付けることによって、送信端末と受信
端末とが常にパケットを正常に受信出来る状態にするこ
とが出来る。
ーリングツ)グを付けることによって、送信端末と受信
端末とが常にパケットを正常に受信出来る状態にするこ
とが出来る。
(2)受信動作
第11図(A)〜(C)は、データの受信動作を示すフ
ローチャートである。
ローチャートである。
上記のようにしてライン上に送出されたデータバケット
は、端末装置N側のライン制御回路9で受信され(n7
’o)、復調されて(n71)リンクコントローラ7の
シフトレジスタEへ導かれる(n72)。リンクコント
ローラ7は受信したデータの最初の1バイトがフラグか
フラグ以外かを判定し、フラグである場合は続いて次に
くる1バイトのデータをシフトレジスフ已に導く。フラ
グ以外である場合は、ディスティネーションアドレスD
Aを読み取ってそのアドレスが自己アドレスかどうかを
判定しくn75)、自己アドレスに一致している場合に
n76へ進む。n76でシフトレジスタEの受信データ
を受信バッファFに転送し、DMAC5に対して受信デ
ータ有りの指示を行う(n77)。同時にデータをバッ
ファGに転送するチャネルとしてL’) RQ lを選
択する。受信データ有りの指示を受けたDMAC5は、
上記受信バッファFの受信データをメモリ4のバッファ
Gに順次転送する。バッファGはチ中ネル数だけ設けら
れていて、受信データはパケットで指定されるチャネル
番号に対応する部分に転送される。
は、端末装置N側のライン制御回路9で受信され(n7
’o)、復調されて(n71)リンクコントローラ7の
シフトレジスタEへ導かれる(n72)。リンクコント
ローラ7は受信したデータの最初の1バイトがフラグか
フラグ以外かを判定し、フラグである場合は続いて次に
くる1バイトのデータをシフトレジスフ已に導く。フラ
グ以外である場合は、ディスティネーションアドレスD
Aを読み取ってそのアドレスが自己アドレスかどうかを
判定しくn75)、自己アドレスに一致している場合に
n76へ進む。n76でシフトレジスタEの受信データ
を受信バッファFに転送し、DMAC5に対して受信デ
ータ有りの指示を行う(n77)。同時にデータをバッ
ファGに転送するチャネルとしてL’) RQ lを選
択する。受信データ有りの指示を受けたDMAC5は、
上記受信バッファFの受信データをメモリ4のバッファ
Gに順次転送する。バッファGはチ中ネル数だけ設けら
れていて、受信データはパケットで指定されるチャネル
番号に対応する部分に転送される。
この転送は、レジスタ已に導かれるデータをlバイトづ
つ行い、データの区切りを示すフラグ(トレーリングフ
ラグ)を検出した段階で受信を完了したと判断して(n
79)、リンクコントローラ7はCPU5に対して受信
完了指示を行う(n80)。この指示を受けたCPU5
は受信モードを禁止するとともに、送信されてきたデー
タの種別を判定する。データ情報であるときは、受信時
において端末装置がレディ状態にあって受信できるかど
うかを受信データ転送制御回路2内のフラグRDYによ
って判定する(n89)。このフラグRDYは、端末装
置によって制御され、端末装置が受信可能の状態にある
ときはセットされている。そして受信可能であるなら、
続いて指定チャネル(第9図のCH,Noで指定される
)の受信バッファG(メモリ4内)が空き状態にあるか
どうかを判定される(n90)。前述のようにこの受信
バッファGはチャネル数用意されていて、各チャネルが
空き状態にあるかどうかは、受信データ転送制御回路2
内のフラグRENによって示されるようにしている。す
なわち、任意のチャネルの受信バッファが空いてい為場
合、そのチャネルに対応するフラグRENはセントされ
る。反対にバッファフルの状態にある場合、そのチャネ
ルに対応するフラグRENはリセットされる。n90で
指定されたチャネルの受信バッファが空き状態にあると
、データパケットを送信してきた端末にACKバケット
を送信する(n91)。第11図には示していないが、
このACKパケットの組立はCPU5によって行う。第
9図から明らかなように、ACKパケットの組立は極め
て簡単であり、ディスティネーションアドレスDAを除
く他のデータは固定コードとなる。ディスティネーショ
ンアドレス自体も作成する必要が無く、送られてきたデ
ータパケットのソースアドレスSAをそのまま使用すれ
ば良い。ACKバケット送信後、CPU5は受信データ
転送制御回路2内のデータ有りフラグREN (指定チ
ャネルの)をセットしくn92)、再受信モードにセッ
トされる。
つ行い、データの区切りを示すフラグ(トレーリングフ
ラグ)を検出した段階で受信を完了したと判断して(n
79)、リンクコントローラ7はCPU5に対して受信
完了指示を行う(n80)。この指示を受けたCPU5
は受信モードを禁止するとともに、送信されてきたデー
タの種別を判定する。データ情報であるときは、受信時
において端末装置がレディ状態にあって受信できるかど
うかを受信データ転送制御回路2内のフラグRDYによ
って判定する(n89)。このフラグRDYは、端末装
置によって制御され、端末装置が受信可能の状態にある
ときはセットされている。そして受信可能であるなら、
続いて指定チャネル(第9図のCH,Noで指定される
)の受信バッファG(メモリ4内)が空き状態にあるか
どうかを判定される(n90)。前述のようにこの受信
バッファGはチャネル数用意されていて、各チャネルが
空き状態にあるかどうかは、受信データ転送制御回路2
内のフラグRENによって示されるようにしている。す
なわち、任意のチャネルの受信バッファが空いてい為場
合、そのチャネルに対応するフラグRENはセントされ
る。反対にバッファフルの状態にある場合、そのチャネ
ルに対応するフラグRENはリセットされる。n90で
指定されたチャネルの受信バッファが空き状態にあると
、データパケットを送信してきた端末にACKバケット
を送信する(n91)。第11図には示していないが、
このACKパケットの組立はCPU5によって行う。第
9図から明らかなように、ACKパケットの組立は極め
て簡単であり、ディスティネーションアドレスDAを除
く他のデータは固定コードとなる。ディスティネーショ
ンアドレス自体も作成する必要が無く、送られてきたデ
ータパケットのソースアドレスSAをそのまま使用すれ
ば良い。ACKバケット送信後、CPU5は受信データ
転送制御回路2内のデータ有りフラグREN (指定チ
ャネルの)をセットしくn92)、再受信モードにセッ
トされる。
n89において、端末装置Nが受信不可である場合は、
n93でNRDYバケットを送信して再受信モードに戻
る。また、n90で受信バッファフルである場合、すな
わち指定チャネルに対応するフラグRENがセラ1へさ
れている場合は、n94でバッファフル(N RD Y
)パケットを送信して再受信モードに戻る。
n93でNRDYバケットを送信して再受信モードに戻
る。また、n90で受信バッファフルである場合、すな
わち指定チャネルに対応するフラグRENがセラ1へさ
れている場合は、n94でバッファフル(N RD Y
)パケットを送信して再受信モードに戻る。
一方、端末装置Aでは、端末装置Nで上記のn91にお
いて送信されたACKバケットが受信されるため、n8
2→n83→n95へと進む。通常の場合データパケッ
ト送信後はACKパゲソト待ち状態に遷移するため、n
95−=n96と進み、ACKパケット送信端末つまり
端末装置Nに対してRACKパケットを送信しくn96
)、送受信制御部を受信モードに設定する(n97)。
いて送信されたACKバケットが受信されるため、n8
2→n83→n95へと進む。通常の場合データパケッ
ト送信後はACKパゲソト待ち状態に遷移するため、n
95−=n96と進み、ACKパケット送信端末つまり
端末装置Nに対してRACKパケットを送信しくn96
)、送受信制御部を受信モードに設定する(n97)。
なお、n91でのACKバケット送信、およびn96で
のRACKバケット送信は、いずれも送信タイマーT1
によって時間管理され、へGKパケット送信が所定の回
数失敗したとき、およびACKパケットを所定回数送信
してもRACKパケットを送信出来ないとき、エラー処
理がなされるようにしている。
のRACKバケット送信は、いずれも送信タイマーT1
によって時間管理され、へGKパケット送信が所定の回
数失敗したとき、およびACKパケットを所定回数送信
してもRACKパケットを送信出来ないとき、エラー処
理がなされるようにしている。
上記のようにして端末装置AでRACKバケットが送信
されると、端末装置Nではn82=n83−”n 84
−n 98と進む。通常の状態遷移となるときはRAC
Kパケットの受信時にはすてにACKパケットの送信を
終了しているから、n98→n97へと進んで受信モー
ドの設定をする。もし、ACKパケットを送信していな
い状態でRACKパケットを受信したときには、八〇に
パケットの再送を行って(n99)受信モードの設定を
する(n 97)。また、n85で受信パケットがNR
DYバケットである場合、n85−”n100へと進む
。通常NRDYパケットを受信する場合は、データパケ
ット送信後であるから、n100−nlQlへと進んで
、端末装置に相手側がNRDY状態(データの受付が出
来ない状態)にあることを知らせて、受信モードを設定
する(n97)。
されると、端末装置Nではn82=n83−”n 84
−n 98と進む。通常の状態遷移となるときはRAC
Kパケットの受信時にはすてにACKパケットの送信を
終了しているから、n98→n97へと進んで受信モー
ドの設定をする。もし、ACKパケットを送信していな
い状態でRACKパケットを受信したときには、八〇に
パケットの再送を行って(n99)受信モードの設定を
する(n 97)。また、n85で受信パケットがNR
DYバケットである場合、n85−”n100へと進む
。通常NRDYパケットを受信する場合は、データパケ
ット送信後であるから、n100−nlQlへと進んで
、端末装置に相手側がNRDY状態(データの受付が出
来ない状態)にあることを知らせて、受信モードを設定
する(n97)。
応答パケットの送信は、以上のようにn82以下におい
て行われるが、データパケットを正雷に受信してACK
パケットを送信したときには、送受信データ転送制御回
路を介して、端末装置側との間で受信データの転送処理
が行われる。この手順をn110以下に示す。
て行われるが、データパケットを正雷に受信してACK
パケットを送信したときには、送受信データ転送制御回
路を介して、端末装置側との間で受信データの転送処理
が行われる。この手順をn110以下に示す。
n1loにおいて、端末装置Nは、図示しないメインC
PUが指定するチャネルに対応したフラグRENのセッ
ト有無をチェックする。そのチャネルに対応するフラグ
RENがセントされていれば、受信データリードコマン
ドが受信データ制御回路2に与えられる(nlll)。
PUが指定するチャネルに対応したフラグRENのセッ
ト有無をチェックする。そのチャネルに対応するフラグ
RENがセントされていれば、受信データリードコマン
ドが受信データ制御回路2に与えられる(nlll)。
そして上記フラグRENをリセッ1−するとともに(n
l12)、CPU5はメモリ5のバッファG(tI定チ
ャネル番号の)の先頭アドレスおよび受信データ長(バ
イト数)をDMAC5にセットしてDMA転送の準備を
行う(n 113)。さらにCPU5は、データ転送の
ために使用するチャネル(上記指定チャネルとは異なり
インターフェイス内のデータ転送チャネルを指す)をD
RQ2に設定しくn114) 、DMA転送を指示する
(nl15)。するとバッファGからレジスタbに対し
て1バイト分のデータが転送され(nl16)、端末装
置Nに対してインターラブド信号が出力される(n11
7)。端末装置Nは、このインターラブド信号を受ける
と、n130→n131へと進んでレジスフbに転送さ
れたデータの取込みを行う。一方、データ有りフラグR
BNがn112でリセットされているため、n78でバ
ッファFから新たな1バイト分のデータがバッファGに
転送されてくる。そして同時にn77でフラグRENを
再セントする。したがって、0110以下が再び実行さ
れ、n116で次の1バイトのデータがレジスタbにセ
ットされ、端末袋WNがそのデータをn13Iで取り込
む。この動作を繰り返して、バッファGのデータがレジ
スタbを介して総て取り込まれたときにDMA転送が完
了して、n119→n120へ進んでDMAC5は、動
作を停止する。
l12)、CPU5はメモリ5のバッファG(tI定チ
ャネル番号の)の先頭アドレスおよび受信データ長(バ
イト数)をDMAC5にセットしてDMA転送の準備を
行う(n 113)。さらにCPU5は、データ転送の
ために使用するチャネル(上記指定チャネルとは異なり
インターフェイス内のデータ転送チャネルを指す)をD
RQ2に設定しくn114) 、DMA転送を指示する
(nl15)。するとバッファGからレジスタbに対し
て1バイト分のデータが転送され(nl16)、端末装
置Nに対してインターラブド信号が出力される(n11
7)。端末装置Nは、このインターラブド信号を受ける
と、n130→n131へと進んでレジスフbに転送さ
れたデータの取込みを行う。一方、データ有りフラグR
BNがn112でリセットされているため、n78でバ
ッファFから新たな1バイト分のデータがバッファGに
転送されてくる。そして同時にn77でフラグRENを
再セントする。したがって、0110以下が再び実行さ
れ、n116で次の1バイトのデータがレジスタbにセ
ットされ、端末袋WNがそのデータをn13Iで取り込
む。この動作を繰り返して、バッファGのデータがレジ
スタbを介して総て取り込まれたときにDMA転送が完
了して、n119→n120へ進んでDMAC5は、動
作を停止する。
端末装置N側は、受信データのハイド数と実際に取り込
んだデータのバイト数が一致するかどうかをチェックし
、一致すれば取り込んだデータを所望のフォマソトに加
工しくn133)、その加]二処理が完了すれば(n1
34)、受信データ転送制御回路2のフラグREDをセ
ットして(n135)取込み完了をインターフェイス側
に知らせる。インターフェイス側のCPU5は、このフ
ラグREDのセットを検出すると(n121)、そのフ
ラグREDをリセットして(n122)次期データの送
受信に備える。
んだデータのバイト数が一致するかどうかをチェックし
、一致すれば取り込んだデータを所望のフォマソトに加
工しくn133)、その加]二処理が完了すれば(n1
34)、受信データ転送制御回路2のフラグREDをセ
ットして(n135)取込み完了をインターフェイス側
に知らせる。インターフェイス側のCPU5は、このフ
ラグREDのセットを検出すると(n121)、そのフ
ラグREDをリセットして(n122)次期データの送
受信に備える。
以上のようにして、端末装置Aから端末装置Nに対して
特定のデータの送信が行われる。
特定のデータの送信が行われる。
第1図はこの発明を実施するローカルネットワークシス
テムのブロック構成図である。 第2図は伝送インターフェイスI/Fのブロック構成図
、第3図はさらにその詳細なブロック構成図である。 第4図はライン制御回路8に設けられる衝突検出回路の
回路図である。 第5図はライン制御回路9に設けられるキャリア検出回
路の回路図である。また第6図は同キャリア検出回路の
タイミングチャートである。 第7図はライン上の信号と信号CDI、CD2との関係
を示している。 第8図はこのローカルネットワークでの基本的な伝送手
順を示す。 第9図はバケノトフォマットを示す図である。 第10図(A)〜(C)はデータの送信動作を示すフロ
ーチャートである。 第11図(A)〜(C)はデータの受信動作を示すフロ
ーチャートである。 第12図はA、B、’C端末がほぼ同時にアクセスしよ
うとして衝突が生じたときの動作を示す。 第13図はライン上に送出されるデータパケットの構成
を示している。 (第2図) l〇−送信制御回路、11−受信制御回路、12−送受
信データ転送制御回路、 (第3図) ■−送信データ転送制御回路、2−受信データ転送制御
回路、3−DMAC(ダイレクト・メモリアクセス・コ
ントローラ)、4−メモリ5−サブcpu、6−制御回
路、7−リンクコントローラ、8−ライン制御回路(送
信)、9−ライン制御回路(受信)。 出願人 シャープ株式会社 代理人 弁理士 小森久夫
テムのブロック構成図である。 第2図は伝送インターフェイスI/Fのブロック構成図
、第3図はさらにその詳細なブロック構成図である。 第4図はライン制御回路8に設けられる衝突検出回路の
回路図である。 第5図はライン制御回路9に設けられるキャリア検出回
路の回路図である。また第6図は同キャリア検出回路の
タイミングチャートである。 第7図はライン上の信号と信号CDI、CD2との関係
を示している。 第8図はこのローカルネットワークでの基本的な伝送手
順を示す。 第9図はバケノトフォマットを示す図である。 第10図(A)〜(C)はデータの送信動作を示すフロ
ーチャートである。 第11図(A)〜(C)はデータの受信動作を示すフロ
ーチャートである。 第12図はA、B、’C端末がほぼ同時にアクセスしよ
うとして衝突が生じたときの動作を示す。 第13図はライン上に送出されるデータパケットの構成
を示している。 (第2図) l〇−送信制御回路、11−受信制御回路、12−送受
信データ転送制御回路、 (第3図) ■−送信データ転送制御回路、2−受信データ転送制御
回路、3−DMAC(ダイレクト・メモリアクセス・コ
ントローラ)、4−メモリ5−サブcpu、6−制御回
路、7−リンクコントローラ、8−ライン制御回路(送
信)、9−ライン制御回路(受信)。 出願人 シャープ株式会社 代理人 弁理士 小森久夫
Claims (1)
- (11応答パケットの送信をパケット受信後一定時間内
に行い、データパケットが衝突した時には衝突を起こし
た各端末が乱数テーブルでバンクオフタイマ値を選択し
、そのタイマ値の経過時にデータパケットの再送を行う
ようにしたローカルネットワークシステムのデータ伝送
制御装置において、データ伝送ライン上のキャリア信号
検出時点から、キャリア信号が発生しなくなって前記一
定時間より長い所定時間が経過するまで新たなデータパ
ケット送信を禁止する衝突防止回路と、この衝突防止回
路でのデータパケット送信禁止が解除されたときに、前
記乱数テーブルで選択されているすべてのバックオフタ
イマ値を同時にスタートするバックオフタイマ起動手段
とを備えてなる、ローカルネットワークシステムのデー
タ伝送制御装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15298482A JPS5941947A (ja) | 1982-08-31 | 1982-08-31 | ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 |
US06/525,665 US4672543A (en) | 1982-08-31 | 1983-08-23 | Data transmission control apparatus in local network systems |
GB08322996A GB2126458B (en) | 1982-08-31 | 1983-08-26 | Local network system interface |
DE3331233A DE3331233C2 (de) | 1982-08-31 | 1983-08-30 | Datensteuereinrichtung in lokalen Verbindungsnetzen |
CA000435700A CA1213015A (en) | 1982-08-31 | 1983-08-30 | Data transmission control apparatus in local network systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15298482A JPS5941947A (ja) | 1982-08-31 | 1982-08-31 | ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5941947A true JPS5941947A (ja) | 1984-03-08 |
Family
ID=15552416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15298482A Pending JPS5941947A (ja) | 1982-08-31 | 1982-08-31 | ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5941947A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5439504A (en) * | 1977-09-02 | 1979-03-27 | Fujitsu Ltd | Information communication system |
JPS567549A (en) * | 1979-06-29 | 1981-01-26 | Ibm | Communication system |
-
1982
- 1982-08-31 JP JP15298482A patent/JPS5941947A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5439504A (en) * | 1977-09-02 | 1979-03-27 | Fujitsu Ltd | Information communication system |
JPS567549A (en) * | 1979-06-29 | 1981-01-26 | Ibm | Communication system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2709820B2 (ja) | 単一集積回路マイクロ制御器におけるマルチプロトコル通信制御器 | |
US4672543A (en) | Data transmission control apparatus in local network systems | |
JP2707529B2 (ja) | データ通信システム | |
EP0076880B1 (en) | A local area contention network data communication system | |
US4225919A (en) | Advanced data link controller | |
US4590468A (en) | Token access controller protocol and architecture | |
JP2503086B2 (ja) | デ―タ・リンク制御方法 | |
US4368512A (en) | Advanced data link controller having a plurality of multi-bit status registers | |
US5933435A (en) | Optimized method of data communication and system employing same | |
US4642630A (en) | Method and apparatus for bus contention resolution | |
JPH0612906B2 (ja) | データを通信する方法 | |
US4593281A (en) | Local area network interframe delay controller | |
JPS58502130A (ja) | ローカル・エリア論理ネットワーク・システム | |
JPH0654911B2 (ja) | マスターシップを転送する方法および装置 | |
JPS5941948A (ja) | ロ−カルネツトワ−クシステムのデ−タ伝送方式 | |
JPS5941947A (ja) | ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 | |
US6804739B1 (en) | Structure and method for message snooping in SCSI bus expanders | |
JPS5941943A (ja) | ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 | |
JPS5941946A (ja) | ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 | |
JPS5941945A (ja) | ロ−カルネツトワ−クシステムのデ−タ伝送方式 | |
JPH0221703B2 (ja) | ||
JPS5941942A (ja) | ロ−カルネツトワ−クシステムのデ−タ伝送制御装置 | |
JPH04266239A (ja) | ディジタルストリーム伝送回路およびディジタルループ伝送システム | |
JP2874983B2 (ja) | 通信装置 | |
JPS6245246A (ja) | 通信制御装置 |