JPS5940779A - Drive device of interline transfer ccd - Google Patents
Drive device of interline transfer ccdInfo
- Publication number
- JPS5940779A JPS5940779A JP57150122A JP15012282A JPS5940779A JP S5940779 A JPS5940779 A JP S5940779A JP 57150122 A JP57150122 A JP 57150122A JP 15012282 A JP15012282 A JP 15012282A JP S5940779 A JPS5940779 A JP S5940779A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- gate
- vertical transfer
- voltage
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005036 potential barrier Methods 0.000 claims abstract description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 241000276457 Gadidae Species 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 5
- -1 boron ions Chemical class 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 229910052785 arsenic Inorganic materials 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 5
- 238000007599 discharging Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000005375 photometry Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 235000009508 confectionery Nutrition 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、固体撮像素子を用いて撮像する電子スチルカ
メラ或いはシャッタータイム可変ビデオカメラに用いて
好適なインターライン転送’ＣＣＤの駆動装置に関する
。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an interline transfer CCD drive device suitable for use in an electronic still camera or a variable shutter time video camera that captures images using a solid-state image sensor.
電子スチルカメラ、例えば特開昭４９−５２９１２号公
報に示さ扛ているような電子的撮像手段とそれにより得
ら庇る電気信号を記録或いは再生できるような電気又は
磁気的記録手段とを有する静止画撮影記録用のカメラ、
或いはシャッタータイム可変式のビデオカメラ等に用い
る固体撮像素子に電子的にシャッター機能を持たせる場
合、従来から固体撮像素子としてインターライン転送Ｃ
ＯＤを用いることが但］ら几でいる。Electronic still cameras, such as those disclosed in Japanese Patent Application Laid-open No. 49-52912, are still cameras having an electronic imaging means and an electric or magnetic recording means capable of recording or reproducing electrical signals obtained thereby. camera for recording images,
Alternatively, when electronically providing a shutter function to a solid-state image sensor used in a video camera with variable shutter time, etc., interline transfer C is conventionally used as a solid-state image sensor.
However, it is preferable to use OD.
ところで、従来のインターライン転送ＣＯＤの構造の代
表的な例を部分的に示すと第１ａお工び１ｂ図の通りで
ある。すなわち受光部としての７オトダイオードアレイ
（１）を挾んでその片側に過剰１１）排出手段となるオ
ーバーフロードレイン（２）を、他の片側に信号電荷の
垂直転送用のＣＣＤからなる垂直転送部（３）をそｎぞ
れ並置し・フォトタイオードアレイ（１）とオーバーフ
ロードレイン（２）との間にはオーバーフロー電位を制
御するためのオーバーフローコントロールグーｈ （４
）ヲ設ｆｆ、 ’！ ＊フォトダイオードアレイ（１）
と垂直転送部（３）との間にはフォトダイオードアレイ
（１）に蓄積さＡた信号電荷を垂直転送部（３）の転送
電極（３−１）の下の埋め込みチャネル（３−２）に転
送するためのトランスファーゲー） （５）を設け、こ
几をインターライン転送ＣＣＤの垂直方向の受光・転送
チャネルの１累子単位として、各単位間に電荷の水平方
向への拡がりを防止するためのチャネルストップ（６）
を配置【７てこ九ら素子単位を複数配列することにより
２次元イメージセンサとして構成してなるものである。By the way, a typical example of the structure of a conventional interline transfer COD is partially shown in Figures 1a and 1b. That is, an overflow drain (2) serving as a means for discharging excess 11) is placed on one side of the 7-otodiode array (1) as a light receiving section, and a vertical transfer section (11) consisting of a CCD for vertical transfer of signal charges is placed on the other side. 3) are placed in parallel, and an overflow control group (4) is placed between the photodiode array (1) and the overflow drain (2) to control the overflow potential.
) Set ff, '! *Photodiode array (1)
A buried channel (3-2) under the transfer electrode (3-1) of the vertical transfer section (3) is connected between the vertical transfer section (3) and the signal charge accumulated in the photodiode array (1). A transfer gate (5) is provided, and this gate is used as one unit of the vertical light reception/transfer channel of the interline transfer CCD to prevent the charge from spreading in the horizontal direction between each unit. Channel stop for (6)
A two-dimensional image sensor is constructed by arranging a plurality of 7 lever element units.
尚、垂直転送電極（３−１）と埋め込みチャネル（３−
２）とで形成さｎた垂直転送部（３）では、第１ｂ図の
下方に位置的に合わせて示しｆｃ第１ｅ図のポテンシャ
ル線図に示すように、垂直転送にあたり電極（３−２）
の下部の電位が実線位置と破綜位置との間で土工するこ
とＫなる。In addition, the vertical transfer electrode (3-1) and the buried channel (3-1)
In the vertical transfer section (3) formed by the vertical transfer section (3), the electrode (3-2) is aligned with the lower part of FIG.
The potential at the bottom of the earthwork is K between the solid line position and the broken position.
このような構造の従来のインターライン転送ＣＯＤに電
子的なシャッター機能を持たせるには、受光部７オトダ
イオードアレイに蓄積されている電荷を先ず一括して排
出【−次のち必要時間の露光を行なって、この露光の完
了時点で何等かの手段によりすでに不要電荷を排出済み
の垂直転送電極下に前記露光で得らｎたフォトダイオー
ドの信号電荷を転送するという動作機能が要求さｎる。In order to provide an electronic shutter function to a conventional interline transfer COD with such a structure, the charges accumulated in the photodiode array of the light receiving section 7 must first be discharged all at once. Then, upon completion of this exposure, an operational function is required to transfer the signal charge of the photodiode obtained by the exposure to the vertical transfer electrode from which unnecessary charges have already been discharged by some means.
このため従来の駆動装置では、露光に先立つフォトダイ
オードアレー（（１）の不敬電荷の一括Ｖ［出について
はオーバーフローコントロールグー） （４）に同電圧
を印加してフォトダイオードとオーバーフロードレイン
との間のポテンシャル障壁を下げるコトで行ない、垂直
転送電極（３−１）の下の不観電荷は露光完了後の転送
以前に垂直転送及び水平転送を行なうことで、信号電荷
と同じ経路で転送用ＣＣＤの外へ順次排出する工うにし
てシャッター機能を得ていた。For this reason, in conventional drive devices, the same voltage is applied to the photodiode array ((1) collective charge V [overflow control group for output]) and (4) between the photodiode and the overflow drain prior to exposure. The unseen charges under the vertical transfer electrode (3-1) are transferred vertically and horizontally to the CCD for transfer along the same route as the signal charges by performing vertical and horizontal transfer before transfer after completion of exposure. The shutter function was obtained by sequentially discharging the liquid to the outside.
しか【７ながらこのような従来のインターライン転送Ｃ
ＣＤによる電子シャッター機能には以下に述べるように
いくつかの問題点がある、すなわち、その第１は、垂直
転送電極下の不要電荷、例えは暗電流による電荷を排出
するのに信号箱荷転送と同じ経路を用いるため、いくら
高速で転送を行なうとしても不要電化の排出に無視でき
ない時間を喪するという点である。However, such conventional interline transfer C
The electronic shutter function using a CD has several problems as described below.The first is that the signal box load transfer is necessary to discharge unnecessary charges under the vertical transfer electrodes, such as charges caused by dark current. Because the same route is used, no matter how fast the transfer is performed, a considerable amount of time is lost due to the discharge of unnecessary electricity.
例えば、露出制御をＴＴＩ、ダイレクト側元方式で行な
う場合について考えＺ・と、暗電流等によって垂直転送
部（３）に生成さ２１．た不敬電荷を前記測光の完了後
に排出したのでは、特に高速シャッター（露光時間が非
常に短い場合）の場合には不要電荷排出時間が露光時間
に加算さｎるため、その分だけ露出が過剰になる恐扛が
ある、そこで垂ｍ転送部（３）の不敬電荷の排出をｆｉ
ｌｌ１元完了前に終了させることが考えらフ１．るが、
ＴＴＬダイレクト側九方式では予じめシャッター速度を
知ることができないから、結局、露光開始時点いは露光
開始時点から不要電荷の排出を行ｔわなけｎばならず、
このため低速シャッター（露光時間が非常に長い場合）
の場合に長時間にわたって転送りロックを与えっづけな
け几ばならなくなり、消費電力の増大という問題を生じ
てしまう。For example, consider the case where exposure control is performed using the TTI or direct side source method.Z. is generated in the vertical transfer section (3) by dark current, etc. 21. If the unnecessary charge is discharged after the photometry is completed, the time required to discharge the unnecessary charge will be added to the exposure time, especially in the case of a high-speed shutter (when the exposure time is very short), resulting in overexposure. There is a fear that the charge will be discharged from the transfer section (3).
It is thought that it may be terminated before the completion of ll1 element.1. However,
In the TTL direct system, the shutter speed cannot be known in advance, so unnecessary charges must be discharged at or from the start of exposure.
Because of this, slow shutter speeds (if exposure times are very long)
In this case, a transfer lock must be granted for a long time, resulting in the problem of increased power consumption.
第２の問題点は、フォトダイオードの不要電荷をトラン
スファーゲートを用いずに、オーバーフｕ −ニア ７
ｈ ａ −ルケートヲ用イテンＰ−バー７０−ドレイ
ンに排出したため生じた。す庁わち、露光に先だって不
要電荷をオーバーフロー ドし・インに排出し、引続き
シャッタータイムに和尚する時間だけ露光した後、フォ
トダイオードに蓄積さ１．た信号電荷を垂直転送ＣＯＤ
にトランスファーゲートを用いて転送していたが、製造
プロセス等の原因により素子内部に幾何学的ｑ法、不純
物疲度等の不ＩＭ、不均一％が生じて、オーバーフロー
コントロールゲートのポテンシャル陣、壁の高さとトラ
ンスファーゲート下のポテンシャル障壁の胃さとが、１
つのフォトダイオードに関して水平力向にまちまちとな
る。さらに前記両ポテンシャル障壁は垂直方向にもそれ
ぞれが相互に無関係にまちまちである。そのため露光完
了後のフォトダイオードから垂直転送ＣＯＤへの電荷転
送に際し、信号電荷の不完全転送や逆に余分な電荷まで
も転送して雑音が重畳さｎ１信号電荷のＳ／Ｎを著しく
低下させてしまうという不都合を生じていた。こｔｌは
、結果として画質の劣化につながるため、従来、オーバ
ーフロードレインへの不要電荷排出機能を実現させるた
めには、筒い素子の均一性が要求ζ几るという欠点とな
っていた。The second problem is that the unnecessary charge of the photodiode can be transferred to the overflow u-near 7 without using a transfer gate.
This occurred because the water was discharged to the drain of the bar 70. That is, prior to exposure, unnecessary charges are overflowed and discharged into the inlet, and after exposure is continued for a length corresponding to the shutter time, they are accumulated in the photodiode. Vertical transfer of signal charge COD
However, due to factors such as the manufacturing process, irregularities such as geometrical q method, impurity fatigue, etc., and non-uniformity % occur inside the device, causing potential formations and walls of the overflow control gate. The height of the potential barrier under the transfer gate is 1
The horizontal force direction varies for each photodiode. Furthermore, the two potential barriers also vary in the vertical direction, independently of each other. Therefore, when the charge is transferred from the photodiode to the vertical transfer COD after exposure is completed, the signal charge is transferred incompletely, or even excess charge is transferred, resulting in superimposed noise and significantly lowering the S/N of the n1 signal charge. This caused the inconvenience of putting it away. Since this leads to deterioration of image quality, conventionally, in order to realize the function of discharging unnecessary charges to the overflow drain, uniformity of the cylindrical element is required.
更に、第３の問題点は、フォトダイオードから垂直転送
ＣＣＤへのトランスファーゲートヲ用いた信号電荷転送
にあった、すなわち、従来、トランスファーゲートに低
電圧を印加することにエリ、トランスファーゲート下の
ポテンシャル障壁の高さがオーバーフローコントロール
ゲート下のボテンシ゛ヤル障壁の高さよりも高くなるよ
うにした状態で露光して電荷を蓄積した後、瞬間的にト
ランスファーゲートに高い電圧パルスを印加してトラン
スファーゲート下のポテンシャル障壁を下ケ、フォトダ
イオードから垂直転送ＣＣＤへ信号電荷を転送している
。Furthermore, the third problem lies in the signal charge transfer using the transfer gate from the photodiode to the vertical transfer CCD. After exposing to light with the barrier height higher than the potential barrier height under the overflow control gate and accumulating charge, a high voltage pulse is momentarily applied to the transfer gate to increase the potential under the transfer gate. By lowering the barrier, signal charges are transferred from the photodiode to the vertical transfer CCD.
ところが、フォトダイオードの信号電荷は１、このよう
な短時間の転送によっては垂直転送ＣＯＤに完全に転送
さｎず、どうしても信号電荷の一部がフォトダイオード
に残ってしまうという欠点があった。このことは、まｆ
ｃｌ！光に先だつ不要電荷の排出についても問題となり
、不要電荷がフォトダイオードから完全に排出されず残
ってしまい、本来の露光による信号電荷と混合され、画
質を損なう原因ともなっていた。However, the signal charge of the photodiode is 1, and there is a drawback that such a short transfer does not completely transfer the signal charge to the vertical transfer COD, and a portion of the signal charge inevitably remains in the photodiode. This means that Maf
cl! There was also a problem with the discharge of unnecessary charge prior to light, as the unnecessary charge was not completely discharged from the photodiode and remained, mixing with the signal charge caused by the original exposure, causing a loss of image quality.
第４の問題点は、インターライン転送ＣＣＤで良好々シ
ャッター機能を得ようとすると素子の電極構造が複雑と
なり、そのために製造の歩留りが低下するという欠点に
なっていた。しかしながら、この第４の問題点はトラン
スファーゲートと垂直転送電極とを共通にすることで一
部解決さｎてはいるが全体として依然電極構造が複雑で
ある。The fourth problem is that when an interline transfer CCD is used to obtain a good shutter function, the electrode structure of the element becomes complicated, which results in a reduction in manufacturing yield. However, although this fourth problem has been partially solved by making the transfer gate and the vertical transfer electrode common, the electrode structure as a whole is still complicated.
第２ａ図および第２ｂ図に示すものはトランスファーゲ
ートを用いずに、垂直転送電極（３−１）を７オトダイ
オードアレイ（１）寄りに拡大させることでその役割を
兼ねさせ、このようにして前記第４の欠点である電極構
造の複雑さを一部軽減した例である。すなわち第２ｃ図
のポテンシャル線図にも示すように、垂直転送電極（３
−１）に破線で示した高電圧ｖＨを印加すればフォトダ
イオード（１）と転送部チャネル（３−２）の間のポテ
ンシャル障壁が最も低くなり、それを超えるような電位
レベルの電荷がフォトダイオード（１）からチャネル（
３−２）へ転送され、従ってこのようにフォトダイオー
ド（１）にまで張り出した転送電極（３−１＞に高電圧
ＶＨを印加することがトランスファーゲートの機能と等
価となる。その後、垂直方向に電荷を転送するには、第
２ｃ図の実綜に示す如く電圧ＶＩとｖＬという２つの電
圧を電極（３−１）に繰返し印加す扛は工く、この場合
、垂直転送の電極電圧Ｖ、とｖＬとによるフォトダイオ
ード（１）との間のポテンシャル障壁は、フォトダイオ
ード（１）とオーバーフロードレイン（２）との間のポ
テンシャル障壁エリも晶（なる工うに調整きれ、従って
垂直転送中にフォトダイオード（１）に光によって生成
された電荷のうちのあふ′ｎた分は全てオーバーフロー
ドレイン（２）を通しておト出さｎ、垂直転送の障害に
なることｔ、Ｙない。In the case shown in FIGS. 2a and 2b, the vertical transfer electrode (3-1) is enlarged closer to the 7-otodiode array (1) without using a transfer gate, and serves the same purpose. This is an example in which the complexity of the electrode structure, which is the fourth drawback, is partially reduced. That is, as shown in the potential diagram in Fig. 2c, the vertical transfer electrode (3
-1), if the high voltage vH shown by the broken line is applied, the potential barrier between the photodiode (1) and the transfer section channel (3-2) becomes the lowest, and the charge at the potential level exceeding it becomes the photovoltaic. Diode (1) to channel (
3-2), and therefore, applying the high voltage VH to the transfer electrode (3-1> that extends to the photodiode (1) in this way is equivalent to the function of a transfer gate. After that, the vertical direction In order to transfer charges to the electrode (3-1), it is necessary to repeatedly apply two voltages, VI and vL, to the electrode (3-1) as shown in the diagram in Figure 2c. In this case, the electrode voltage V for vertical transfer is , and the photodiode (1) due to vL, the potential barrier between the photodiode (1) and the overflow drain (2) can also be adjusted to be a All of the excess charge generated by light in the photodiode (1) is drained out through the overflow drain (2) and does not interfere with vertical transfer.
しかしながらこのように改良さ１ｆ１−たものマ！も第
１の欠点である垂直転送部（３）におりる不要電荷の排
出を始めとし第２．第５の欠点については第１ａおよび
１ｂ図に示した例と全く同じで変わるところがな（’、
ＣＣＤ自体の持つ電子シャッター機能ヲ用いり電子スチ
ルカメラやシャッタータイム可変でストロボ効果を持つ
ビデオカメラに適用した際には前述と同様の問題を生じ
、実用上満足できる性能を持つものとは言え々かった。However, this improved 1f1-tamonoma! In addition to the first drawback, which is the discharge of unnecessary charges that fall into the vertical transfer section (3), the second drawback is the Regarding the fifth drawback, it is exactly the same as the example shown in Figures 1a and 1b, and there is no change (',
When applied to an electronic still camera that uses the electronic shutter function of the CCD itself or a video camera that has a variable shutter time and strobe effect, the same problem as mentioned above occurs, and it cannot be said that it has a performance that is satisfactory in practical use. won.
本発明は、これら従来のものの欠点を除去し、高性能の
電子シャッター機能付き電子スチルカメラ或いはシャッ
タータイム可変式ビデオカメラ等の固体撮像電子に好適
なインターライン転送ＣＯＤの駆動装置を提供しようと
するものである。以下、本発明をその実施例図面に基づ
いて説明する。The present invention aims to eliminate these drawbacks of the conventional devices and provide an interline transfer COD drive device suitable for solid-state imaging electronics such as high-performance electronic still cameras with electronic shutter function or variable shutter time video cameras. It is something. DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained below based on drawings of embodiments thereof.
第６ａ図は本発明に用いら几るインターライン転送ＣＣ
Ｄの一実施例についてその構造を示す平面説明図であり
、第３ｂ図は第６ａ図においてＡＡ／で示した部分の断
面図である。FIG. 6a shows an interline transfer CC used in the present invention.
FIG. 3B is an explanatory plan view showing the structure of an embodiment of D, and FIG. 3B is a sectional view of a portion indicated by AA/ in FIG. 6A.
これらの図において、（３１）は受光部フォトダイオー
ド、（６２怠オーバーフロードレイン、（３２’）は隣
接する他の電子列単位のオーバーフロードレイン、
（３３）Ｕ垂直転送ＣＣＤの埋め込みチャンネル、（６
４）はオーバーフローコントロールゲート、（３５）ｆ
ｄ）ランスファーゲ トである。上記（３１）〜（６５
）によって１つの素子列単位を構成する。本実施例の場
合、垂直転送ＣＣＤは４相駆動の場合を示しており、Φ
１〜Φ４が垂直転送ＣＣＤの電極を示している。（３６
）及び（６７）はチャネルストップである。チャネルス
トップ（６７）は、フォトダイオード（６１）で生成し
た電荷の垂直方向の拡がりを阻止する。In these figures, (31) is a light receiving part photodiode, (62 is an overflow drain, (32') is an overflow drain of another adjacent electron column unit,
(33) Embedded channel of U vertical transfer CCD, (6
4) is an overflow control gate, (35) f
d) It is a lansferget. (31) to (65) above
) constitutes one element row unit. In this example, the vertical transfer CCD is driven in four phases, and Φ
1 to Φ4 indicate electrodes of the vertical transfer CCD. (36
) and (67) are channel stops. The channel stop (67) prevents the charges generated by the photodiode (61) from spreading in the vertical direction.
本素子が従来の電子と異なる点は、従来水平方向への電
荷の拡がりを阻止するため設けられ、従つて垂直方向に
連続する＠線状に設けら九てぃたチャネルストップに、
各画素毎に図示の如ぐ切欠きを設は且つその上に切欠き
部の電子に対するポテンシャル障壁をコントロールすル
ケート（６８）（以下これをクリアゲートと呼ぶ。）を
設けた点にある。The difference between this device and the conventional electron device is that the channel stop is conventionally provided to prevent the spread of charge in the horizontal direction, and is therefore provided in a continuous line in the vertical direction.
A cutout as shown in the figure is provided for each pixel, and a gate (68) (hereinafter referred to as a clear gate) for controlling the potential barrier to electrons in the cutout portion is provided above the cutout.
本素子け、第３ｂ図に示すとと＜’、ｎ型基板上にボロ
ンイオン等を注入することでｐ層を形成し、そのｐ層に
対して更にリン、ヒ素等をイオン注入することでｎ及び
ｎ膚を形成して、オーバー７０−ドレイン部（６２）や
フォトダイオード部（３１）、垂直転送ＣＣＤの埋込み
チャンネル部（３３）が作られている。In this device, as shown in Figure 3b, a p-layer is formed by implanting boron ions, etc. onto an n-type substrate, and by further ion-implanting phosphorus, arsenic, etc. into the p-layer. By forming n and n layers, an over 70-drain part (62), a photodiode part (31), and a buried channel part (33) of a vertical transfer CCD are made.
ここで、トランスファーゲート（３５）は、もちろん従
来例のａ！に垂直転送ＣＣＤの電極を第２ｂ図の如き構
造とすることで代替することも可能である。Here, the transfer gate (35) is of course the conventional a! Alternatively, the electrodes of the vertical transfer CCD may have a structure as shown in FIG. 2b.
第３ｂ図において（３９）は光遮へい膜であり、フォト
ダイオード部（３１）以外の部分の露光を防止し、特に
垂直転送ＣＣＤに信号′１荷が保持され読み出されてい
る時の信号劣化を防いでいる。また、素子のフォトダイ
オード部をｎｐｎ三層構造として周知のようにスミア成
分を防止している。In Fig. 3b, (39) is a light shielding film that prevents exposure of parts other than the photodiode part (31), and especially reduces signal deterioration when the signal '1 is held and read out in the vertical transfer CCD. is prevented. Furthermore, the photodiode portion of the element has an npn three-layer structure to prevent smear components as is well known.
以下、本発明の一実施例に係る駆動装置を本素子に基づ
いて説明する。Hereinafter, a driving device according to an embodiment of the present invention will be described based on this element.
第４図は、本素子を電子スチルカメラに用いた場合の主
要な駆動パルスのタイミングチャートを示している。ψ
ｈψ２．ψ３．ψ４は垂直転送ＣＣＤの４つの転送電極
印加電圧波形を示しており、ψＴＧ及びψ。０は各々ト
ランスファーゲート及びクリアゲート印加電圧波形を示
している。FIG. 4 shows a timing chart of main drive pulses when this device is used in an electronic still camera. ψ
hψ2. ψ3. ψ4 indicates voltage waveforms applied to four transfer electrodes of the vertical transfer CCD, ψTG and ψ. 0 indicates the voltage waveforms applied to the transfer gate and clear gate, respectively.
また、第５ａ図〜第５ｇ図は、第４図に示した各時刻で
の素子の各部に於ける電子に対するボテンシアル障壁の
模式図を示しており、以下では時間の流ｎに従って説明
を進めることとする。Moreover, FIGS. 5a to 5g show schematic diagrams of potential barriers to electrons in each part of the device at each time shown in FIG. 4, and the explanation below will proceed according to the time flow n. shall be.
本素子を用い′ｆｃＷ子スチシスチルカメラ実施例にお
いては撮影露光の前は時刻ｔ ＝ ｔｏの状態を保って
いる。すなわち、垂直転送電極はψｈψ２が高電圧をψ
１．ψ４が低電圧を印加さ几、且つφ。。、ψＴＧとも
に低電圧であるためそのポテンシャル障壁は第５ａ図に
示す如くなっている。In an embodiment of a still camera using this device, the state of time t=to is maintained before photographing exposure. In other words, the vertical transfer electrode ψhψ2 receives high voltage ψ
1. A low voltage is applied to ψ4, and φ. . , ψTG are both at low voltages, so their potential barriers are as shown in FIG. 5a.
第５ａ図において、フォトダイオードの飽和点ヲ越えｆ
ｃｗｉは、オーバー７ｏ−コントロールゲ−） （３４
）下のボテンシアル障壁がトランスファーグ〜） （３
５）下のボテンシアル障壁より低く設定されているため
、オーバーフロードレ・ｆン（３２）Ｋ排出さ几る。In Figure 5a, when the saturation point of the photodiode is exceeded, f
cwi is over 7o-control game) (34
) The bottom potential barrier is transfer~) (3
5) Since it is set lower than the lower potential barrier, the overflow drain (32) is discharged.
また、垂直（送ＣＣＤには図示した如く暗電流電荷が８
′積さ几ている。この状態から撮影に入るときは、まず
、時刻ｔ ” ｔｔでクリアゲ−） （３８）に高電圧
を印加してその下のポテンシャル障壁を下げると共に、
電極Φ１及びΦ２の電圧を下げてその下のポテンシャル
障壁を持ち上げて、第５ｂ図に示すように垂直転送ＣＣ
Ｄの埋め込みチャンネル（３３）の不要電荷を隣接する
他の素子列単位のオーバーフロードレイン（３２’）に
排出する。第５ｂ図は電極Φ１及び０□の１の電子に対
するポテンシャルψ１．ψ２がだんだん上昇しでいく途
中を示しており、最終的には破線のレベルまで上昇する
。垂直転送ＣＯＤの埋め込みチャンネル（６３）の不要
電荷は、この動作で、転送動作することなしに、オーバ
ーフロードレイン（３２’）に一括して排出される。In addition, the vertical (transmission CCD has a dark current charge of 8 as shown in the figure).
'It's piled up. When starting photography from this state, first, at time t''tt, a high voltage is applied to the clear game (38) to lower the potential barrier below it, and
By lowering the voltage of electrodes Φ1 and Φ2 and raising the potential barrier beneath them, vertical transfer CC is achieved as shown in Figure 5b.
Unnecessary charges in the buried channel (33) of D are discharged to the overflow drain (32') of another adjacent element column unit. Figure 5b shows the potential ψ1 of electrodes Φ1 and 0□ for one electron. It shows that ψ2 is gradually increasing, and eventually rises to the level indicated by the broken line. By this operation, unnecessary charges in the buried channel (63) of the vertical transfer COD are discharged all at once to the overflow drain (32') without performing a transfer operation.
続いて、転送電極Φ１．Φ２の電圧を再び高電圧とし、
時間ｔ ＝ ｔｚでトランスファーグー） （３５）に
１Ｆ圧を印加する。この結果、電極Φ箇、Φ２の下のポ
テンシャル井Ｈには、フォトダイオード（３１）から第
５ｃ図の如く、トランスファーゲート印加笥圧ψＴＧに
より定まるポテンシャル障壁を越える電荷が転送される
。この時、ｌ・ランスファーゲート（６５）に対する電
圧印加時間は、充分に長く例えば１ ｍ８ｅｃ程度とし
ても実用上差支えは無い。従って、この転送はほぼ完全
転送と考えて良い。Next, transfer electrode Φ1. Set the voltage of Φ2 to high voltage again,
Transfer at time t = tz) Apply 1F pressure to (35). As a result, charges exceeding the potential barrier determined by the transfer gate applied pressure ψTG are transferred from the photodiode (31) to the potential well H below the electrodes Φ and Φ2, as shown in FIG. 5c. At this time, the voltage application time to the l-transfer gate (65) may be sufficiently long, for example, about 1 m8ec, without any practical problem. Therefore, this transfer can be considered almost a complete transfer.
時刻ｔ ”” ｔｓにおいてトランスファーグー）（３
５）への電圧を再び低電圧に復帰し、フォトダイオード
（６１）の一定基準ポテンシャル障壁を越える電荷全垂
直転送ＣＣＤ （３３）に転送した後、時刻ｔ＝ｔ４に
おいて再び第５ｂ図に示す如くこの電荷を隣接する他の
素子列単位のオーバーフロートレイン（３２’）に排出
する、
以上の動作によシ、撮影に先だって、垂直転送ｃ ＣＤ
（３３）とフォトダイオード（６１）の双方の不要電
荷をクリアゲート（３８）を通して、又はこのゲートと
トランスファーゲート（３５）を通して排出することが
できる、
一万、信号電荷の蓄積は、トランスファーグー） （３
５）を低電圧に復帰した時刻ｔ ＝ ｔｓ工り開始ｊ几
る、垂直転送ｃ ＣＤ （３３）に移さ７Ｌ７ｊ ７
：Ａトダイオード（３１）の電荷を排出する８８刻１．
からｔ５に致る時間は数μｓｅｃと充分短い。従って、
露光は時刻ｔ５以降も続けらｆＬることになる。時刻ｔ
ａ以降トランスファーゲート（３５）には再び高電圧が
印加さｎ２適正露元時間が完了する時刻ｔ６まで第５ｄ
図或いは第５ ｅ ｌｉ％ｌのボテンシ了ル障壁模式図
となる。、１“なわち、フォトダイオード（６１）で生
成さｒした信号電ＭＵ、トランスファーゲート（３５）
下のボテンシアル障壁を越えて垂直転送ＣＯＤ （３３
）に移ってい（、、この時クリアケート（３８）には、
ｗＪ４図にＶＩで示し７′ｃ電圧が印加さｎ、クリアゲ
ート（３８）下のボテンシアル障壁はトランスファーゲ
ート（３５）’Ｔ’のホテンン了ル障壁より低く設定さ
ｎている、この時、クリアゲ−） （３８）下のボテン
シアル障壁は、もちろん垂直転送ＣＯＤ （３３）の電
圧が印加ζ几ていない電極Φ３．Φ４下の電子に対する
ボテンシアルψ３．ψ４工りも低ぐなっており、あふ７
″した信号電荷の垂直方向への拡がりが阻止さｎている
のは言う背でも無い、１
この結果、垂直転送ｃ ＣＤ （３３）であふｎた電荷
は、隣接する六子列単位のオーバーフロートレイン（３
２’）に第５ｅし１の如く排出さｎ、る。At time t ”” ts transfer goo) (3
5) is returned to a low voltage again, and after transferring all the charges exceeding the constant reference potential barrier of the photodiode (61) to the vertical transfer CCD (33), at time t=t4, as shown in FIG. 5b again. By the above operation, this charge is discharged to the overflow train (32') of another adjacent element column, and prior to imaging, the vertical transfer cCD
(33) and the photodiode (61) can be discharged through the clear gate (38) or through this gate and the transfer gate (35). (3
5) is returned to low voltage at the time t = ts processing starts, vertical transfer is transferred to CD (33) 7L7j 7
: 88 ticks to discharge the charge of the A diode (31) 1.
The time from t5 to t5 is several microseconds, which is sufficiently short. Therefore,
Exposure continues fL after time t5. Time t
After a, high voltage is applied to the transfer gate (35) again until time t6 when the appropriate exposure time is completed.
This is a schematic diagram of the 5th e li%l barrier. , 1", that is, the signal voltage MU generated by the photodiode (61), the transfer gate (35)
Vertical transfer COD across the bottom potential barrier (33
) (at this time, Clear Kate (38) has
7'c voltage is applied as indicated by VI in Figure 4, and the potential barrier under the clear gate (38) is set lower than the potential barrier of the transfer gate (35) 'T'.At this time, the clear gate -) (38) The lower potential barrier is of course the electrode Φ3. to which the voltage of vertical transfer COD (33) is not applied. Potential ψ3 for electrons under Φ4. ψ4 machining is also lowered, and Afu7
It goes without saying that the spread of signal charges in the vertical direction is prevented.1 As a result, the charges accumulated in the vertical transfer (33) are transferred to the overflow train ( 3
2'), the 5th e is discharged as in 1.
時刻ｔ３に始まりｔｌｌで終る適正露光時間は、別に設
けｆｃ副元累電子び御ｊ光回路を用いて算出するのが簡
便である。It is convenient to calculate the appropriate exposure time starting at time t3 and ending at tll using a separately provided fc sub-element cumulative control circuit.
露光が完了し、トランスファーゲート′酸圧もクリアゲ
ート′亀圧も低電圧とかった時刻ｔ７以降垂直転送ＣＣ
Ｄ （３３）に蓄積さ九に信号電荷は、通常のインター
ライン転送ＣＣＤ同様に転送さｎ読み出−Ｊ ７′Ｌる
。この時のボデンシアル図を示したのが第５ｆ図及び第
５ｇ図である。撮影完了直後は、大部分のフォトダイオ
ード（６１）は飽和状態に無く第５ｆ図のようになって
いる。ところが、ある時間以上経過すると電荷が飽和す
るフォトダイオードがではじめ、そこでは第５ｇ図の如
（あふれた電荷が同−ｇ子列単位のオーバーフロードレ
イン（３２）に排出きれる。よって、信号電荷読み出し
中のプルーミング現象は抑制される。After the time t7 when the exposure is completed and both the transfer gate' acid pressure and the clear gate's turtle pressure are at low voltages, the vertical transfer CC is started.
The signal charges accumulated in D (33) are transferred in the same way as in a normal interline transfer CCD. Figures 5f and 5g show the bodenial diagrams at this time. Immediately after photographing is completed, most of the photodiodes (61) are not saturated and are as shown in Fig. 5f. However, after a certain period of time has elapsed, some photodiodes begin to have charge saturation, and as shown in Figure 5g, the overflowing charge is discharged to the overflow drain (32) for each row of the same photodiodes. The pluming phenomenon inside is suppressed.
第６図は、本発明の詳細な説明するために示し−ｆＣ，
１Ｍ子スチルカメスチルカメラック図であり、第７図は
、＄６図のｉ所に於けるパルスのタイミングを示すタイ
ミングチャートである。説明を簡単にするためここでは
ＣＣＤイメージセンサに必要ナハルスのウチクリアゲー
トバルスφ。。、トランスファーゲートパルスψＴＧ及
び４相の垂直転送りロックψ凰〜ψ４についてその発生
方法を示す。第６図の（６１）で示したレリーズスイッ
チがＯＮさｎると、２つのＮＡＮＤゲートより構成され
たフリップフロップ（６２）のＱ出力ＱｏがＨ１ｇｈレ
ベルとなる。出力Ｑｏは、１４ｂｉｔのシフトレジスタ
（６３）と側元演Ｘ回路（６４）とに印加されており、
シフトレジスタ（６３に対してはシフトイン入力に、測
光演算回路（６４）に対してはイニシアライズバルスに
なる。FIG. 6 is shown for detailed explanation of the invention -fC,
FIG. 7 is a timing chart showing the timing of the pulse at position i in the $6 figure. In order to simplify the explanation, we will use the Nahals Uchikuri gate pulse φ required for the CCD image sensor. . , transfer gate pulse ψTG and four-phase vertical transfer locks ψ凰 to ψ4 will be described below. When the release switch shown at (61) in FIG. 6 is turned on, the Q output Qo of the flip-flop (62) constituted by two NAND gates becomes H1gh level. The output Qo is applied to a 14-bit shift register (63) and a side element X circuit (64),
It becomes a shift-in input for the shift register (63) and an initialization pulse for the photometry calculation circuit (64).
本実施例では、露出のタイミングはテレビジョン同期信
号発生回路（不図示）に同期しており、シフトレジスタ
（６６）もクロックとして水平駆動信号ＨＤが入力さ扛
ている。従ってシフトレジスタ（６６）の１４ ｂｉｔ
の出力Ｑｌ−Ｑ１４には第７図のタイミングチャートに
示すようなパルスが入力ＱｏＫ対して与えらｎる。In this embodiment, the exposure timing is synchronized with a television synchronization signal generation circuit (not shown), and the shift register (66) also receives the horizontal drive signal HD as a clock. Therefore, 14 bits of shift register (66)
A pulse as shown in the timing chart of FIG. 7 is applied to the output Ql-Q14 in response to the input QoK.
これらの出力より、第６図の中央に一点鎖線で囲って示
しｆｃ、、 ８Ｍ理回路（７２）によりり２ノアケート
に高電圧ｖＨを印加するイ（ルスψ。。イ、中間電圧Ｖ
エラ印加すルハルスψ。。□、トランスファーケートパ
ルスψＴＧ％垂直転送りロックψ１．ψ２を強制的にロ
ーレベルとするパルス佑２を第７図の如きタイばングチ
ャートで生成する。また、出力Ｑ９は直接測光演算回路
＜６４）Ｋ印加官ｎ、測光素子（６５）の出力に応じて
露光時間の演算を開始させている。測光演算回路（６４
Ｂ、イメージセンサ（６６）に対する適正露光ｔＫ達し
た時第６図及び第７図にψ８で示しｆｃ露光完了パルス
を生成する。パ２．スψ。は、フリップフロップ（６２
）、シフトレジスタ（６３）及び２つのＤフリップフロ
ップ（（Ｓ７）、（（Ｓ８）をクリアしている。但し、
一方のＤフリップフロップ（６７）ラフリアスルに当っ
ては遅延回路（６９）を介（７ており、従って、パルス
ψ。ｏｌの立下りは他のパルスより時間τ＋、’ｆｆけ
遅れている。この遅′ｎ時間ｒ、は第７図タイミングチ
ャートでは時刻ｔ ＝ ｔｏからｔｏｔｙの間の時間に
相当する。パルスψｅ目、更に別の遅延回路（７ｏ）を
介して垂直転送駆動回路（７１）のスタートパルスφ８
となり、素子の信号電荷の化１ｈ方向転送が開始さ几る
。From these outputs, a high voltage vH is applied to the two nocates by an 8M logic circuit (72), indicated by a dashed line in the center of FIG.
Luhalus ψ to apply error. . □, transfer pulse ψTG% vertical transfer lock ψ1. A pulse 2 which forcibly brings ψ2 to a low level is generated using a timing chart as shown in FIG. Further, the output Q9 starts calculation of the exposure time according to the output of the direct photometry calculation circuit <64)K application unit n and the photometry element (65). Photometric calculation circuit (64
B. When the proper exposure tK for the image sensor (66) is reached, an fc exposure completion pulse is generated, indicated by ψ8 in FIGS. 6 and 7. Pa2. Suψ. is a flip-flop (62
), shift register (63) and two D flip-flops ((S7), ((S8) are cleared. However,
One of the D flip-flops (67) is processed through a delay circuit (69) (7), so the fall of the pulse ψ.ol is delayed by the time τ+, 'ff from the other pulses. The delay 'n time r, corresponds to the time between time t = to and toty in the timing chart of FIG. Start pulse φ8
Then, the transfer of the signal charge of the element in the 1h direction starts.
タイミングチャート第７図の最］：段に示した時刻Ｅ＋
−ｔ７は先に第４図で示し次時刻ｔｔ−ｔ７と完全に対
応している。7 of the timing chart]: Time E+ shown in the column
-t7 completely corresponds to the next time tt-t7 shown in FIG. 4 earlier.
第８図は、本発明をオートフォーカス用センサに適用し
た例であり、オートフォーカスの原理としては前ピン後
ビン両鍬のボケ検出方式、二重係合致方式のいずれに対
しても適用が可能であるし１中、受光部ＰＤは２列が平
行して設けられており、これら２つの受光部ＰＤの間に
は共通のオーバーフロードレイン０ＦＤｉＥ、９オーパ
ーツ。Fig. 8 shows an example in which the present invention is applied to an autofocus sensor, and the autofocus principle can be applied to either the front focus, rear bin, two hoes blur detection method, or the double engagement method. In the first part, two rows of light receiving parts PD are provided in parallel, and a common overflow drain 0FDiE and 9 parts are provided between these two light receiving parts PD.
−ドレインＯＦ’Ｄの両側には仁のオーバーフロードレ
インＯＦ’Ｄへの電荷排出の際のボテンシアルの＆サヲ
ｆｉｔｌｌするオーバーフローコントロールグー ）
（Ｊ Ｆ’ ＣＧが設置ｔ゛７らｎている。各ンλトダ
イオードは水平方向にはチャイルストップ（不図示）で
分離さｎているの１ま首うまでもない。ンオトダイｇ−
ｔ’ Ｐ Ｄに生成さｆＬだ電荷は、バリアゲートＢＧ
−）介してストっ゛ゲートｓ’ｒｏｔｔｒ＞下のボデン
シアル井戸に蓄積ζ几る。ハ「定時間の露光が児了す２
しはバリアゲート１３Ｇは閉じらノ１．ストアゲートＳ
Ｔ ＯＲＷ下の電荷は、トランスファーゲートＴ Ｇ
を介して水平転送ＣＣＤ （）ｉ、ｃｃＤ）に読み込ま
ｎる。水平転送ＣＣＤ （Ｈ，ＣＣＤ ）はここでは２
相クロツクψｈψ２で駆動されている。水平転送ｃｃＤ
（Ｈ，ＣＣＤ）のトランスファーグ トの反対側にはク
リアゲートＣＧとクリアドレインＣＤが設けらｆＬ テ
オリ、水平＆送ＣＣＤ Ｃ）１．ＣＣＤ ） （１）電
荷を一括して排出可能となっている。この結果、菓子内
部の不安電荷（暗電流電荷或いは素子駆動のタイミング
士生じる不要電荷）は、ｋかたが叔クロツりの転送で素
子外への排出が可能となる。尚、斜線で示（またＭ Ｐ
Ｄは光辿へいされた受介電子であり、オブデイカルブ
ラツククランプとして用いらｉする。- There is an overflow control on both sides of the drain OF'D to control the potential and safety when discharging the charge to the drain OF'D.
(J F' CG is installed from 7 to 7. It goes without saying that each λ diode is separated horizontally by a child stop (not shown).
The charge fL generated at t' P D is the barrier gate BG
-) is accumulated in the bodential well below the gate s'rottr>. ``The fixed time exposure is completed 2
Then the barrier gate 13G is closed. Store gate S
The charge under T ORW is transferred to the transfer gate T G
The data is read into the horizontal transfer CCD ()i, ccD) via n. The horizontal transfer CCD (H, CCD) is 2 here.
It is driven by a phase clock ψhψ2. horizontal transfer ccD
A clear gate CG and a clear drain CD are provided on the opposite side of the transfer gate (H, CCD). CCD) (1) Charges can be discharged all at once. As a result, the unstable charge (dark current charge or unnecessary charge generated due to the timing of driving the device) inside the confectionery can be discharged to the outside of the device by transferring the confectionery gradually. In addition, it is shown with diagonal lines (also M P
D is a passive electron that is optically traced and is used as an optical black clamp.
また、図では）第１・ダイオードＰＩ’）のみが露光可
ｈｒ′、とな−）でおり素子の他の部分は光辿へいさ几
−Ｃいる。Also, in the figure, only the first diode PI') can be exposed to light, and the other parts of the element are exposed to light.
以上述べた如き撮像素子と駆動装置を用い几は、従来問
題とがった欠点が根本的に、解決できる。By using the image pickup device and drive device as described above, the conventional problems and drawbacks can be fundamentally solved.
すなわち、第１の問題点であった垂直転送ＣＣＤの不要
電荷排出の問題は、香石′転送ＣＣＤと隣接するオーバ
ーフロート１／インとの間にクリアゲートを設け、その
ゲート下のポテンシャル障壁の高さを１９制御すること
に工って、不要電荷を一括して極（短時間に排出可能と
なり解決された。In other words, the first problem, the unnecessary charge discharge problem of the vertical transfer CCD, can be solved by providing a clear gate between the Koishi' transfer CCD and the adjacent overfloat 1/in, and removing the potential barrier under the gate. By controlling the height by 19 degrees, unnecessary charges can be discharged all at once (in a short period of time), which solves the problem.
第２の問題点であった、フォトダイオードの不費電荀ヲ
オーバーフローコントロールゲートを利用して一括排出
［７たため、信号電荷の読み出しに際し素子の不整、不
均一の影響を受けた虚については、フォトダイオードか
らの不要電荷排出が信号電荷読み出しと同一条件となる
ように、ともにトランスファーゲートを介して行うよう
にしたことで解決さｎた。The second problem was that the overflow control gate was used to discharge the unused power of the photodiode all at once [7]. This problem was solved by discharging unnecessary charges from the photodiode under the same conditions as signal charge readout, by performing both operations via a transfer gate.
更に第６の問題点であった、信号′重荷の＠Ｌ待時間の
転送による不完全転送の問題は、有効露光時間中その大
部分の時間をトランスファーゲート下のボテンシアル障
壁を下げ続け、絶えずフォトダイオードから垂直転送（
’ ＣＤに信号電荷が流ｎ込むようにしたことで解決官
ｎた。Furthermore, the sixth problem, the problem of incomplete transfer due to the transfer of the @L waiting time of the signal's burden, is that the potential barrier under the transfer gate continues to be lowered for most of the effective exposure time, and the photo is constantly lowered. Vertical transfer from diode (
'The problem was solved by allowing the signal charge to flow into the CD.
又、簡単ｆ１１Ｍ極構造により良好なシャッター機能を
得ら１２ることにより第４の問題点も解決さｎ次。In addition, the fourth problem is also solved by obtaining a good shutter function with a simple f11M pole structure.
以上の説明から明らかなように、本発明に係るインター
ライン転送ＣＣＤの駆動装置にょルば、フォトダイオー
ド及び垂直転送ＣＣＤがらの不要電荷の排出が極めて短
時間で実現でき、しかも素子製造プロセス上の不均一等
の影響も少いため消費電力の低減、歩留りの同士につな
がるのみならず、フォトダイオードから垂直転送ＣＣ、
Ｄへの信号電荷の転送も完全に行なわ几るため、良好な
電子シャッター機能を実現できるという効果がある。As is clear from the above description, the interline transfer CCD driving device according to the present invention can discharge unnecessary charges from the photodiode and the vertical transfer CCD in an extremely short time, and moreover, Since the influence of non-uniformity is small, it not only reduces power consumption and improves yield, but also allows vertical transfer from photodiode to CC,
Since the signal charge is completely transferred to D, it is possible to realize a good electronic shutter function.
第１ａ図、第１ｂ図及び第１ｃ図は、従来のインターラ
イン転送ＣＣＤの一例の要部を模式的に示す平面図、断
面図及びポテンシャル障壁模式図、Ｍ Ｚ ａ図、第２
ｂ図及びＷ、２ｃ図は別の従来例の要部を模式的に示す
平面図、断面図及びポテンシャル障壁模式図である。
第６ａ図及び第６ｂ図は、本発明に用いらむ、る素子の
１実施例の要部を模式的に示す平面説明図及び断面図、
第４図は、上記素子の駆動方法の一例を示すタイミング
チャート、第５ａ図〜ｔＡ５ｇ因は、第４図に示した動
作の主要時刻における各部に於ける電子に対するボテン
シアル障壁の状態を示す模式図である。
第６図は本発明を電子スチルカメラに適用した場合の要
部ブロック図、第７図は第６図の各所に於けるパルスの
タイミングを示すタイピングチャート図、第８図は本発
明をオートフォーカス用センザに適用した場合の説明図
である、
（１）・（６１）・・・受光部フォトダイオード、（２
）・（６２）・・・オーバーフロードレイン、（３２’
）・・・他のＸ子列単位のオーバーフロードレイン、（
３）・（３６）・・・組直転送部、（３−１）・・・垂
直転送ＣＣＤ、（３−２）・・・埋め込ミチャンネル、
（４） −（３４）・・・オーバーフローコントロール
’ｊ−）、（５）・（３５）・・・トランスファーゲー
ト、（６）嫌（３６）・（３７）・・・チャン坏ルスト
ップ、（３８）・・・クリアゲート、（９）・（６９）
・・・光遮へい膜。
代理人 弁理士 木 村 三 朗
牙１ａ図
矛ＩＣ図
矛２６図
才２６図
（ｔ ＝ ｔｏ ）
−４６９−1a, 1b, and 1c are a plan view, a cross-sectional view, a potential barrier schematic diagram, a MZ a diagram, and a second
Figures b, W, and 2c are a plan view, a sectional view, and a potential barrier schematic diagram schematically showing the main parts of another conventional example. FIGS. 6a and 6b are an explanatory plan view and a cross-sectional view schematically showing essential parts of an embodiment of an element used in the present invention,
FIG. 4 is a timing chart showing an example of a method for driving the above element, and FIGS. 5a to 5g are schematic diagrams showing states of potential barriers to electrons in each part at main times of the operation shown in FIG. It is. Fig. 6 is a block diagram of main parts when the present invention is applied to an electronic still camera, Fig. 7 is a typing chart showing pulse timing at various points in Fig. 6, and Fig. 8 is an autofocus diagram of the present invention. (1), (61)...light receiving part photodiode, (2
)・(62)...Overflow drain, (32'
)...Other X child column unit overflow drain, (
3)・(36)... Direct transfer unit, (3-1)... Vertical transfer CCD, (3-2)... Embedded mi-channel,
(4) - (34)... Overflow control 'j-), (5), (35)... Transfer gate, (6) Dislike (36), (37)... Changing stop, ( 38)...Clear gate, (9)・(69)
...Light shielding film. Agent Patent Attorney Mizo Kimura Roga 1a Zuyo IC Zuyo 26 Figure Sai 26 Figure (t = to) -469-
Claims (1)
ゲートを介してオーバーフロードレインを並設し、他の
片側にトランスファーゲートを介して垂直転送部を並設
した素子列単位をチャンネルストッパーを介して複数並
列配置したインターライン転送ＣＯＤに於いて、前記チ
ャンネルストッパーにクリアゲートを設けて該クリアゲ
ートに印加する電圧に工って電子に対するポテンシャル
障壁を制御可能とし、露光に先だって各素子列単位のト
ランスファーゲートに高電圧を印加して該トランスファ
ーゲートを介して受光部の不敬電荷を垂直転送部へ転送
した後、各素子列単位のクリアゲートに高電圧を印加し
て該クリアゲートを介して隣接する他の素子列単位のオ
ーバーフロードレインに排出せしめる如く制御すること
を特徴とするインターライン転送ＣＯＤの駆動装置二 （２、特許請求の範囲第１項に於いて、露光開始後、ク
リアゲートに高電圧を印加して垂直転送部の不要電荷を
該クリアゲートを介して隣接する他の素子列学位のオー
バーフロードレインにＩＪＰ出し、その後前記クリアゲ
ートに中間電圧を印加した後トランスファーゲートに高
電圧を印加して受光部の信号電荷を垂直転送部へ移送せ
しめる如く制御することを特徴とするインターライン転
送ＣＣＤの駆動装置。 （３）特許請求の範囲第２項に於いて、露光完了後信号
電荷を転送している期間は、オーツく一フローコントロ
ールゲートに予め定め７ｔ’［圧を印加して前記期間に
９光部に発生する電荷の一部を同−Ｘ 子列単位のオー
バーフロードレインに排出せしめる如く制御することを
特徴とするインターライン転送ｃｃｎの駆動装置。 （４）特許請求の範囲第３項に於いて、オーツ（−フロ
ーコントロールゲートに印加する電圧は、露光に先だっ
て受光部の不敬電荷を垂直転送部へ移送する時にトラン
スファーゲートに高電圧を印加【〜て得ら几る該トラン
スファーゲート下の電子に対するボテンシマル障壁より
前記オーバーフａ−コントロールゲート下の′電子に対
するポテンシャル障壁を冒（する様な電圧であることを
特徴とするインターライン転送ＣＣＤの駆動装置。[Scope of Claims] (1) An element row unit in which overflow drains are arranged in parallel via a nitrogen overflow control gate on one side of the receiver IB and vertical transfer sections are arranged in parallel via a transfer gate on the other side is defined as a channel. In an interline transfer COD in which a plurality of interline transfer CODs are arranged in parallel via a stopper, a clear gate is provided in the channel stopper, and the potential barrier to electrons can be controlled by modifying the voltage applied to the clear gate. After applying a high voltage to the transfer gate of each column to transfer the ungodly charges in the light receiving section to the vertical transfer section via the transfer gate, apply a high voltage to the clear gate of each element column to close the clear gate. A driving device for an interline transfer COD characterized in that the overflow drain is controlled to be discharged to the overflow drain of each adjacent element column through the A high voltage is applied to the gate to remove unnecessary charges in the vertical transfer section through the clear gate to the overflow drain of another adjacent element column, and then an intermediate voltage is applied to the clear gate, and a high voltage is applied to the transfer gate. A driving device for an interline transfer CCD characterized by applying voltage to control the signal charge in the light receiving section to be transferred to the vertical transfer section.(3) In claim 2, after the completion of exposure, During the period during which signal charges are being transferred, a predetermined 7t' pressure is applied to the automatic flow control gate, and a portion of the charges generated in the light section during the period is transferred to the overflow drain for each column. (4) In claim 3, the voltage applied to the flow control gate is applied to the light receiving section before exposure. When transferring the extraneous charge to the vertical transfer section, a high voltage is applied to the transfer gate. (A driving device for an interline transfer CCD, characterized in that the voltage is as follows.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150122A JPS5940779A (en) | 1982-08-31 | 1982-08-31 | Drive device of interline transfer ccd |
| US06/884,865 US4696021A (en) | 1982-06-03 | 1986-07-16 | Solid-state area imaging device having interline transfer CCD means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150122A JPS5940779A (en) | 1982-08-31 | 1982-08-31 | Drive device of interline transfer ccd |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5940779A true JPS5940779A (en) | 1984-03-06 |
| JPH0374554B2 JPH0374554B2 (en) | 1991-11-27 |
Family
ID=15489958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57150122A Granted JPS5940779A (en) | 1982-06-03 | 1982-08-31 | Drive device of interline transfer ccd |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940779A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60249480A (en) * | 1984-05-25 | 1985-12-10 | Olympus Optical Co Ltd | Solid-state image pickup device |
| JPS6225584A (en) * | 1985-07-26 | 1987-02-03 | Asahi Optical Co Ltd | Ccd image sensor for inter-line transfer system |
| EP0265271A2 (en) * | 1986-10-23 | 1988-04-27 | Sony Corporation | Electronic shutter for an electronic camera and method of utilizing a CCD image sensor as electronic shutter for such a camera |
| JPS63136780A (en) * | 1986-11-28 | 1988-06-08 | Fuji Electric Co Ltd | Ccd solid-state image pickup element |
| JPH0247978A (en) * | 1988-08-09 | 1990-02-16 | Minolta Camera Co Ltd | Electronic shutter controller |
| JPH02109476A (en) * | 1988-10-18 | 1990-04-23 | Minolta Camera Co Ltd | Drive method for electronic shutter |
| JPH03280792A (en) * | 1990-03-29 | 1991-12-11 | Sanyo Electric Co Ltd | Driving method for solid-state image pickup element |
-
1982
- 1982-08-31 JP JP57150122A patent/JPS5940779A/en active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60249480A (en) * | 1984-05-25 | 1985-12-10 | Olympus Optical Co Ltd | Solid-state image pickup device |
| JPS6225584A (en) * | 1985-07-26 | 1987-02-03 | Asahi Optical Co Ltd | Ccd image sensor for inter-line transfer system |
| EP0265271A2 (en) * | 1986-10-23 | 1988-04-27 | Sony Corporation | Electronic shutter for an electronic camera and method of utilizing a CCD image sensor as electronic shutter for such a camera |
| JPS63136780A (en) * | 1986-11-28 | 1988-06-08 | Fuji Electric Co Ltd | Ccd solid-state image pickup element |
| JPH0247978A (en) * | 1988-08-09 | 1990-02-16 | Minolta Camera Co Ltd | Electronic shutter controller |
| JPH02109476A (en) * | 1988-10-18 | 1990-04-23 | Minolta Camera Co Ltd | Drive method for electronic shutter |
| JPH03280792A (en) * | 1990-03-29 | 1991-12-11 | Sanyo Electric Co Ltd | Driving method for solid-state image pickup element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0374554B2 (en) | 1991-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3855466T2 (en) | Still video camera | |
| US4884142A (en) | Electronic camera having solid state image sensor with improved noise signal draining | |
| JP3988215B2 (en) | Imaging device | |
| CN101981918B (en) | Driving method for solid-state imaging apparatus, and imaging system | |
| US4696021A (en) | Solid-state area imaging device having interline transfer CCD means | |
| JPH07114472B2 (en) | Driving method for solid-state imaging device | |
| EP2031858A2 (en) | Imaging apparatus and method for driving solid-state imaging device | |
| EP0403939B1 (en) | Method of driving a solid state imaging device | |
| US6243135B1 (en) | Solid state imaging device having overflow drain region | |
| US6778215B1 (en) | Driving method of solid-state image pickup device and image pickup system | |
| DE68926990T2 (en) | Photometric device with a solid-state image sensor | |
| JPS5940779A (en) | Drive device of interline transfer ccd | |
| JPH0369282A (en) | Image pickup element driving device | |
| US5043818A (en) | Imaging period controllable solid-stage image pickup device comprising a drain shift register | |
| CN101621069B (en) | Solid-state imaging device and electronic apparatus | |
| US5140426A (en) | Image pickup device with mechanical shutter for preventing smear | |
| JPS6362480A (en) | Solid-state image pickup device | |
| JPS58212167A (en) | Interline transfer charge coupled element | |
| US4860326A (en) | Solid-state image pickup device | |
| JP2856182B2 (en) | Solid-state imaging device | |
| JPS5933979A (en) | Driving method of inter-line transfer ccd | |
| US4870494A (en) | Solid state image pickup device having a different signal charge transfer speeds for photographic operations and for preliminary photometric operations, and method of providing the same | |
| JPS60125082A (en) | Solid-state image pickup device | |
| US6509928B1 (en) | Image pickup apparatus with vertical transfer pulses substantially the same for two driving function modes | |
| JP2007226249A (en) | Imaging apparatus |