JPS5940743A - Communication system of process control system - Google Patents

Communication system of process control system

Info

Publication number
JPS5940743A
JPS5940743A JP57151000A JP15100082A JPS5940743A JP S5940743 A JPS5940743 A JP S5940743A JP 57151000 A JP57151000 A JP 57151000A JP 15100082 A JP15100082 A JP 15100082A JP S5940743 A JPS5940743 A JP S5940743A
Authority
JP
Japan
Prior art keywords
failure
controller
flag
response
slc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57151000A
Other languages
Japanese (ja)
Inventor
Shin Suzuki
伸 鈴木
Seiichi Shiba
柴 誠一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP57151000A priority Critical patent/JPS5940743A/en
Publication of JPS5940743A publication Critical patent/JPS5940743A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To reduce the communication occupying time of a link circuit and a time required for data collection from a controller, by transmitting a read command to the controller corresponding to a flag representing no failure. CONSTITUTION:An address is discriminated ''whether it is the own address'' by a receiving address RAD, ''the receiving of the READ command'' is discriminated to perform ''the transmission of READ response'' and ''the transmission of RESET'' response is attained by ''the reception of RESET command''. If a failure exists, no ''transmission of READ response'' is attained, and if it is a substantial failure, no ''RESET response transmission'' is attained. Thus, the presence of failure of controllers SLC#1-#4 is discriminated at high-order devices LOS, CIS1, CIS2, and the read command is transmitted only to a controller recognized that it is not in failure, then the occupying time of the link circuit LK is decreased and the collecting time from the controllers SLC#1-#4 is decreased.

Description

【発明の詳細な説明】 本発明は、複数のコントローラと複数の上位装置どから
ガるプロセス制御システムにおいて、各コントローラと
各上位装置との間の通信へ適用される通信方式に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a communication method applied to communication between each controller and each host device in a process control system including a plurality of controllers and a plurality of host devices.

カカるプロセス制御システムにおいては、各コントロー
ラから設定値、プロセス値、出力値、動作モード、警報
g号等のデータを上位装置が頻禁に受取ったうえメモリ
へ格納する必要を生じており、従来は、各上位装置が各
個に独立して必要とするコントローラへリードコマンド
を送信する方式、または、各コントローラに対して順次
にリードコマンドを送信し、各コントローラを走査する
方式等が一般に採用されている。
In a dynamic process control system, it is necessary for the host device to frequently receive data such as set values, process values, output values, operating modes, alarm g, etc. from each controller and store it in memory, which is difficult to do in the past. Generally, a method is adopted in which each host device independently sends a read command to the required controller, or a method in which read commands are sequentially sent to each controller and each controller is scanned. There is.

しかし、前者においては、各上位装置が各個に独立して
リードコマンドの送信を行なうため、各コントローラと
各上位装置とを接続するリンク回路の占有時間が大とな
る欠点を生じており、後者においては、コントローラノ
諷らのリードレスポンスが得られない場合、リードコマ
ンドを数回反復するものとなっているため、全コントロ
ーラの走査所要時間が大となる欠点を生じている。
However, in the former case, each host device transmits read commands independently, resulting in a disadvantage that the link circuit that connects each controller and each host device takes up a lot of time. Since the read command is repeated several times when a read response from the controller cannot be obtained, it has the disadvantage that the time required to scan all the controllers is long.

本発明は、従来のかかる欠点を根本的に解決する目的を
有し、上位装置のメモリへ各コントローラと対応する7
ラグエリヤを設け、各コントローラの故障有無を示すフ
ラグを格納し、主導権を有する上位装置からのリードコ
マンドに応する各コントローラからのリードレスポンス
があったとき、フラグを故障無しを示すものへ更新し、
故障無しを示すフラグと対応するコントローラに対しリ
ードコマンドの送信を行なうものとした極めて効果的な
、プロセス制御システムの通信方式を提供するものであ
る。
The present invention has the purpose of fundamentally solving such drawbacks of the conventional art, and has the purpose of fundamentally solving the above-mentioned drawbacks of the conventional art.
A lag area is provided to store a flag indicating whether there is a failure in each controller, and when there is a read response from each controller in response to a read command from a higher-level device that has initiative, the flag is updated to indicate that there is no failure. ,
The present invention provides an extremely effective communication method for a process control system in which a read command is sent to a controller corresponding to a flag indicating no failure.

以下、実施例を示す図によって本発明の詳細な説明する
Hereinafter, the present invention will be explained in detail with reference to figures showing examples.

第1図は構成を示すブロック図であり、プロセスに対す
る制御を行なうコントローラSLC≠1〜sLc+4が
設けであると共に、上位装置として、キーボードおよび
ブラウン管またプリンタ等の表示部を有する操作装置L
O8、ならびに、図上省略した他装置との間において伝
送路Ll、L2を介してデータの送信および受信を行な
う通信製[Cl5t。
FIG. 1 is a block diagram showing the configuration, and includes controllers SLC≠1 to sLc+4 that control the process, and as a host device, an operating device L having a keyboard and a display unit such as a cathode ray tube or a printer.
A communication device [Cl5t] that transmits and receives data via transmission lines L1 and L2 between O8 and other devices not shown in the figure.

Cl52が設けてあり、これらの間は、リンク回路LK
により接続されている。
Cl52 is provided, and a link circuit LK is provided between them.
connected by.

ただし、各上位装置LO8、Cl5I 、 Cl52は
、各々がマイクロプロセンサ等のプロセッサと固定メモ
リおよび可変メモリとを有しており、固定メモリへ格納
された命令をプロセッサが実行し、可変メモリに対する
データのアクセスを行なうものとなっている。
However, each of the host devices LO8, Cl5I, and Cl52 has a processor such as a micro processor, a fixed memory, and a variable memory, and the processor executes instructions stored in the fixed memory, and data stored in the variable memory. It is intended to be accessed.

なお、コントローラSLC”1〜SLC”4も同様の構
成となっており、固定メモリの命令に基づきプロセッサ
〃碓1]御動作を実行するものとなっている。
Note that the controllers SLC"1 to SLC"4 have a similar configuration, and execute operations under the control of the processor [Usu 1] based on instructions in the fixed memory.

第2図は、各上位装置LO8、Cl5L 、 Cl5z
における可変メモリの内容を示し、コントローラSLC
”1〜8 I、C” 4から受取ったデータを格納する
データエリヤn’i’g、各コントローラSLC弁1〜
SLCを4 と対応するフラグエリヤFGE 、フラグ
エリヤFGEのフラグを一時的に格納するテンポラリエ
リヤTPE 、およびタイマーとして用いるタイマーエ
リヤTMEが設けて゛ある。
Figure 2 shows each host device LO8, Cl5L, Cl5z.
shows the contents of the variable memory in the controller SLC
"1-8 I, C" Data area n'i'g for storing data received from 4, each controller SLC valve 1-
A flag area FGE corresponding to SLC 4, a temporary area TPE for temporarily storing the flag of the flag area FGE, and a timer area TME used as a timer are provided.

嬉3図は、各上位装置LO8、Cl5I 、 Cl52
中の主導権を有するもの(以下、マスク)から送信され
る信号のフレーム構成および、マスク以外の上位装置か
ら送信される信号のフレーム構成と、各コントローラS
LC”1〜SLC”’4から送信される信号のフレーム
構成とを示し、(A)は、マスクから曲の上位装置に対
して送信するペースコマンド、(B)は、マスクから各
コントローラSLC+1〜SLC+4に対して送信する
リードコマンド、(C)は、リードコマンドに応じて各
コントローラSLC”l〜St、C+4から各上位装置
に対して送信されるリードレスポンス、(向tri 、
マスクかう各コントローラSLC”1〜8LC”4に対
して送(gするりセントコマンド、(匂は、す・セット
コマンドに応じて各コントローラSLC”1〜SLC”
4から各上位装置に対して送信するリセットレスポンス
、(F)は、マスクから他の上位装置に対して主導俸の
要否を間合せるために送信するマスタシップチェック、
(G)は、マスク以外の上位装置が主導+GiK:要求
するときマスタシップチェックに応じてマスクに対して
送信するマスタシップリクエストであり、各々は、オー
プンフラグOFF 。
Figure 3 shows each host device LO8, Cl5I, Cl52.
The frame structure of the signal transmitted from the one having the initiative (hereinafter referred to as the mask), the frame structure of the signal transmitted from the higher-level device other than the mask, and each controller S
The frame structure of the signals transmitted from LC"1 to SLC"'4 is shown, (A) is the pace command transmitted from the mask to the upper device of the song, and (B) is the frame structure of the signal transmitted from the mask to each controller SLC+1 to A read command sent to SLC+4, (C) is a read response sent from each controller SLC"l to St, C+4 to each higher-level device in response to a read command.
The mask is sent to each controller SLC "1 to 8 LC" 4 according to the send command and the set command to each controller SLC "1 to SLC".
(F) is a mastership check that is sent from the mask to other higher-level devices to determine whether or not leadership is required;
(G) is a mastership request that is sent to the mask in response to a mastership check when a higher-level device other than the mask takes the initiative +GiK: request, and each of them has an open flag set to OFF.

受信先を示す受信アドレスRAD 、送信元を示す送信
アドレスSAD、パリティピット等のチェックシーケン
スFC81、F’C82、およびクローズフラグCI、
F等によυ構成されている。
A reception address RAD indicating a reception destination, a transmission address SAD indicating a transmission source, check sequences FC81, F'C82 such as parity pits, and a close flag CI,
It is composed of υ by F etc.

ただし、ペースコマンド(A)には、各−上位装置のタ
イマーを同期させるだめのベース制御信号PACが設け
られ、リードコマンド(B)には、データの送信を指令
するためのリード指定信号RnAが設けられ、リードレ
スポンス(C)には、リードコマンド(B)に対する応
答であることを示すリード応答信号RDRおよび、デー
タ信号DATが設けてあ、乙。
However, the pace command (A) is provided with a base control signal PAC for synchronizing the timers of each host device, and the read command (B) is provided with a read designation signal RnA for commanding data transmission. The read response (C) is provided with a read response signal RDR indicating that it is a response to the read command (B) and a data signal DAT.

また、リセットコマンド(D)には、コントローラSL
C”l〜S LC”4に対し初期状態の設定を指令する
ためのリセット制御信号R8Cが設けられ、リセットレ
スポンス(匂には、リセットコマンドに対する応答であ
ることを示すリセット応答信号R8Rが設けられ、マス
タシップチェック(F)には、マスタシップ間合せ信号
MSIが設けられ、マスタシップリクエスト@)にVL
l 自己がマスタどなることを要求するマスタシップ要
求信号MS Rが設けである。
In addition, the reset command (D) includes the controller SL.
A reset control signal R8C is provided for instructing C"l~SLC"4 to set the initial state, and a reset response signal R8R is provided for the reset response (indicating that it is a response to a reset command). , mastership check (F) is provided with mastership timing signal MSI, and mastership request @) is provided with VL.
A mastership request signal MSR is provided to request that the master become the master.

嬉4図は、」二位装置T、、O8、(JSl 、 Cl
52の動作を示す総合的なフローチャートであり、1イ
ニシヤル処理1により可変メモリにおけるデータエリヤ
r)TE 、フラグエリヤF’GE 、テンポラリエリ
ヤTPEおよびタイマーエリヤThTEのクリヤ等を行
ない、初期状態を設定し、自己が6マスクか″を判断の
うえ、これのYESに応じて6マスタ処理パへ移行する
一方、これがNoであれば、11にに”マスタ有か”を
判断し、ξれがNOであれば自己が難マスタになる”反
面、これのYESによっては、6主処理パにより、必要
とする信号の受信および、データエリヤDTEに対する
データの格納、ならびにフラグエリヤFGEのフラグ更
新等を行なう。
Happy 4th figure is "Second place device T,, O8, (JSl, Cl
52 is a comprehensive flowchart showing the operation of step 52, in which the data area (r)TE, flag area (F'GE), temporary area (TPE), and timer area (ThTE) in the variable memory are cleared by initial processing 1, and the initial state is set; After determining whether the self is a 6-mask, if YES, it moves to the 6-master process, while if it is No, it determines whether there is a master in 11, and if ξ is NO, then On the other hand, if YES is selected, the six main processors receive the necessary signals, store data in the data area DTE, and update the flag in the flag area FGE.

細を示すフローチャートであり、タイマーの設定時間″
Tf経過か°のYESに応じ、1タイマーリセツト”を
行ない再度タイマーにスタートを行なわせてから、フラ
グエリヤFGEの°°フラグを゛′テンポラリエリヤ”
TPEへ格納IT L、@フラグエリヤ十1°°により
フラグエリヤFGEのフラグへ各々1を加算したうえ、
” PACEコマンド送信′”を行ない、他の上位装置
におけるタイマーのリセットと再スタートとを行なわせ
る。
This is a flowchart showing the details, and the timer setting time.
In response to YES in Tf elapsed, perform a 1-timer reset and start the timer again, then set the °° flag in the flag area FGE to the ``temporary area''.
Store in TPE IT L, add 1 to each flag in flag area FGE by @flag area 11°°,
``PACE command transmission'' is performed to cause timers in other higher-level devices to be reset and restarted.

ついで、SLC” = 1”により、コントローラSL
C”lを選定し、仁れに応するテンポラリエリヤ” T
PEのフラグが2か”を判断のうえ、これがYESであ
れば、2のフラグが重故障を示すため、°°≠=≠+1
′によりつぎのコントローラSLC+2を選定し、コン
トローラSLC”4が選定され、″す=5′”となるま
で、同様の動作を反復する。
Then, due to SLC" = 1", controller SL
Select C"l and create a temporary area that responds to your needs" T
After determining whether the PE flag is 2, if it is YES, a flag of 2 indicates a serious failure, so °°≠=≠+1
' selects the next controller SLC+2, and repeats the same operation until controller SLC "4" is selected and "S=5".

一方、テンポラリエリヤ″TPEのフラグが2か′”が
NOであれば、フラグが、良を示すOまたは軽故障を示
す1であるため、” READコマンド送信″を行ない
、これに対する6レスポンス有”のN。
On the other hand, if the flag of the temporary area ``TPE is 2'' is NO, the flag is 0 indicating good or 1 indicating a minor failure, so a ``READ command transmission'' is performed and there is a 6 response in response.'' N.

−cは″+=誉+1”へ移行する反面、これのYESに
応じては、リードレスポンス中の゛データをト。
-c shifts to ``+=Homare+1'', but if this is YES, the ``data'' in the read response is read.

データエリヤ” DTEへ格納°°シてから、該当fる
コントローラが良であ5乙ため、フラグエリヤFGHの
1該当フラグをOにする′”。
After storing it in the data area "DTE," the corresponding controller is determined to be good, so the corresponding flag in the flag area FGH is set to O.

′!!:た、定1υ(的励作またtj必要に応じで軽故
障・または重故障のコン−トローラ” SLCをリセッ
トするか”を判断し、これのYESに応じて’ RES
hiTコ嗜マント送侶°°を行ない、”レスポンス有”
)YESテは、該当するコントローラSLCが良の状態
へ復帰しfcため、7ングエリヤドGEの″該当フック
を0にする”。
′! ! : Excite constant 1υ(tj) If necessary, determine whether to reset the controller SLC due to a minor or major failure.
hiTko's cloak delivery °° "Response available"
) If YES, the corresponding controller SLC returns to a good state and fc, so "the corresponding hook of the seventh ring Eliad GE is set to 0".

つぎに、” MASTERSHI P :I マフ )
” 送信” ヲ行fzい、こhに対する他の上位装置か
らの6レスポンスイ〕°°を判断し、これのYESに応
じて主専権を放菓しごマスクでなくなる′”。
Next, “MASTERSHIP:I muff)
In response to the ``send'' line, it determines whether there is a response from another host device, and if it is YES, it will no longer be a mask.

M6図は、マスク以外の上イ8″L装ft、における受
信動作を示すフローチャー1・であり、割込処理により
骨化およびこれに応する動作が行なわれる。
FIG. M6 is a flowchart 1 showing the receiving operation in the upper A8''L device other than the mask, in which ossification and corresponding operations are performed by interrupt processing.

すなわち、” PACEコマンド受信゛のYESに応じ
、′タイマーリセット″がなされ、これによってタイマ
ーの再スタートが行なわれたうえ、1フラグエリヤ+1
″″により、フラグエリヤFGEの各フラグに1が加算
される。
In other words, in response to YES in "PACE command received," a ``timer reset'' is performed, and the timer is restarted, and 1 flag area + 1
By ``'', 1 is added to each flag in the flag area FGE.

また、″READレスポンス受信“″のYESによって
は、”データをデータエリヤへ格納°°が行なわれてか
ら、フラグエリヤFGEのREAI)レスポンスを送信
したコントローラと対応するフラグがご該当フラグを0
にする°°により良を示す0ヘセツトされる。
Also, depending on YES in "READ response reception", after the data is stored in the data area, the flag corresponding to the controller that sent the REAI) response in the flag area FGE will be set to 0.
It is set to 0, indicating good, depending on the temperature.

なお、″RESETレスポンス受信°′のYESによっ
ても、°゛該癌7ラグを0にする”が行なわれる。
It should be noted that, even if the response to ``Receive RESET response'' is YES, ``setting the cancer 7 lag to 0'' is performed.

このほか、MASTER5HIPチエツク受信″のYE
Sによっては、自己が”マスクになるか”′の判1町を
行ない、これがYESであれば、“MASTER5HI
Pリクエスト送信″を行なったうえ、自己が主導権を得
て6マスタになる″。
In addition, MASTER 5 HIP check reception" YE
Depending on S, you will be asked if you will become a mask, and if the answer is YES, you will be asked to
After sending a P request, it gains initiative and becomes the 6 master.

したがって、マスクの交替が円滑に行なわれ、操作装置
LO8は、係員の操作に応する動作を開始する一方、通
信製ft17.Cl5I # Cl52は、他の機器と
のデータ送受信を開始するものとなる。
Therefore, the change of masks is carried out smoothly, and the operation device LO8 starts the operation corresponding to the operation by the staff member, while the communication ft17. Cl5I # Cl52 starts data transmission/reception with other devices.

また、各主装置LO8、Cl51. Cl52の7ラグ
エリヤFGEは、第5図および第6図の動作を反復する
ことにより、フラグの内容が一致し、これによって各コ
ントローラSLC”1〜SLC”4の故障有無が示され
るものと々す、この場合は、良および軽故障のコントロ
ーラに対してのみリードコマンドの送信が行なわれるも
のとなるため、す/り回路LKの占有時間が減少すると
共に、各コントロー 78LC”1〜8LC”4からの
データ集収に要する時間が減少する。
In addition, each main device LO8, Cl51. By repeating the operations shown in FIGS. 5 and 6, the contents of the flags in the 7-lag area FGE of Cl52 will match, and this will indicate the presence or absence of a failure in each of the controllers SLC"1 to SLC"4. In this case, the read command will be sent only to the good and slightly faulty controllers, so the time occupied by the drop/slip circuit LK will be reduced, and the read command will be sent from each controller 78LC"1 to 8LC"4. The time required to collect data is reduced.

次表は、フラグエリヤFGEのフラグが更新される状況
の一例を示すものであり、(1)〜(8)がステップの
推移を示し、※がマスタとなっていることを示している
と共に、名ステップがタイマーの設定時間Tfに応じて
推移することを示している。
The following table shows an example of the situation in which the flag of the flag area FGE is updated, where (1) to (8) indicate the step transition, * indicates that it is the master, and the name It shows that the steps change according to the set time Tf of the timer.

すなわち、ステップ(1)において、操作装置LO8が
スタートシ、通信装置Cl81がマスクとなっていると
共に、通信装置Cl52が動作中であるとじ−たうえ、
コントローラSLC”lが軽故障、コントローラSLC
す2.′4が良、コントローラ8LCす3が重故障であ
るとすれば、通信製f&cI8t 、 Cl52のフラ
グが1.0.2.0となる一方、操作装置LO8のフラ
グは、イニシャル処理により0.0,0゜0となる。
That is, in step (1), the operating device LO8 is the start device, the communication device Cl81 is the mask, and the communication device Cl52 is in operation.
Controller SLC”l has a minor failure, controller SLC
2. If '4 is good and controller 8LC3 is seriously malfunctioning, the flags of Tsushin f&cI8t and Cl52 will be 1.0.2.0, while the flag of operating device LO8 will be 0.0 due to initial processing. ,0°0.

ついで、ペースコマンドが通信装置Cl5Iから送信さ
れ、ステップ(2)へ移ると、各7ラグエリヤFGEの
フラグに対して1が加算され、このつぎに、通信装置c
Is1からステップ(1)のフラグに応じ、コントロー
ラSLC”l 、 ”2 、 ”4に対してリードコマ
ンドを送信し、これに応じてコントローラSLC$2 
、44からのみリードレスポンスを得たとすれば、これ
らと対応するフラグが0となるため、ステップ(3)の
状態となる。
Next, a pace command is transmitted from the communication device Cl5I, and when the process moves to step (2), 1 is added to the flags of each of the 7 lag areas FGE, and next, the communication device c
According to the flag in step (1) from Is1, read commands are sent to controllers SLC"l, "2,"4, and in response to this, controller SLC$2
, 44, the flags corresponding to these will be 0, resulting in the state of step (3).

なお、フラグの値は2を最大として加算が行なわれる。Note that the flag value is added up to a maximum of 2.

まl(、ステップ(4)において操作装[I、O8がマ
スクとなり、コントローラSLC+1に対してリセット
コマンドを送信し、リセットレスポンスを得たとすれば
、コントロー? SLC”1と対応するフラグが0とな
る。
If, in step (4), the operating device [I, O8 becomes a mask, sends a reset command to controller SLC+1, and receives a reset response, the flag corresponding to controller SLC"1 becomes 0. Become.

つぎに、ステップ(5)において通信装置(JS2がマ
スタとな9、ペースコマンドを送信すJLば、各フラグ
に対して再び1が加算されるため、各7ラグが1.1.
2.1となって各上位装竹LO8。
Next, in step (5), if the communication device (JS2 is the master) and the JL transmits the pace command, 1 is added to each flag again, so each 7 lag is 1.1.
It became 2.1 and each top Sochiku LO8.

Cl5I 、 Cl52のフラグが一致する。The flags of Cl5I and Cl52 match.

ついで、ステップ(5)のフラグに基づき、通信装置道
Cl52からコントローラSLC+1 、≠2.≠3に
対してリード:1マントが送信され、コントローラSL
C”l 、 ”2 からのみリードレスポンスがHられ
たものとすれば、これと対応するフラグが0となるため
、ステップ(6)の状態となる。
Then, based on the flag in step (5), the controller SLC+1, ≠2. Read for ≠3: 1 cloak is sent, controller SL
If it is assumed that a read response is received only from C"l and "2", the corresponding flag becomes 0, and the state of step (6) is reached.

また、ステップ(7)において通信装置Cl5lが再び
マスクとなシ、ペースコマンドを送信すると、名フラグ
へ1が加算され、フラグは1,1,2゜2となり、コン
トローラSLC+4も重故障となったことが示される。
Furthermore, in step (7), when the communication device Cl5l sends the mask and pace command again, 1 is added to the name flag, the flag becomes 1, 1, 2°2, and the controller SLC+4 also becomes seriously malfunctioning. It is shown that

つぎに、ステップ(6)のフラグに応じ、通信装置Cl
51からコントローラSLCΦ1.≠2.+4に対しリ
ードコマンドが送信され、コントローラSLC◆1゜≠
2からのみリードレスポンスを得たとすれば、これに応
するフラグが0となるため、ステップ(8)の状態とな
る。
Next, according to the flag in step (6), the communication device Cl
51 to the controller SLCΦ1. ≠2. A read command is sent to +4, and controller SLC◆1゜≠
If a read response is obtained only from No. 2, the corresponding flag becomes 0, resulting in the state of step (8).

したがって、リードレスポンスが1回なければフラグが
1となり、軽故障が示されると共に、リードレスポンス
が2回なければフラグが2となり、重故障が示されるた
め、コントローラSLC”l〜SLC”4の状態に即応
してリードコマンドの送信を行なうことができる。
Therefore, if there is no read response once, the flag becomes 1, indicating a minor failure, and if there is no read response twice, the flag becomes 2, indicating a major failure, so the status of controllers SLC"l to SLC"4 A read command can be sent in immediate response.

ただし、軽故障は回榎の可能性があるため、これに対し
てもリードコマンドを送(Nするものとし、2ラグを良
、軽故障、重故障の3独としたが、フラグを0および1
とし、良と故障とにのみ分類することもできる。
However, since there is a possibility of recovery for minor failures, a read command was sent (N) for this as well, and 2 lags were defined as good, minor failures, and major failures, but flags were set to 0 and 1
It is also possible to classify only into good and failed.

第7図はコントローラSLC+1〜SLC”4の受信動
作を示すフローチャートであり、第6図と同様に割込処
理によって受信およびこれに応する動作が行なわれる。
FIG. 7 is a flowchart showing the reception operation of the controllers SLC+1 to SLC"4. Similar to FIG. 6, reception and corresponding operations are performed by interrupt processing.

すなわち、信号を受信し、第3図の受信アドレスRAD
により゛自己のアドレスか′″を判断のうえ、これがY
ESであれば、” READコマンド受信°°を判断し
、これのYESに応じて°’ READ l/スボンス
送バ′を行ない、” RBSETコマンド受信”′のY
ESによっては、RES ETレスポンス送信″を行な
う。
That is, the signal is received and the reception address RAD in FIG.
After determining ``is it your own address'', check if this is Y.
If it is ES, determine whether the ``READ command has been received'', and depending on YES, perform the ``READ l/sponse sender'', and return the ``Y'' of ``RBSET command received''.
Depending on the ES, "RESET response transmission" is performed.

ただし、故障であれば、” READレスポンス送(、
T ”が行なわれず、本質的な故障であれば、″′RE
SETレスポンス送信″が行なわれない。
However, if there is a failure, "READ response transmission (,
If ``T'' is not performed and there is an essential failure, ``'RE
"SET response transmission" is not performed.

したがって、上位装置LO8、Cl51. Cl52 
においてをづ、コントローラSLC”1〜SL(!”4
の故障有無を判別することが可能となり、良と認められ
るコントローラに対してのみリードコマンドの送信を行
なうものとなるため、リンク回路LKの通信占有時間が
減少すると共に、コントローラSLC町〜SLC”4か
らのデータ年収時間が短縮される。
Therefore, the host devices LO8, Cl51. Cl52
Now, the controller SLC"1~SL(!"4
It becomes possible to determine whether or not there is a failure in the controller, and the read command is sent only to controllers that are recognized as being good. This reduces the communication occupation time of the link circuit LK, and the controller Data from annual income time will be shortened.

ただし、上位装置dの種類および台数ならびにコ〉′ト
ローラの台数は、状況に応じて任意に定められると共に
、M5図乃至第7図は、条件にしたがってステップを入
替え、あるいは、不要のステップを省略してもよく、フ
ラグの情報を0 、1 、2”のほかに定めても同様で
ある等、本発明は種々の変形が自在である。
However, the type and number of host devices d and the number of controllers can be determined arbitrarily depending on the situation, and in Figures M5 to 7, steps may be replaced or unnecessary steps may be omitted according to the conditions. The present invention can be modified in various ways, such as setting the flag information to values other than 0, 1, and 2''.

以上の説明により明らかなとおり本発明によれば、リン
ク回路の通信占有時間およびコントローラからのデータ
年収所要時間が短縮されるため、各種用途のプロセス制
御システムにおいて顕著な効果が得られる。
As is clear from the above description, according to the present invention, the communication occupation time of the link circuit and the time required for annual data processing from the controller are shortened, so that remarkable effects can be obtained in process control systems for various uses.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の実施例を示し、第1図は構成を示すブロッ
ク図、給2図は各上位装置における可変メモリの内容を
示す図、第31は使用される信号のフレーム植成を示す
図、第4図は上位装置の動作を示す総合的なフローチャ
ート、M5図は6マスタ処理”の詳細を示すフローチャ
ート、第6図(−1−マスク以外の上位装置における受
信動作を示すフローチャート、VJ7図はコントローラ
の受信動作を示す図である。 LO9−−、、ノ・λう作装置fml’: (−1−位
g(5f)、Cl51゜Cl52・・・・通信装置17
(上61装置)、SLCす1〜SI、C+4・・・・コ
刈弓1−ジ、F’GE・・1フラグエリヤ、l 特許用り、@y’、  ’ +I+武ハネウェル株式会
t1:代理人 山川政樹(はが1名) 第6r 諮7図
The figures show an embodiment of the present invention, with FIG. 1 being a block diagram showing the configuration, FIG. 2 being a diagram showing the contents of variable memory in each host device, and FIG. , FIG. 4 is a general flowchart showing the operation of the host device, FIG. M5 is a flowchart showing details of 6 master processing, FIG. is a diagram showing the receiving operation of the controller. LO9--,, λ deception device fml': (-1-position g(5f), Cl51°Cl52...Communication device 17
(Upper 61 device), SLC 1 ~ SI, C+4... Kokariyumi 1-ji, F'GE... 1 flag area, l For patent use, @y', ' + I + Take Honeywell Co., Ltd. t1: Agent Person Masaki Yamakawa (1 person) 6th R Consultation Figure 7

Claims (2)

【特許請求の範囲】[Claims] (1)プロセッサを有しプロセスに対する制御を行なう
複数のコントローラと、プロセッサおよびメモリを有し
前記各コントローラからのデータを受取。 る複数の上位装置とからなるプロセス制御システムにお
いて、前記メモリへ前記各コントローラと対応するフラ
グエリヤを設け、前記各コントローラの故障有無を示す
フラグを格納し、主導権を有する上位装置からのリード
コマンドに応する前記各コントローラからのリードレス
ポンスがあったとき前記各上位装置において前記フラグ
を故障無しを示すものへ更新し、故障無しを示すフラグ
と対応する前記コントローラに対し前記主導権を有する
上位装置からリードコマンドの送信を行なうことを特徴
とするプロセス制御システムの通信方式。
(1) A plurality of controllers each having a processor and controlling processes, and each controller having a processor and memory and receiving data from each of the controllers. In a process control system consisting of a plurality of higher-level devices, the memory is provided with a flag area corresponding to each of the controllers, and a flag indicating whether or not each controller has a failure is stored. When there is a read response from the corresponding controller, each of the higher-level devices updates the flag to indicate no failure, and updates the flag indicating no failure from the higher-level device having initiative to the controller corresponding to the flag indicating no failure. A communication method for a process control system characterized by sending read commands.
(2)故障有無を示すフラグを良、軽故障および重故障
の3sとし、リードコマンドに対するリードレスポンス
の無い回数に応じ順次軽故障および重故障として前記フ
ラグの更新を行なうことを特徴とする特許請求の範囲第
1項記載のプロセス制御システムの通信方式。
(2) A patent claim characterized in that a flag indicating the presence or absence of a failure is set to 3 seconds of good, minor failure, and major failure, and the flag is updated as a minor failure or a major failure in accordance with the number of times there is no read response to a read command. A communication method for the process control system according to item 1.
JP57151000A 1982-08-31 1982-08-31 Communication system of process control system Pending JPS5940743A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57151000A JPS5940743A (en) 1982-08-31 1982-08-31 Communication system of process control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57151000A JPS5940743A (en) 1982-08-31 1982-08-31 Communication system of process control system

Publications (1)

Publication Number Publication Date
JPS5940743A true JPS5940743A (en) 1984-03-06

Family

ID=15509089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57151000A Pending JPS5940743A (en) 1982-08-31 1982-08-31 Communication system of process control system

Country Status (1)

Country Link
JP (1) JPS5940743A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5336113A (en) * 1976-09-16 1978-04-04 Fujitsu Ltd Polling control system
JPS54155702A (en) * 1978-05-30 1979-12-08 Toshiba Corp Data transmission system
JPS5715548A (en) * 1980-07-02 1982-01-26 Fujitsu Ltd Polling monitor system
JPS57133740A (en) * 1981-02-12 1982-08-18 Mitsubishi Electric Corp Control method for transmission system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5336113A (en) * 1976-09-16 1978-04-04 Fujitsu Ltd Polling control system
JPS54155702A (en) * 1978-05-30 1979-12-08 Toshiba Corp Data transmission system
JPS5715548A (en) * 1980-07-02 1982-01-26 Fujitsu Ltd Polling monitor system
JPS57133740A (en) * 1981-02-12 1982-08-18 Mitsubishi Electric Corp Control method for transmission system

Similar Documents

Publication Publication Date Title
JPH0145658B2 (en)
JPH07212371A (en) Common control redundancy system changeover method
US5590117A (en) Node information collecting method in a ring system
JPS5940743A (en) Communication system of process control system
JPH10301799A (en) System for applying test program
JPS59190763A (en) Data transfer system
JP2595833B2 (en) Remote maintenance device
JP2002116963A (en) Method for constituting computer network, controller and storage medium
JPH0159780B2 (en)
JPS587956A (en) Data transmitting system
JPH045301B2 (en)
JPH09160803A (en) Method for communicating self-diagnostic information
JP2696254B2 (en) Network communication status management method
JPS6196849A (en) Transmission system control system
JPS59158434A (en) Communication terminal device for forming document
JPH0142198B2 (en)
JPH05268332A (en) Remote file updating system
JPH0388446A (en) Polling system
JPS5943638A (en) Monitor controller
JPH03141743A (en) Influence data developing method
JPH02282835A (en) Maintenance diagnostic device for information processor
JPS6149225A (en) Operation of information processing system
JPH088901A (en) Inter-equipment control system
JPS63208122A (en) Console control system
JPS58218258A (en) Transmission controlling device