JPS5939031A - フオスフオシリケ−トガラスをリフロ−するための方法 - Google Patents

フオスフオシリケ−トガラスをリフロ−するための方法

Info

Publication number
JPS5939031A
JPS5939031A JP58123578A JP12357883A JPS5939031A JP S5939031 A JPS5939031 A JP S5939031A JP 58123578 A JP58123578 A JP 58123578A JP 12357883 A JP12357883 A JP 12357883A JP S5939031 A JPS5939031 A JP S5939031A
Authority
JP
Japan
Prior art keywords
glass layer
heating
semiconductor wafer
blackbody source
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58123578A
Other languages
English (en)
Other versions
JPH0263293B2 (ja
Inventor
ダニエル・フランシス・ダウニ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Varian Medical Systems Inc
Original Assignee
Varian Associates Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Varian Associates Inc filed Critical Varian Associates Inc
Publication of JPS5939031A publication Critical patent/JPS5939031A/ja
Publication of JPH0263293B2 publication Critical patent/JPH0263293B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Glass Compositions (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の背景〕 本発明は、半導体素子の製作に関し、より詳細には、被
覆されるべき表面積の全体に一様な被覆及びテーノや拳
ステップカパレーゾをもたらすための半導体素子のガラ
ス絶縁層のりフローに関するものである。
半導体素子の製作においては、材料の多重層が半導体ウ
ェハ(代表的には、シリコン)の表面に適用される。そ
の層には、拡散、イオン注入、及び気相成長などの種々
のプロセスを適用することができる。層の各々は、1又
はそれ以上の特別の機能を有している。半導体素子がど
んどん複雑になり小型化するにつれて、これらの素子を
製作するに用いるプロセスは、よシ特殊化し、より重大
なものになってきた。
フォスフオシリケードガラス(phosphoslll
categlass ) (リンの所要量をドーグした
2酸化シリコン)が、半導体素子内の導電エレメント間
の絶縁層として広範に使用されてきた。フォスフオシリ
ケードガラス(PSG)は、そのアルカリイオン吸収能
力のために表面安定層として好都合である。
構造の多重層性によシ基板のトポグラフィが非常に複雑
な大規模集積回路において、その表面トポグラフィを修
正するのにもPSG層が利用される。
気相成長PSGは、素子の表面積全体にかなり非一様で
あり、貧弱なステツゾカノぐレージt−呈する。
それゆえ、PSG層は、塑性流動を生じ一様厚及びチー
・やステップカバレージをもたらすように、軟化点まで
加熱された。層の絶縁特性を保持するために一様被覆が
必要とされる。一方、下層素子層のステップにおける絶
縁破壊を防止するために、チー・やステラフ0力・々レ
ーザを必要とする。大規模集積回路の場合において、P
SG層のりフローが素子表面内の不規則性を滑らかにす
る。
6%と10%との間の範囲のリンを含有するPSGmが
、通常用いられる。リン含有量が6%以下においては、
PSG層の融点は非常に高い。
リン含有量が10%以上のときは、PSG層は吸湿性で
あり、素子の信頼性の問題が生じてくる。
PSG層のりフローをもたらすだめの様々なノロセスが
用いられてきた。PSGリフローを生じさせるだめの在
来の技術は、10〜60分間の範囲で1000℃〜11
00℃の温度での炉内処理であった。窒素雰囲気が通常
用いられてきた。炉内のP S G IJフローは、酸
素又は蒸気雰囲気の使用によって増大された。炉内での
PSG処理時間及び/又は処理温度は、炉内の周囲圧力
を増大させることによって減少できることが解った。炉
内処理から生じたPSG!Jフローは、大体満足のいく
ものであった。しかしながら、そういう温度でかなり長
い時間の聞手導体つエノ・を処理すると、ドーパント不
純物の横方向及び垂直方向への不所望の広がり又は再拡
散が生じてしまう。この拡散は、高密度MO8素子の製
作に用いられるような10′5〜2×1016(crn
−2)の程度の高いドーズ注入量に対して、特に不都合
である。さらに再拡散は、浅い接合及び/又はVLSI
素子の製作を不可能又は困難にしている。又、在来の炉
内処理は、時間を消費し且つエネルギ効率が良くない。
P S G IJフローを達成するために、レーザも用
いられてきた。9〜11マイクロメートル範囲で動作す
る2酸化炭素レーデから得られたビームが、集束されて
半導体ウェハの表面上で走査され、それによりPSG層
の局部的加熱及びリフローを生じさせた。レーザ処理は
、はぼ満足なP S G !Jフローをもたらし、そし
てその急速加熱のために半導体材料内の不純物再拡散の
問題を大いに減少させた。しかしながら、レーザビーム
はエネルギ効率が悪く、そしてビームを集束中走査する
ために機械的、電子光学的又は電子機構学的な手段を必
要とするので、熱処理系を複雑にする。加えて、レーザ
によるPSG層の極めて急速な加熱は、ウェハのひび、
はがれ、又はリフトオフ(1ift off)を引起す
本出願人に譲渡された米国特許出願第262,838号
は、一定平坦エネルギ束特性を有する黒体輻射体を半導
体材料に対向して位置したノロセッサを開示している。
黒体源は、半導体ウェハ内の結晶損傷のアニーリングが
可能であり、10秒程度の時間内にシリコン中の不純物
ドー・セントを活性化する。
本発明の一目的は、半導体材料の表面に適用されたガラ
ス層の塑性流動を生じさせるだめの新規で改良された方
法を提供することである。
他の目的は、フォスフオシリケードガラス層の塑性流動
を生じさせ且つ半導体ウェハ内の不純物ドーパント再拡
散を減少させるように半導体ウェハを熱処理するだめの
方法を提供することである。
他の目的は、半導体ウェハの表面に適用されたガラス層
の塑性流動を引き起こして該層が一様な厚さ及びテーパ
ステップカバレージを有するようにするだめの簡単で高
速の方法を提供することである。
〔発明の概要〕
本発明に従えば、上記鎖目的及び利点が達成される。す
なわち、本発明に従う方法は、表面に絶縁ガラス層が適
用された物体を処理して、ガラス層の塑性流動を生ぜし
めるものである。本方法は、この物体をプロセスチェン
バ内へと導入する段階、プロセスチェンバ内の圧力を減
少させる段階、及びチェンバ内の物体を一定平坦エネル
ギ束特性を有する黒体源によって加熱する段階の諸段階
から成っている。物体は、黒体源との実質的に平行な平
坦整列状態に位置され、黒体源によって十分な時間で及
び十分な温度に加熱されてガラス層の塑性流動が引起さ
れる。
〔好適実施例の説明〕
本発明に従って、表面に絶縁ガラス層が適用された半導
体ウェハなどの物体を処理するための方法を説明する。
この処理によって、ガラス層の塑性流動が生じ、その結
果、良好な一様性及びテーノ!・ステップカバレージを
有するガラス層がもたらされる。半導体プロセスで最も
普通に用いられるガラスは、6〜10重量%の濃度のリ
ンを有するフォスフオシリケードガラス(phosph
osllicateglass 、以下rPsGJと記
す。)である。半導体ウェハがノロセスチェンパに導入
される。チェンバ内部には、一定の平坦エネルギ束特性
を有する黒体源が位置されている。黒体源は、遠赤外ス
4クトルの7〜10ミクロン領域において、きわだった
放出を見せる。半導体ウエノ・は、黒体源に対してほぼ
平行な平坦整列関係に位置される。次にノロセスチェン
・ぐが排気されて、黒体源が付勢される。或いは、シャ
ッターグレートを除去してウェハを黒体源へと晒す。黒
体源は、PSG層を急速に加速して、塑性流動が生じる
のに十分な温度へと昇温させる。それからウェハを黒体
源の近傍から取除き、冷却する。全プロセスは数秒又は
数10秒の程度であシ、それによシネ鈍物の再拡散が禁
止される。黒体源の平坦性のだめに、PSG層は、ウェ
ハの表面全体にわたって一様に加熱される。
本発明の方法を実施するために適したプロセッサ装置を
、第1図及び第2図に示す。プロセッサは、半導体ウェ
ハを受は取υ、熱的に処理し、放出するよう仕組まれて
いる。第1図にプロセッサ装置10を1部欠切斜視図で
示す。プロセッサ装置10は、パリアンΦアソシエイツ
・インコーホレイテッド社のエクストリオンΦディビジ
ョンで製造販売されているIA−200アイソサーマル
・アニーラ−(lsothermal Anneale
r )を表わしたものである。電子制御ツクネル13が
ハウジング11内部に含まれ、ドア12を開いて操作可
能である。
本装置はウェイフロー重力方式のエンドステーションを
利用している。シリコンウェハの挿入及び除去のための
このウェイフロ一方式は、 Wlttkovrerに対
して1975年8月26日に発行された米国特許第3,
901.183号に記載されている。ウェイフロー拳エ
ンドステーションにおいてハ、ウェハは、カセットホル
ダ18内に位置されたカセットから入室ロック16(米
国特許第3,954,191号参照)を通って真空チェ
ンバ24.20へと挿入される。
ウェハは重力によってプラテン21上へ滑って行き、そ
こで適切な受取位置に方向づけられる。ウェハの挿入後
に、プラテン21は軸線34について回転され、黒体源
22に対するアニーリング位置へ移る。黒体源22は、
プラテンがウエノ・を適所に運ぶまでシャッタープレー
ト23によってシャットされても良い。変形的には、ウ
エノ・が適当に設定されるまで、黒体源22がアイドル
状態に点灯されていても良い。或いは他の遷移変化が採
られても良い。ウエノ・と黒体源22との間の距離は、
4分の1インチ(約6.4 am )から実施可能な程
度の距離まで変化させることができる。実際の距離は、
一様性要求によって、並びに′シャッター、シールP及
びプラテンにより占められる空間によって決定される。
一様性のためには、黒体源の活動面積は少なくともウエ
ノ・ぐらいが好適である。
何故ならば、黒体源からウエノ・への視野係数をできる
だけ大きくして一様性をできるだけ良くするためである
。PSGリフローを達成す′るために黒体源の温度は代
表的には1000℃と1500℃との間であり、その処
理時間は以下に述べるように5〜60秒である。加熱は
輻射加熱であり、ウェハはその熱源の温度付近の平衡に
達するまで温度上昇する。成るケースではウェハが熱平
衡に達しない場合もある。というのは、ウエノ・が熱平
衡に達する前にリフローが完遂されてしまうからである
。PSGリフローが完了すると、ウェハは退室ロック1
7を通ってカセットホルダ19内のカセットへと取出さ
れる。
一様加熱を促進するために、対流でなく輻射によって加
熱することが望まれる。少なくとも黒体源と半導体材料
との間の圧力の制御が維持される。
この領域の圧力は10−7から周囲圧力への間で変化さ
れ、そして気体の平均自由行程が源・ウエノ・間距離よ
りも大きくなるように圧力が選択される。
それによって、伝導加熱は実質上除去される。第2図に
見られるように、機械的荒引ポンプ33が拡散ボンf3
2に直列に用いられて、管30及びバッフル31を通じ
てチェンバ24を排気する。
かくして作業チェンバ24.20内の圧力が所望レベル
に制御される。その規準は、前述のように、ガス分子の
平均自由行程が黒体源35とウニ/・37との距離より
もはるかに太きいということである。
従って、熱源35により輻射加熱が優勢的になる。
ウェハ37は、黒体輻射源35により生じた一定の平坦
エネルギ束によって加熱される。一定の平坦エネルギ束
の語は、平坦な前面を横切る一定のエネルギ束が輻射源
によって生成されるという意味である。輻射源の傾斜に
よって電力を変化させても良い。しかし、平坦前面を横
切るエネルギ束は一定に維持される。平坦な等濡面は、
ウエノ・37を一様に加熱する。このことが起る理由の
一つは、黒体輻射が主として赤外領域であり、かクシリ
コンが赤外線を部分的に透過させるということである。
かくして、輻射が数S IJ秒内に数百ミクロンの厚さ
のウェハを貫通して、それを一様に加熱する。P S 
G IJフローのためには、黒体輻射は赤外スペクトル
の7〜10ミクロン領域にあることが望まれる。
熱処理が完了すると、熱源は、第1図に示した機械的シ
ャッター23の手段によりシャットされるか、アイドル
状態にされるか、或いは、閉鎖されるか何れかの手段が
とられる。ウェハがシリコンの場合には、700℃又は
それ以下に冷却するのが好適であり、そのためにアニー
リングチェンバから取出されても良い3、冷却は、プラ
テンを実際に冷却すること、又は黒体シンクとしてのチ
ェンバ壁に対してウェハが輻射するようにプラテンを回
転させることによって達成される。第3図に示すように
、プラテン21は金属ブロック49から成り、ブロック
49は螺旋状冷却チューブを固着させている。冷却チュ
ーブ40は、チルドウォーター(1分間に1ガロン(3
,SZ)で10〜15℃)又はその他の冷却剤を含む。
そして冷却チューブ40は、供給管を通じて、アニーリ
ングチェンバ外部の給源に接続されている。一様アニー
リングを促進するために、反射性金属で作られた周回状
ストリップ42がプラテンの前方側に設けられる。
このストリップを加熱しても良く、その場合にはウェハ
の縁部と中心部との間に一様温度状況を保障する。平坦
シールド41.41′が、熱源35と真空チェノ・ぐ壁
との間に位置される。これらのシールドは、公式1/(
n+1)  (とこに、nは連続するシールドの枚数で
ある)に従って熱損失を減少させる。ただし、各シール
ド間は真空分離されているものとする。
黒体輻射体35の一実施例を、第4図に詳細に示す。ウ
ェハの面積全体にわたって一様加熱を得るために、黒体
源はその表面全体に一様な熱地図を呈する。この一様な
熱地図は平坦な熱前面を生成する。それによシ、黒体源
前方の平行平面上では同一の温度を経験する。かくして
ウェハの加熱は輻射性であり、その輻射は2次元等方性
をもってウェハを加熱する。等濡面をもたらすためには
、平坦な輻射源が好適である(必ず必要というわけでは
ない)。
好適な黒体源は抵抗性材料であり、それはストリップパ
ターンを含む平坦形状に切断し或いはモールドしてつく
ることができる。最も好適な黒体源はグラファイトであ
り、その−例はスタックポール(5tackpole 
 2020 )である。スタックポールは、シート形状
で入手可能であり、第4図のような蛇紋i9ターンに切
断可能である。16分の1から8分の1インチ(1,6
mmから3.2 mm )厚のグラファイトのシート5
0が、ストリップ54から成る蛇紋パターンを生ずるよ
うに形状づけられる。
黒体源55の各隅は金属フレーム41に取付けられ、対
抗する2つの隅は導電コンタクトスタッド52と53の
手段に取付けられる。好適実施例においては、カーダン
・シートがストリップ切断前に穴あけ拡開されて、周囲
51内部のシート厚を減少させている。結果として、周
囲51内部の円形領域の温度が最も高く、その領域がプ
ラテン支持ウェハに対抗して位置される。代表的には、
そういう平坦な蛇紋ストリップ源は約5キロワツトの電
源を使用する。シールドの効率が良ければ、所要電力は
小さくなる。最も一様な加熱のためには、黒体源の実効
面積は少なくとも加熱されるウニ・・と同程度でなけれ
ばならず、ウエノ・はできるだけ黒体源に接近すべきで
ある。
本発明の方法に従っだP S G IJフローにおいて
、PSGの含有リンに応じて平坦黒体加熱体を5〜60
秒間、1000℃〜1500℃の温度に上昇させるのが
好適である。リンの含有量が増大するにつれて、PSG
の融点が減少することは、当業者に認識されるであろう
。ゆえに、リンの含有量の多いPSG層に対しては、処
理時間又は処理温度は小さくできる。特定のPSG組成
に対して、PSG層のりフローを完遂するために種々の
温度及び時間の組合せを利用することができることを認
識されたい。さらに平坦黒体加熱体によるPSGの処理
の間、ノロセスチェンパ1dlO−”〜10−” To
rrの真空状態に維持するのが好適である。
前述の装置を利用したP S G IJフローの一例に
おいて、8チのリンをドープしたPSGが1450℃の
加熱体温度で8秒間露出して、処理された。走査型電子
顕微鏡(SEM)の解析の結果、優秀なりフローが得ら
れたことが解った。6チのリンをドーグしたPSGが1
450℃の加熱体温度で15秒間露出して処理された結
果、滑らかな外形及びチー・臂側壁が創成された。リン
の含有量がより低いPSGに対しては、より高温及び/
又は長時間が要求される。他方、よシ高いリン含有tに
対してはその逆になる。所望の結果に依存して、時間及
び温度の異なる組合せが優秀な結果をもたらす。
例えば、8%リン含有のPSGに対して、他の首尾良い
組合せは、1100℃で35秒間、1250℃で20秒
間、及び1350℃で10秒間である。
これらの時間及び温度の組合せは、得られるリフローの
量を変化させるためにわずかに調整することができる。
その他のリン含有量のPSGを処理するために、温度と
時間の組合せが決定される。
本発明の方法に従ったPSG層の処理においては、炉ア
ニーリング法に比較してドーパント再拡散が著しく減少
したことが解った。このことは、本発明の方法に要求さ
れる時間間隔がより短いことに起因する。
第5A図を参照すると、製造中の半導体素子の一例が図
示されている。この素子は、平坦層110.112並び
に在来のフォ) IJソグラフイ及びエツチング方法に
より形成され得るステップ114を含む。代表的には気
相成長(CVD)によって、フォスフオシリケードガラ
ス層116が素子の表面に適用される。層116は、層
114と引続いて適用されるメタライゼーションなどの
導電層との間の絶縁体として機能する。付着された際に
は層116は代表的には厚さが一様ではない(120で
示すように)。そして、122で示すように1ステツプ
114の良好なカパレーノをもたらさない。層116は
、代表的には、1〜2ミクロンの厚さである。本発明の
方法に従う層116の加熱よって、その材料は塑性流動
が生じ得る点まで1・化する。加熱は、液体状態への変
化が起こるほど大きくてもいけない。塑性流動は、非一
様厚の領域を滑らかにし、ステップの被覆をテーパ状に
する。本発明の方法によって、・45度付近のステップ
力バレージテーノEが得られる。リフロー後の層116
を第5B図に示す。
本発明の方法がP S G IJフローの達成に効果的
であるのは、黒体源からPSG内部への選択的赤外輻射
吸収によるものと信じられる。このことは、9.25ミ
クロン波長に強い吸収帯を有する81−0結合との放射
結合及び約7.7ミクロンに強い吸収帯を有するp−o
結合との放射結合によって起こる。
下層のドー7されたシリコン基板もまた赤外輻射を吸収
し、これら2層は導電機構によって熱平衡に達する。こ
のことは、薄いPSG層の保全にとって重要である。例
数ならば、PSG層とシリコン層とが同じ速度で昇温し
ないとすれば、熱応力が生じて、PSG層のひびや割れ
、はがれが生じるからである。そういう状況は、レーザ
などの単色光源(PSG内部の5l−0結合やp−o結
合の帯域とのみ結合する)を用いたときに生じ得る。光
半領域又はその付近にピークのある黒体源などのように
、7〜10ミクロンの赤外領域に十分な強度−を有しな
い黒体源が用いられるときにも、同様な状況が起こり得
る。このような場合には、シリコン層が全ての輻射を吸
収してしまい、810!層よりも急速に加熱される。
PSG層との放射結合の量は、層の厚さに依存する。本
明細書で述べた黒体輻射源(1400℃で2.0ミクロ
ンにピークを有する)と適切に結合する1〜2ミクロン
のPSG層が使用される。薄いPSG層は、パルクドー
ゾトシリコン(bulkdoped s口5con )
に比して十分な速度で加熱するほどの輻射を吸収せず、
それによりPSG層の損害を生じさせる。本発明の方法
に従えば、PSG層(又は他のガラス層)の吸収率は、
フィルター、多重源又はその他の輻射源設計により輻射
源の黒体スペクトル分布を調節することによって、シリ
コン(又は他の基板)の吸収率に対して調節される。
これまでPSGに関して本発明を説明してきたけれども
、本発明の方法はボロシリケート(ホウケイ酸ガラス)
及びアルセノ7リケート(ヒ素ケイ酸ガラス)などの他
の型のガラスにも適用し得ることを認識されたい。必要
なことは、平坦な黒体源が、塑性流動が生じる点までガ
ラス層を急速に加熱する能力を有するということである
このように本発明によって、半導体素子の表面に適用さ
れたガラス層の塑性流動を引起こすだめの方法がもたら
される。本方法はガラスのりフローを非常に急速に達成
するので、不純物の再拡散を無視し得るしRルにまで減
少させる。加えて、本方法は単純でかつエネルギ効率が
良い。
これまで発明の好適実施例について本発明を説明してき
たけれども、本発明の範囲を外れることなく種々の変化
及び修正がなされ得ることは当業者にとって明白であろ
う。
【図面の簡単な説明】
第1図は、本発明の方法を実施するために利用されるプ
ロセッサ装置の一部切欠斜祝図である。 第2図は、第1図の装置の側面図である。 第3図は、第1図及び第2図のプロセッサ装置内の半導
体ウエノ・を保持するだめのプラテンの端面図でおる。 第4図は、第1図及び第2図のプロセッサ装置に組入れ
られるだめの、一定平坦エネルギ束を生じさせるだめの
黒体輻射体の正面図である。 第5A及び5B図は、代表的な半導体ウエノ・の断面図
であり、それぞれ、本発明の処理のmJ後のフォスフオ
シリケードガラス層を表わしている。 〔主要符号の説明〕 10・・・ノロセッサ装置  11・・・ノ・ウシンク
12・・・ドア       13・・・電子布1]御
/eネル16・・・入室ロック    17・・・退室
ロック18・・・カセットホルダ  19・・・カセッ
トホルダ20・・・真空チェンノ々   21・・・プ
ラテン22・・・黒Ct[−23・・・シャッタープレ
ート24・・・真空チェノ/々  30・・・管31・
・・バッフル     32・・・拡散ホンダ33・・
・荒引ポンプ    34・・・軸線35・・・黒体源
     37・・・ウエノ・40・・・冷却チューブ
  41.41’・・・平坦シールド42・・・ストリ
ツ76   49・・・金属ブロック50・・・シー)
52.53・・・スタッド54・・・ストリップ   
 55・・・黒体源110.112・・・平坦層 114・・・ステラ7°    116・・・ガラス層
特許出願人  パリアン・アソシエイツ・呵ンコーポレ
イテツド 図面の浄書(内容に変更なし) FIG、1 0 FIG、5A 14 FIG、5B 14 手続補正書(方゛側 特許庁長官  若 杉 和 夫殿 1 事件の表示  昭和58年特許願第123578号
2  発明 の 名 称    7オス7オシリケート
ガラスをり7pブするための方法3、補正をする者 事件との関係  特 許 出 願 人 任 所(居所) 氏 名(名称)   パリアン・アソシエイツ・インコ
ーボレイデッド4、代理人 住所 東京都港区西新橋IJ−目6番21号大和銀行虎
の門ヒルディ/グ

Claims (1)

  1. 【特許請求の範囲】 1、 表面に絶縁ガラス層が適用されたほぼ平坦な物体
    を処理して該ガラス層の塑性流動を生せしめるだめの方
    法であって: 前記物体をプロセスチェンバに導入する段階;前記プロ
    セスチェンバ内の圧力を減少させる段階;並びに 一定の平坦なエネルギ束特性を有する黒体源により前記
    チェンバ内の前記物体を加熱する段階であって、前記物
    体は前記黒体源とほぼ平行な平坦整列状態に位置され、
    前記ガラス層の塑性流動を生ぜしめるのに十分ガ温度、
    十分な時間間隔で前記黒体源により加熱される、ところ
    の段階; の諸段階から成る方法。 2、特許請求の範囲第1項に記載された方法であって: 前記ガラス層がフオスフオシリケー)ffラス層であり
    、かつ前記加熱段階が5〜60秒間少秒間色も1000
    ℃に前記物体を加熱することによシ達成される; ところの方法。 3、特許請求の範囲第1項に記載された方法であって、
    さらに前記加熱段階後に、 前記グロセスチェンiR内の前記物体を輻射性冷却によ
    り冷却する段階; を含む方法。 4、特許請求の範囲第3項に記載された方法であって、
    さらに前記冷却段階後に、 前記プロセスチェンバから前記物体を取出す段階; を含む方法。 5、特許請求の範囲第4項に記載された方法であって: 前記プロセスチェンバの圧力を減少させる段階が、前記
    物体を加熱する段階の際に10−’ Torrと1O−
    7Torr  との間の圧力をもたらすよう行なわれる
    ; ところの方法。 6、表面にガラス層が適用された半導体ウェハを処理し
    て該ガラス層の塑性流動を生ぜしめるための方法であっ
    て: 排気されたグロセスチェンパ内にある前記半導体ウェハ
    を、平坦なエネルギ束特性を有する黒体源によって加熱
    する段階であり、前記半導体ウェハは、前記黒体源とほ
    ぼ平行な平坦整列状態に位置されかつ前記ガラス層の塑
    性流動が生じるように前記黒体源によって十分な時間で
    十分な温度に加熱されるところの段階;から成る方法。 7、特許請求の範囲第6項に記載された方法であって: 前記加熱段階が、スペクトルの赤外領域に実質的な輻射
    を有する黒体源によって達成される;ところの方法。 8、%許請求の範囲第7項に記載された方法であって: 前記ガラス層がフォスフオシリケードガラス層であり、
    前記加熱段階が7〜10ミクロンのスペクトル領域に実
    質的な輻射を有する前記黒体源によって達成される; ととるの方法。 9、特許請求の範囲第6項に記載された方法であって、
    さらに: 前記ガラス層と前記半導体ウェハとの加熱速度を実質的
    に平衡させるように前記黒体源のスペクトル分布を調節
    する段階であシ、熱応力を回避するところの段階; を含む方法。 10、表面にガラス層が適用された半導体ウェハを処理
    して該ガラス層の塑性流動を生せしめるだめの方法であ
    って: 前記半導体ウェハをグロセスチェンパ内に導。 入する段階; 前記グロセスチェンパ内の圧力を減少させる段階; 前記チェンバ内にある前記半導体ウェハを、平坦なエネ
    ルギ束特性を有しかつ前記ガラス層と前記半導体ウェハ
    との加熱速度を実質的に平衡させるようなスペクトル分
    布を有する黒体源によって加熱する段階であり、前記半
    導体ウェハは、前記黒体源とほぼ平行な平坦整列状態に
    位置されかつ前記ガラス層の塑性流動が生じるように前
    記黒体源によって十分な時間で十分な温度に加熱される
    ところの段階; 前記グロセスチェンパ内の前記半導体ウェハを輻射性冷
    却により冷却する段階; 前記プロセスチェンバから前記半導体ウェハを取出す段
    階; から成る方法。
JP58123578A 1982-08-27 1983-07-08 フオスフオシリケ−トガラスをリフロ−するための方法 Granted JPS5939031A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/412,455 US4474831A (en) 1982-08-27 1982-08-27 Method for reflow of phosphosilicate glass
US412455 1999-10-04

Publications (2)

Publication Number Publication Date
JPS5939031A true JPS5939031A (ja) 1984-03-03
JPH0263293B2 JPH0263293B2 (ja) 1990-12-27

Family

ID=23633050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58123578A Granted JPS5939031A (ja) 1982-08-27 1983-07-08 フオスフオシリケ−トガラスをリフロ−するための方法

Country Status (5)

Country Link
US (1) US4474831A (ja)
JP (1) JPS5939031A (ja)
DE (1) DE3330032A1 (ja)
FR (1) FR2532297B1 (ja)
GB (1) GB2126418B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219748A (ja) * 1982-06-15 1983-12-21 Toshiba Corp 半導体装置
US4472456A (en) * 1982-11-18 1984-09-18 Texas Instruments Incorporated Absorption optimized laser annealing
US4717588A (en) * 1985-12-23 1988-01-05 Motorola Inc. Metal redistribution by rapid thermal processing
US4732658A (en) * 1986-12-03 1988-03-22 Honeywell Inc. Planarization of silicon semiconductor devices
US5047369A (en) * 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
KR960010334B1 (en) * 1990-09-25 1996-07-30 Matsushita Electric Ind Co Ltd Fabricating method of semiconductor device
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
KR950002948B1 (ko) * 1991-10-10 1995-03-28 삼성전자 주식회사 반도체 장치의 금속층간 절연막 형성방법
GB2266064B (en) * 1992-03-20 1995-07-12 Marconi Gec Ltd Annealing process and apparatus
JP2699845B2 (ja) * 1993-12-22 1998-01-19 日本電気株式会社 半導体装置の製造方法
US6040020A (en) * 1995-08-07 2000-03-21 Micron Technology, Inc. Method of forming a film having enhanced reflow characteristics at low thermal budget
US5773361A (en) * 1996-11-06 1998-06-30 International Business Machines Corporation Process of making a microcavity structure and applications thereof
US6734564B1 (en) 1999-01-04 2004-05-11 International Business Machines Corporation Specially shaped contact via and integrated circuit therewith
US6210371B1 (en) 1999-03-30 2001-04-03 Retractable Technologies, Inc. Winged I.V. set
US6303496B1 (en) * 1999-04-27 2001-10-16 Cypress Semiconductor Corporation Methods of filling constrained spaces with insulating materials and/or of forming contact holes and/or contacts in an integrated circuit
JP2001234356A (ja) * 2000-02-24 2001-08-31 Seiko Epson Corp 膜の製造方法及びこれにより得られる膜
US6348706B1 (en) * 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
US6461362B1 (en) 2001-04-30 2002-10-08 Mdc Investment Holdings, Inc. Catheter insertion device with retractable needle
US7231787B2 (en) * 2002-03-20 2007-06-19 Guardian Industries Corp. Apparatus and method for bending and/or tempering glass
US6983104B2 (en) * 2002-03-20 2006-01-03 Guardian Industries Corp. Apparatus and method for bending and/or tempering glass
US7140204B2 (en) * 2002-06-28 2006-11-28 Guardian Industries Corp. Apparatus and method for bending glass using microwaves
US7223706B2 (en) * 2004-06-30 2007-05-29 Intersil Americas, Inc. Method for forming plasma enhanced deposited, fully oxidized PSG film
KR102304724B1 (ko) * 2014-12-19 2021-09-27 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 이를 이용한 디스플레이 장치 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3901183A (en) * 1973-06-12 1975-08-26 Extrion Corp Wafer treatment apparatus
US3954191A (en) * 1974-11-18 1976-05-04 Extrion Corporation Isolation lock for workpieces
CA1174285A (en) * 1980-04-28 1984-09-11 Michelangelo Delfino Laser induced flow of integrated circuit structure materials
US4417914A (en) * 1981-03-16 1983-11-29 Fairchild Camera And Instrument Corporation Method for forming a low temperature binary glass
US4417347A (en) * 1981-05-12 1983-11-22 Varian Associates, Inc. Semiconductor processor incorporating blackbody radiation source with constant planar energy flux
US4420503A (en) * 1982-05-17 1983-12-13 Rca Corporation Low temperature elevated pressure glass flow/re-flow process

Also Published As

Publication number Publication date
DE3330032A1 (de) 1984-03-01
GB2126418B (en) 1986-05-21
GB8320090D0 (en) 1983-08-24
GB2126418A (en) 1984-03-21
FR2532297B1 (fr) 1987-02-20
FR2532297A1 (fr) 1984-03-02
JPH0263293B2 (ja) 1990-12-27
US4474831A (en) 1984-10-02

Similar Documents

Publication Publication Date Title
JPS5939031A (ja) フオスフオシリケ−トガラスをリフロ−するための方法
US5523262A (en) Rapid thermal annealing using thermally conductive overcoat
US4482393A (en) Method of activating implanted ions by incoherent light beam
KR101292514B1 (ko) 다이나믹 표면 어닐링 프로세싱을 위한 흡수층
US4481406A (en) Heater assembly for thermal processing of a semiconductor wafer in a vacuum chamber
US5578520A (en) Method for annealing a semiconductor
US4659422A (en) Process for producing monocrystalline layer on insulator
US4417347A (en) Semiconductor processor incorporating blackbody radiation source with constant planar energy flux
US4468259A (en) Uniform wafer heating by controlling light source and circumferential heating of wafer
KR101254107B1 (ko) 다이나믹 표면 어닐링 프로세싱을 위한 흡수층
JPS58175826A (ja) 半導体を光照射で加熱する方法
JPH0834191B2 (ja) 半導体ウエフア中へド−パントを高温ドライブイン拡散する方法
JP2840802B2 (ja) 半導体材料の製造方法および製造装置
US4433246A (en) Blackbody radiation source for producing constant planar energy flux
US4421479A (en) Process for treating a semiconductor material by blackbody radiation source with constant planar energy flux
JPH025295B2 (ja)
JPH0536617A (ja) イオンビーム照射方法および装置
JPH0133936B2 (ja)
JPH06508957A (ja) 固体ドーパントソースと急速熱処理を使用してシリコンウェーハをドープする方法と装置
JPH01152718A (ja) 半導体製造装置
JP2613555B2 (ja) 不純物低温拡散方法及び不純物低温拡散装置
JPH0351091B2 (ja)
JPH0240480Y2 (ja)
JPS603124A (ja) 化合物半導体のアニ−ル法
JPS61199638A (ja) 絶縁膜の形成方法