JPS5936971A - 半導体装置の埋込みゲ−ト形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は靜１１［樽形テイリスタやゲートターンオアサ
イリスタ等の半導体装置、特に埋込みゲートを有する顧
込みゲート方式半導体装置の埋込みゲート形成法に関す
るものである。

埋込みゲート方・大半導体装置においては、埋込みゲー
トを介して電気信号の伝播が行われるためにゲートの抵
抗値が小さい根早いスイッチング速度を得られることが
公知であり、いかにしてゲートの抵抗値を小さくするか
が重要な課題となっている。そして、埋込みゲート方式
半導体装置における埋込みゲートの形成法とし、 １）　　拡散法でゲートを形成したのちこの面に対して
エピタキシャル成長を施し埋込みゲートを形成する。

（２）　　シリコン基板（以下単に基板という）表向に
凹状の切込み溝を設け、この切込み溝内をエピタキシャ
ル成長で埋めてゲートを形成する。その後ゲート面上憂
こエピタキシャル成長を施して埋込みゲートを形成する
。

の２つの方法が主流である。

第１図は拡散法を用いて狸込みゲートを形成する概念を
示す半導体装置の縦方向断面説明図であり、ここで具体
的な説明の便宜上基板はＮ形、ゲートはＰ形の態様とす
る。すなわち、第１図（ａ）においてｌは基板、２は酸
化膜、３は酸化膜２に選択的に開かれた窓であり、第１
図（ｂ）にて４は窓３よりＰ形不純物を拡散して形成せ
しめられたゲートである。また第１図（Ｃ）にてゲート
４が形成されたのちにへ？化膜２を除去した状態が示さ
れる。さらに第１図（ｄ）はゲート４を形成した面にエ
ピタキシャル成長法によりｎ形シリコン単結晶層５を形
成した状噛を示している。ここに、Ｃ川ま電流の通路と
なるチャンネル領域である。

かようにして、ゲート４を拡散法で形成する際にゲート
抵抗を小さくするためには必然的にゲート拡散時Ｐ形不
純物の表面製置を昼める必要が生じる。しかしながらこ
のことはっぎのような弊害をもたらすものになってしま
う。例えば、Ｐゲートの拡散不純物原子としては酸化膜
に対してマスク効果がありかつ萬い表面濃度が得られる
ことからＳ（ロンが広く用いられるところであるが、Ｐ
形不純物のボロンを４１１８１　Ｉｆで拡散したゲート
拡散面へ不純物濃度が１０１４〜１０１０１ｊ（ａｔｏ
／ｃｃ）オーダーと低いル形シリコン単結晶層をエピタ
キシャル成長させるに、その成長時に狭いゲート間隔で
設計される隣合ったＰゲート同志が短絡する現象、いわ
ゆるエピタキシャル成長時のオートドープ現象を発生し
てチャンネル領域の閉鎖を引起こすことになる。かくの
如く、拡散法でゲートを形成する場合ゲート抵抗を犠牲
にしてもチャンネル閉鎖を防止する必要が生じ、このこ
とは埋込みゲートを有する半導体装置の製作にあって好
ましい姿とは百い難いものとなっていた。

第２図はｇ１図と同様な態様でエピタキシャル成長法に
よるゲート形成を示すもので、６は切込みＮｂ　ｚはエ
ピタキシャル成長層である。すなわち、８ｇ２図（ａ）
１こおいて１′は基板、２′は酸化膜であり切込み溝６
は基板１′に切込まれた１行であってこれは酸化膜２′
を利用して湿式または乾式のエツチングをｈ＆すことに
より拌易に形成可能である。また第２図（ｂ）は、第２
図（ａ）に示される酸化膜２′を除去したのちに切込み
溝６を有する面に対してＰ形のエピタキシャル成長を施
すことによってゲート４′を形成し、さらｌこはＰ形エ
ピタキシャル成長層Ｚを形成させた状態を示している。

またＰ形エピタキシャル成長層Ｚ面をミラー研磨するこ
とにより第２図ｆｃ）の如く示されるものとなる。その
後ゲート４′を形成した面にｎ形シリコン単結晶層５′
を成長させることによって埋込みゲートが完成されて第
２図ｆｄ）のように示される。

かくの如きエピタキシャル成長法による場合、ゲート４
′内の不純物＆！ｋｌｌ）ｋの分布は一様なためゲート
抵抗を小さくすることができる。例えば、このゲート４
′の不純物濃度と第１図により形成したゲート４の表面
不純物ｍ１度が同じであると仮定するならば、ゲート抵
抗は拡散法に比較してエピタキシャル法が（１１５）〜
（ｌ／ｌｏ）　８度に小さくなる。

この理由は拡散法では不純物濃度分布が表面から底部へ
指故函数的に減少されるものとなるＩこある。

したがって、ゲート抵抗を小さくする観点からみればエ
ピタキシャル法による形成法は有利である。

しかるに、エピタキシャル成長法によるものは、例示の
如く切込まれた部分にエピタキシャル成長を施すため、
基板とゲート界面の結晶性が良好でないためにゲート接
合のリーク電流の増大をきたすなど逆方向特性が悪く、
他方、エピタキシャル成長層を一様な濃度で高めるもの
とすれば埋込みエピタキシャル成長にチャンネルの閉鎖
をまねく等の欠点を有する。それゆえ商業的規模で生産
する上では満足できる方法とは言えなかった。

本発明は上述したような問題点を解消するためなされた
もので、エピタキシャル成長法およびその熱処理を用い
て特にエピタキシャル成長法を巧み、に効用せしめた新
規なゲート形成法を提供せんとするものである。

第３図は本発明による一例の概念を示すもので、図中第
１図および第２図と同符号のものは同じ構成部分もしく
は同じ機能を有する部分を示す。ここ遥こ、第３図は本
発明の基本技術思想の理解を容易にするため１前述の第
１図およびＭｚ図に類して表し、さらには以下具体的な
数値を用いて詳細説明することにする。

すなわち、第３図（ａ）　Ｉ　（ｂ）は比抵抗１００（
Ωａｒｔ）。

厚ミ２５０（μｍｒＬ）のＮ形の基板１　、１’、厚み
２（μｍ）を有する酸化膜２．２′、酸化膜２　（Ｃ選
択的Ｊこ開けられた幅２０（μｍ）を有する窓３、窓３
を利用して深さ１５（μフル）の切り込み溝６を形成し
たものを示している。ここで、かような切込みＩ＃６は
第２図説明の如く容易に形成できる。ｊＪ３図（Ｃ）は
切込み溝６をモノシランによるエピタキシャル成長法で
Ｉ）形不純物のボロ／をドープしてｌ０５０″Ｃの温度
で成長させて埋めた状態を示している。したがってエピ
タキシャル成長のｖＡ敵化膜２“面上にもＰ形エピタキ
シャル成長層２′が成長する。ここに、４″はゲートで
ある。しかしながら、かように切込み溝６をＰ形エピタ
キシャル成長層２′で埋めた状態のみでは基板１“とエ
ピタキシャル層との界面における結晶性が悪いため、接
合のリーク′ｖｔ流が増大する原因となる。これを改善
せしめるべく、さらにエピタキシャル成長１時の温度１
０５０　’０よりも備かに崎箭高い温度で熱処理を施す
主要な過程が設けられる。そして、ＳＡ３図（Ｃ）に示
す如き形成菌にかくの如き熱処理を施すことによってＰ
形エピタキシャル層を不純物源として基板内に浅い拡散
が一様に行われるものとすることができる。つまり、第
３図（ｄ）に示すようｌこ、第３図（Ｃ）のものに対し
て１１００’０のｍｒｉで３時間の熱処理を行うことに
より、約３〜５（μｍ）のＰ膨拡散層７が形成し得る。

かくの如く、熱処理を施すことは、Ｐ形エピタキシャル
層と基板とが接したＰＮ結合が結晶のよい基板側へ（３
〜５）（μｍ）移動する結果を生み接合特性の改善が行
われるものとなり、しかもＰＮ結合の特性改善のみなら
ず後述する如く埋込みゲート形成時ｌこチャンネルの閉
塞を防止する上で大きな役割を演じるものとなる。そし
てかかる熱処理を施すことは本発明の主眼の１つである
。

また、第３図（ｄ）に示すように形成後酸化膜２／／’
とＰ形エピタキシャル成長層２′をミラー研磨で除去し
て第３図（ｅ）の如き形状に仕上げることができ、その
のちこの研磨面にゲートを埋込むため濃度１０”−１０
”（ａｔｏｍｓ／ｃｃ）を有するｎ形シリコｙ　単結晶
層５″が１５〜２０（μＷＬ）の厚みに形成されて第３
図（ｆ）のものとすることができる。

かくの如く８ｇ３図に示すものは、特に第３図（Ｃ）に
示されるように基板ｌ“は切込み溝６が設けられた凹状
面内側にＰ形のエピタキシャル層で埋めるようＩこした
ものであって、その２段階のＰ形不純物譲度に差をもた
せて続いて熱処理を廁される大きな特長を有する。すな
わち、これを具体的にさらに記述するならば、凹状底部
よりモノシランにボロンをドープしてボロン濃度が（Ｉ
ＸＩＯＩ９）（ａｔｏｍｓ／ｃｃ）オーダーのＰ形エピ
タキシャル成長層を１０５０’Ｏの温度で１０（μＷＬ
）成長させ、さらに連続してこの上にボロン義度が（Ｉ
ＸＩＯｌｌ）　（ａｔｏｍｓ／ｃｃ）オーダーのＰ形エ
ピタキシャル成長層を５〜７（μｍ）成長させる。した
がって、尿さ１５（μ７ＦＬ）に凹状に切込まれた切込
み＃４６部分が埋まることになる。

その後、Ｐ形エピタキシャル成長温度より僅か１ζ高い
１１００°０の温度で３時間の熱処理を施すことにより
、ＰＮ接合を基板側へ約３〜５（μ桐移動させられたＰ
膨拡散層７を形成し得るものである。これらの関係をさ
らにまた第４図〜第６図を参照して説明する。

ここに、第４図は第３図（ｃ）に示される（Ｘ−Ｘ）の
縦方向相離における不純物の分布を表わすものであり、
第５図はゲートが埋込まれる前のゲート表面から厚み方
向深さすなわち第３図（ｃ）に示す（ｘ’　−ｘ’　）
の縦方向における不純物濃度の分布を表すものであり、
第６図は第３図（ｅｌこ示す０７−Ｘ“）のゲート領域
の表面濃度分布を表わすものであり。

これら第４図〜第６図の縦軸を！り目盛で示している。

かかる第４図、第５図および第６図においては、まず第
４図においてゲート４“領域の縦方向濃度分布にてその
底部は（ＩＸＩＯＩす（ａｔｏｍｓ／ｃｃ）オーダーと
なり、その上面側が（ＩＸＩＯＩＱ（ａｔｏｍｓ／ｃｃ
）オーダとなるＨ　、　Ｌの２段階で形成されるものと
なることが示される。つぎに％第５図は第４図に形成さ
れたものに熱処理が加えられて変化した濃度分布が示さ
れる。すなわち、前述の２段階の突変分布を有するＰ形
エピタキシャル成長層部分はその上面側が表面濃度が（
ｌＸｌ０”）（ａｔｏｍ＠／ｃｃ）オーダーを有するＰ
Ｊ−、このＰ層より内側が（ｌＸ１０１す（ａｔｏｍｓ
／ｃｃ）オーダーを有するＰ　層かりなり、これに接し
てゲート領域形成後の熱処理によりＰ＋＋層を拡散源と
して拡散形成されたＰ層の拡散層が連なる如く形成され
る。したがって、Ｐゲート部分においてはその上部より
り、ＨおよびＭすなわら低映度域、高濃度域および中濃
度域を構成する分布を有することが示されるものとなる
。かようにＰゲートの表面露出部の濃度が低くその内部
側に高い濃度をもたせた３つの濃度分布を有するものと
することができる。

つぎにまた、第６図においては、エピタキシャル法で形
成したＰゲートの高一度（ｌｘｌｏｌす（ａ　ｔｏｎｓ
／ｃｃ）と低濃度ｉｌｌ、　（ｌＸｌ０”）（、ａｔｏ
ｍｓ／ｃｃ）を有する部分にて、その高濃度域の濃度が
（５ＸｌＧ”）（ａｔｏｍｔ／ｃｃ）オーダーに低下さ
れてなるものが示される。これは、Ｍ３図（ｃ）に示す
如く形成してさらに熱処理が施されることにより、凹状
の内側へのＰ形エピタキシャル成長工程においては、最
初に成長する高一度域が拡散源となって基板ｌ“へ拡散
するために濃度低下を生じるものとなるからである。そ
して、エピタキシャル成長より（ＩＸＩＯ”）（ａｔｏ
ｍｓ／ｃｃ）の製置を有していたものを、前述した如き
熱処理したのちには前記の値に減少されたものとなるこ
とが実験によっても得ることができた。かように特に表
面痰度の高いＰ＋十層の表面露出部の濃度を低く抑える
ように工夫したことは本ゲート形成法にあっても注目す
べき点である。

さらに、前記第５図および第６図に示す如き機能より、
堀込みゲートを有する半導体装置の製造上および特性上
つぎに列挙するような大きなメリットをもたらすものと
なる。

（１）　　製造面より （１−１）　　表面に露出したＰゲートの濃度が１０１
′（ａｔｏｍｓ／ｃｃ）オーダーと低いのでゲート埋込
みのために引続いて行われるゲートと反対の導電形を有
して濃度カミ０”　〜１０”（ａｔｏｍｓ／ｃｃ）を有
する３形エピタキシャル層の成長時にオートドープ現象
が発生し離＜、チャンネルの閉鎖を確実に防止でき歩留
りを大巾に高めることが可能になる。

（ｌ−２）　　Ｐゲートの中心部カミＱｌ”　（ａｔｏ
ｍｓ／ｃｃ）オーダーと尚濃度エピタキシャル成長層で
形成されるため、ゲート抵抗が小さくゲート取出し電極
間距離を大巾にのばすことが可能になって、取出し電極
数を低減できさらには作業工程の簡素化をもたらす。

（２）特性面より （２−１）　　ゲート接合は拡散法で形成されるために
逆方向特注に浸れリーク電流が小さい。

（２−ｚ　）　　ゲート抵抗値が小さいので早いスイッ
チング特性が得られる。

（２−３）　　前記取出し電極数を大巾に低減可能なた
め、例えばこの面積増加分だり素子の熱抵抗を減少でき
る。

以上説明した如く本発明によれば、２段階の濃↓ 度分布をもたらす如を件エピタキシャル成長とこれに続
く熱処理を巧みに用い、埋込みを行うゲートと反対の導
電形層に接するゲートの一度を低くしゲート中心部の一
度を高くすることにより、檀々の利点を有して効用し得
る産業的価値の篩い埋込みゲートの形成法を提供できる
。

なお本説明はＮ形の基板のＰゲート構造のものによった
が、Ｐ形を用いた基板のｎ形グート構造のものであって
も本発明が同一に適用できることは勿論である。

【図面の簡単な説明】

第１図、第２図は従来方式の拡散法、エピタキシャル成
長法を用いて埋込みゲートを形成する概念を示す半導体
装置の縦方向断面説明図、第３図は第１図および第２図
に類して表した本発明による一例の概念を示す縦方向断
面説明図である。第４図、第５図および第６図はＭ３図
の説明のため表した減産分布を示す図である。 ｌｔｌ’ｅｌ“・・・・・シリコン基Ｉ！＜基［）、２
，２’。 ｉ・・・・・・酸化種、４．４’、４“・・・・・・グ
ー）、５．５’。 ５“・・・・・・ｎ形シリコン単結晶層、６・・・・・
・切込み溝、７・・・・・・Ｐ形拡散發。 Ｍ　、！’ｆ出＃峨人 東洋環イ、貞ユ諸、；’１　ｉｊ：式会社代表者　　土
　　井　　　、ヅ 葡１１叉　　　　　　　躬２図 （Ｃ）（り 第　Ｊ　図 ［

Claims (1)

1. 【特許請求の範囲】 （１１ｍ込みゲート方式半導体装置を生成する方法にお
   いて、埋込みゲートを形成するに際してシリコン基板に
   凹状の切込み溝を設け、この凹状の切込みＴｊｉｊをエ
   ピタキシャル成長法を用いることにより凹状−」込み溝
   の縦方向断面が２つの濃度分布を有する如く前記シリコ
   ン基板と反対の導電形をもつシリコン単結晶で満たして
   ゲートを形成せしめるとともに、続いてエピタキシャル
   成長温度よりも僅かに高い温度の熱処理を施したのちこ
   の上にシリコン基板と同じ導電形のシリコン結晶を積む
   ようにしたことを特徴とする半導体装置の埋込みゲート
   形成法。 （２）　前記凹状切込み溝の縦方向断面の底部を、エピ
   タキシャル成長法で形成される高濃度層を熱地Ｊにによ
   り中濃度の拡散層＋形成し、この拡散層の上にエピタキ
   シャル成焼法による高濃度層を設けるとともに、凹状切
   込み溝の縦方向断面の上層部をエピタキシャル成長法で
   低１１１Ｉｆ層を設けるようにした特許請求の範囲第（
   １）項記載の半導体装置の塊込みゲート形成法。