JPS593651A - フア−ムウエアによる性能測定システム - Google Patents
フア−ムウエアによる性能測定システムInfo
- Publication number
- JPS593651A JPS593651A JP57113317A JP11331782A JPS593651A JP S593651 A JPS593651 A JP S593651A JP 57113317 A JP57113317 A JP 57113317A JP 11331782 A JP11331782 A JP 11331782A JP S593651 A JPS593651 A JP S593651A
- Authority
- JP
- Japan
- Prior art keywords
- performance measurement
- measurement
- firmware
- timer
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/348—Circuit details, i.e. tracer hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はファームウェアによる性能測定システム、特に
ファームウェア機構を有するデータ処理装置のシステム
において、処理装置内のタイマを用いてファームウェア
による性能測定機構を実現したファームウェアによる性
能測定システムに関するものでちる。
ファームウェア機構を有するデータ処理装置のシステム
において、処理装置内のタイマを用いてファームウェア
による性能測定機構を実現したファームウェアによる性
能測定システムに関するものでちる。
（２）従来技術と問題点
主記憶上の命令をフェッチして実行するデータ処理装置
の性能測定は９例えば次期システムの開発やソフトウェ
アの設計に重要な指針を与える。
の性能測定は９例えば次期システムの開発やソフトウェ
アの設計に重要な指針を与える。
第１図は従来方式の例を示す。従来のデータ処理装置の
性能測定機構は９例えば第１図図示の如く、ハードウェ
アの論理回路によって構成されていた。処理装置１には
１例えば命令出現頻度測定等といった性能測定項目毎に
計数回路４−１ないし４−ｎが設けられ、制御回路２の
制御によって。
性能測定機構は９例えば第１図図示の如く、ハードウェ
アの論理回路によって構成されていた。処理装置１には
１例えば命令出現頻度測定等といった性能測定項目毎に
計数回路４−１ないし４−ｎが設けられ、制御回路２の
制御によって。
選択回路３が性能測定を行うポイントの信号を選択して
、測定項目毎のトリガ信号により各計数回路４−１ない
し４−ｎｋ動作させる。このような従来の方式によれば
、性能測定専用のノ・−ドウエアを大量に必要とし、ま
た性能測定項目が固定化され、予め組込まれた測定項目
以外の項目についての性能の測定はできないという問題
があった。
、測定項目毎のトリガ信号により各計数回路４−１ない
し４−ｎｋ動作させる。このような従来の方式によれば
、性能測定専用のノ・−ドウエアを大量に必要とし、ま
た性能測定項目が固定化され、予め組込まれた測定項目
以外の項目についての性能の測定はできないという問題
があった。
しかし、性能測定をソフトウェア的に処理するとすれば
、ソフトウェアによって実現される性能測定用のプログ
ラム自体の実行が、測定結果に影響を及ぼさないように
配慮しなければならないという問題が生じる。
、ソフトウェアによって実現される性能測定用のプログ
ラム自体の実行が、測定結果に影響を及ぼさないように
配慮しなければならないという問題が生じる。
（３） 発明の目的と構成
本発明は上記問題点の解決を図り、性能測定専用のハー
ドウェアを持たずに、任意の性能測定項目が設定できる
ような柔軟性のある性能測定機構を提供すること全目的
としている。そのため１本発明は性能測定のトリガに処
理装置内タイマの設定値によるタイマの外部割込みを用
いて、ファームウェアに制御を移し、ファームウェアが
測定項目毎の処理を行い、結果を例えば主記憶装置上に
集計するようにしたものである。すなわち１本発明のフ
ァームウェアによる性能測定システムは。
ドウェアを持たずに、任意の性能測定項目が設定できる
ような柔軟性のある性能測定機構を提供すること全目的
としている。そのため１本発明は性能測定のトリガに処
理装置内タイマの設定値によるタイマの外部割込みを用
いて、ファームウェアに制御を移し、ファームウェアが
測定項目毎の処理を行い、結果を例えば主記憶装置上に
集計するようにしたものである。すなわち１本発明のフ
ァームウェアによる性能測定システムは。
少なくともプログラム割込み機構、タイマによる外部割
込み機構およびファームウェア機構を有するデータ処理
装置において、プログラム割込みを生じさせる性能測定
設定用命令を設けるとともに。
込み機構およびファームウェア機構を有するデータ処理
装置において、プログラム割込みを生じさせる性能測定
設定用命令を設けるとともに。
性能測定機構目に対応して測定情報が格納されるログエ
リアと、性能測定項目情報および状態制御情報が設定さ
れる測定制御テーブルとを設け、上記性能測定設定用命
令によるプログラム割込みによって起動され上記測定制
御テーブルへの情報設定および性能測定のサンプリング
間隔を決定するタイマ設定を行うファームウェアによる
性能測定設定部と、該性能測定設定部が設定したタイマ
による外部割込みによって起動され上記測定制御テーブ
ルの内容にもとづいて上記ログエリアに測定情報を収集
するファームウェアによる性能測定処理部とをそなえた
ことを特徴としている。以下図面を参照しつつ実施例に
もとづいて説明する。
リアと、性能測定項目情報および状態制御情報が設定さ
れる測定制御テーブルとを設け、上記性能測定設定用命
令によるプログラム割込みによって起動され上記測定制
御テーブルへの情報設定および性能測定のサンプリング
間隔を決定するタイマ設定を行うファームウェアによる
性能測定設定部と、該性能測定設定部が設定したタイマ
による外部割込みによって起動され上記測定制御テーブ
ルの内容にもとづいて上記ログエリアに測定情報を収集
するファームウェアによる性能測定処理部とをそなえた
ことを特徴としている。以下図面を参照しつつ実施例に
もとづいて説明する。
（４）発明の実施例
第２図は本発明の一実施例構成、第３図は本発明に係る
ログエリアの例、第４図は測定制御テーブルの例、第５
図ないし第９図は性能測定設定部の処理説明図、第１０
図および第１１図は性能測定処理部の処理説明図を示す
。
ログエリアの例、第４図は測定制御テーブルの例、第５
図ないし第９図は性能測定設定部の処理説明図、第１０
図および第１１図は性能測定処理部の処理説明図を示す
。
図中、１は処理装置、５は性能測定指示部、６−１ない
し６−４は性能測定設定用命令であって。
し６−４は性能測定設定用命令であって。
％に６−１はモード・セット命令、６−２はスタート命
令、６−３はストップ命令、６−４はモード・リセット
命令を表わす。また、７はプログラム状態語（ＰＳＷ）
、８はプログラム割込み処理部、９は性能測定設定部、
１０は外部割込み処理部、１１は性能測定処理部、１２
はタイマ、１３はログエリア、１４は測定制御テーブル
、１５は状態制御情報設定域、１６は項目情報設定域を
表わす。
令、６−３はストップ命令、６−４はモード・リセット
命令を表わす。また、７はプログラム状態語（ＰＳＷ）
、８はプログラム割込み処理部、９は性能測定設定部、
１０は外部割込み処理部、１１は性能測定処理部、１２
はタイマ、１３はログエリア、１４は測定制御テーブル
、１５は状態制御情報設定域、１６は項目情報設定域を
表わす。
処理装置１は主記憶上の命令をフェッチして実行し、デ
ータ処理を行う装置である。性能測定指示部５は処理装
置１の性能測定を指示する機械語命令群からなるもので
あって、特に本発明で設けられた性能測定設定用命令６
−１ないし６−４を発行することによって、後述するフ
ァームウェアを動作させる。性能測定設定用命令として
は１例えば性能測定項目等を選択して設定するモード・
セット命令６−１．性能測定の開始を指示するスタート
命令６−２．性能測定の終了を指示するストップ命令６
−３９選択した性能測定項目等の設定全解除するモード
・リセット命令６−４が設けられる。一般に機械語命令
は、命令の種類を示す命令コード部と、オペレーション
の対象を示すオペランド部とからなるが、上記性能測定
設定用命令６−１〜６−４には未定義の命令コードを割
当てる。従って、これらの命令６−１〜６−４全処理装
置１が実行すると、インバリッド命令検出でオペレーシ
ョン例外によるプログラム割込みを発生させることにな
る。
ータ処理を行う装置である。性能測定指示部５は処理装
置１の性能測定を指示する機械語命令群からなるもので
あって、特に本発明で設けられた性能測定設定用命令６
−１ないし６−４を発行することによって、後述するフ
ァームウェアを動作させる。性能測定設定用命令として
は１例えば性能測定項目等を選択して設定するモード・
セット命令６−１．性能測定の開始を指示するスタート
命令６−２．性能測定の終了を指示するストップ命令６
−３９選択した性能測定項目等の設定全解除するモード
・リセット命令６−４が設けられる。一般に機械語命令
は、命令の種類を示す命令コード部と、オペレーション
の対象を示すオペランド部とからなるが、上記性能測定
設定用命令６−１〜６−４には未定義の命令コードを割
当てる。従って、これらの命令６−１〜６−４全処理装
置１が実行すると、インバリッド命令検出でオペレーシ
ョン例外によるプログラム割込みを発生させることにな
る。
プログラム割込み処理部−８は、命令の実行によつて検
出された各種例外条件によるプログラム割込みが発生し
たときに、Ｐ８Ｗ７の内容が退避され、更新されること
によって制御が移行し、各種プログラム割込みに対応し
た処理を行うものである。プログラム割込みが性能測定
設定用命令６−１〜６−４の実行によって生じた場合に
は、ファームウェアによって構成された性能測定設定部
９を起動する。
出された各種例外条件によるプログラム割込みが発生し
たときに、Ｐ８Ｗ７の内容が退避され、更新されること
によって制御が移行し、各種プログラム割込みに対応し
た処理を行うものである。プログラム割込みが性能測定
設定用命令６−１〜６−４の実行によって生じた場合に
は、ファームウェアによって構成された性能測定設定部
９を起動する。
性能測定設定部９ｉｄ、測定制御テーブル１４にモード
・セット命令６−１で指定された制御情報を設定し、ス
タート命令６−２を契機にタイマ１２をセットし測定開
始の制御等の処理を行う。
・セット命令６−１で指定された制御情報を設定し、ス
タート命令６−２を契機にタイマ１２をセットし測定開
始の制御等の処理を行う。
詳しい処理については後述する。タイマ１２は。
一般のＣＰＵタイマと同等の働きを有するものであって
、前もって設定された時間が経過したときに、外部割込
みを生じさせるものである。性能測定用に新たに設けて
もよいが９例えば仮想計算機のディスパッチに用いられ
るいわゆるＲＶＭタイマ等、既存のタイマを利用しても
よい。この実施例ではＲＶＭタイマを用いた場合につい
て説明する。
、前もって設定された時間が経過したときに、外部割込
みを生じさせるものである。性能測定用に新たに設けて
もよいが９例えば仮想計算機のディスパッチに用いられ
るいわゆるＲＶＭタイマ等、既存のタイマを利用しても
よい。この実施例ではＲＶＭタイマを用いた場合につい
て説明する。
外部割込みが発生すると、外部割込み処理部１０が起動
される。外部割込み処理部１０は９割込みコードにより
１割込みがタイマ１２によるものであることを検知した
場合に、性能測定処理部１１を起動する。性能測定処理
部１１は、ファームウェアで構成され゛、後述する如く
、θ１１定制御テーブル１４に設定された内容にもとづ
いて、性能測定情報を収集し、ログエリア１３に格納す
る処理を行う。タイマ１２による外部割込みは、モード
・セット命令６−１で任意に指定した周期で発生するよ
うにされ、従って性能測定処理部ＩＩは。
される。外部割込み処理部１０は９割込みコードにより
１割込みがタイマ１２によるものであることを検知した
場合に、性能測定処理部１１を起動する。性能測定処理
部１１は、ファームウェアで構成され゛、後述する如く
、θ１１定制御テーブル１４に設定された内容にもとづ
いて、性能測定情報を収集し、ログエリア１３に格納す
る処理を行う。タイマ１２による外部割込みは、モード
・セット命令６−１で任意に指定した周期で発生するよ
うにされ、従って性能測定処理部ＩＩは。
その外部割込みヲトリガとして、ランダムに測定情報を
サンプリングすることとなる。
サンプリングすることとなる。
性能測定項目として９例えば各命令毎の出現頻度測定が
ある。命令出現頻度測定用のログエリア１３は１例えば
第３図図示の如く構成され、主記憶装置内に確保される
。処理装置１のスーパーバイザ（ＳＵＰ）モードおよび
問題プログラム（Ｐ。
ある。命令出現頻度測定用のログエリア１３は１例えば
第３図図示の如く構成され、主記憶装置内に確保される
。処理装置１のスーパーバイザ（ＳＵＰ）モードおよび
問題プログラム（Ｐ。
Ｐ）モードのそれぞれについて、各命令コード毎に４バ
イトのエリアが確保され、ログエリア１３内の相対番地
は９図示の如＜ｔ ＰＳＷ７の第１５ビツト目から得ら
れる状態モードと、命令副コードを含む１６ビツトの命
令コードとによって決定される。従って、性能測定処理
部１１はダイレクトにチェックした命令の出現頻度をカ
ウント・アップすることができる。
イトのエリアが確保され、ログエリア１３内の相対番地
は９図示の如＜ｔ ＰＳＷ７の第１５ビツト目から得ら
れる状態モードと、命令副コードを含む１６ビツトの命
令コードとによって決定される。従って、性能測定処理
部１１はダイレクトにチェックした命令の出現頻度をカ
ウント・アップすることができる。
測定制御テーブル１４は１例えば第４図図示の如く構成
される。測定制御テーブル１４の状態制御情報設定域１
５には、モード・セット命令６−１によって′１″にさ
れ、モード・リセット命令６−４によって“０″にされ
る状態フラグ１５−１や。
される。測定制御テーブル１４の状態制御情報設定域１
５には、モード・セット命令６−１によって′１″にさ
れ、モード・リセット命令６−４によって“０″にされ
る状態フラグ１５−１や。
スタート命令６−２によって１“にされ、ストップ命令
６−３によって”０”に戻される状態フラグ１５−２が
設けられる。また、サンプリング間隔制御用ビット１５
−３が設けられる。本実施例においては、該ビット１５
−３のオフ／オンによって３．３ｍｐ４たは４２２．４
ｍｒのサンプリング周期が選択できるが、指示ピット数
を多くして、もっと多くのサンプリング周期を任意に選
択できるようにすることが可能であることは言うまでも
ない。
６−３によって”０”に戻される状態フラグ１５−２が
設けられる。また、サンプリング間隔制御用ビット１５
−３が設けられる。本実施例においては、該ビット１５
−３のオフ／オンによって３．３ｍｐ４たは４２２．４
ｍｒのサンプリング周期が選択できるが、指示ピット数
を多くして、もっと多くのサンプリング周期を任意に選
択できるようにすることが可能であることは言うまでも
ない。
項目情報設定域１６には１例えば収集すべき測定項目を
示す項目ＩＤやその収集範囲を示すアドレスが、各項目
毎に設定される。ＦＬＡＧ１６−１は収集範囲を示す論
理アドレスが有効が無効かを示すものである。
示す項目ＩＤやその収集範囲を示すアドレスが、各項目
毎に設定される。ＦＬＡＧ１６−１は収集範囲を示す論
理アドレスが有効が無効かを示すものである。
次に、第５図ないし第９図を参照して、性能測定設定部
９の処理について説明する。
９の処理について説明する。
プログラム割込みが発生すると、プログラム割込み処理
部８が起動され、プログラム割込み処理部８は、まず第
５図図示処理２ｏによって、プログラム割込みコードが
オペレーション例外（Ｘ’０１’）であるかどうかを判
定する。オペレーション例外でない場合には、従来の一
般のプログラム割込み処理を行う。オペレーション例外
である場合には。
部８が起動され、プログラム割込み処理部８は、まず第
５図図示処理２ｏによって、プログラム割込みコードが
オペレーション例外（Ｘ’０１’）であるかどうかを判
定する。オペレーション例外でない場合には、従来の一
般のプログラム割込み処理を行う。オペレーション例外
である場合には。
処理２１によって、プログラム割込みの原因となった命
令コードをフェッチし、解析する。解析した結果、性能
測定設定用命令６−１ないし６−４であることが判別し
たならば、性能測定設定部９を起動する。
令コードをフェッチし、解析する。解析した結果、性能
測定設定用命令６−１ないし６−４であることが判別し
たならば、性能測定設定部９を起動する。
性能測定設定部９は、命令コードによって、それぞれモ
ード・セット命令処理部２２．スタート命令処理部２３
．ストップ命令処理部２４．モード・リセット命令処理
部２５を呼び出し、各命令６−１ないし６−４の処理を
後述する如く実行して、処理２６によって、実行結果を
示す条件コード（ＣＣ）をセットした後９割込み発生箇
所に復帰する。
ード・セット命令処理部２２．スタート命令処理部２３
．ストップ命令処理部２４．モード・リセット命令処理
部２５を呼び出し、各命令６−１ないし６−４の処理を
後述する如く実行して、処理２６によって、実行結果を
示す条件コード（ＣＣ）をセットした後９割込み発生箇
所に復帰する。
モード・セット命令処理部２２は、第６図図示外
の如く処理する。まず、第６図図示処理３０によ ゛つ
て、第４図に図示した測定制御テーブル１４の状態フラ
グ１５−１を参照し、現在ＥＮＡＢＬＥ状態かＤＩＳＡ
ＢＬＥ状態かを調べる。ＥＮＡＢＬＥ状態であるときに
は、処理３６によってＣＣ金［エゴにして呼び出し元へ
戻る。ＤＩＳＡＢＬＥ状態であるときには、処理３１に
よって状態フラグ１５−１’ｒオンにし、ＥＮＡＢＬＥ
状態にする。
て、第４図に図示した測定制御テーブル１４の状態フラ
グ１５−１を参照し、現在ＥＮＡＢＬＥ状態かＤＩＳＡ
ＢＬＥ状態かを調べる。ＥＮＡＢＬＥ状態であるときに
は、処理３６によってＣＣ金［エゴにして呼び出し元へ
戻る。ＤＩＳＡＢＬＥ状態であるときには、処理３１に
よって状態フラグ１５−１’ｒオンにし、ＥＮＡＢＬＥ
状態にする。
次に、処理３２によって、ログエリア１３を初期設定し
、処理３３によって、モード・セット命令６−１のオペ
ランドで指定された情報にもとづいて、測定制御テーブ
ル１４に項目情報を設定する。
、処理３３によって、モード・セット命令６−１のオペ
ランドで指定された情報にもとづいて、測定制御テーブ
ル１４に項目情報を設定する。
また、処理３４によって、サンプリング間隔制御用ピッ
）１５−３ｉ“０″または１″に設定し、最後に処理３
５によって、ＣＣを正常終了を示す「０」にして、呼び
出し元へ戻る。
）１５−３ｉ“０″または１″に設定し、最後に処理３
５によって、ＣＣを正常終了を示す「０」にして、呼び
出し元へ戻る。
スタート命令処理部２３ば、第７図図示の如く処理する
。まず、第７図図示処理４０および処理４１によって、
測定制御テーブル１４の状態フラグ１５−２および１５
−１’ｉ調べる。もし、既に５ＴＡＲＴ状態であれば、
処理４９によってＣＣを「１」にし、また現在ＤＩＳＡ
ＢＬＥ状態になっていれば、処理４８によりＣＣを「２
」にして、呼び出し元へ戻る。５ＴＯＰ状態であり、Ｅ
ＮＡＢＬＥ状態であれば、処理４２に制御を移し、状態
フラグ１５−２をオンにして、Ｓ Ｔ Ａ ＲＴ状態に
する。
。まず、第７図図示処理４０および処理４１によって、
測定制御テーブル１４の状態フラグ１５−２および１５
−１’ｉ調べる。もし、既に５ＴＡＲＴ状態であれば、
処理４９によってＣＣを「１」にし、また現在ＤＩＳＡ
ＢＬＥ状態になっていれば、処理４８によりＣＣを「２
」にして、呼び出し元へ戻る。５ＴＯＰ状態であり、Ｅ
ＮＡＢＬＥ状態であれば、処理４２に制御を移し、状態
フラグ１５−２をオンにして、Ｓ Ｔ Ａ ＲＴ状態に
する。
次に、サンプリング間隔制御用ピッ）１５−３ｅ参照し
、オンであれば、処理４４でＲＶＭタイマ１２に４２２
．４ｍｔｆ設定し、オフであれば処理４５でＲＶＭタイ
マ１２に３．３ ｍｓを設定する。そして、処理４６に
よって、タイマ１２についての外部割込みマスクをオン
にし、外部割込み禁止を解除する。こうすれば、後に３
．３ ｍｓまたは４２２．４ｍｓ経過したときに外部割
込みが発生することとなる。外部割込みマスクをオンに
したならば、処理４７によってＣＣ−ｅ ｒＯＪにし呼
び出し元へ戻る。
、オンであれば、処理４４でＲＶＭタイマ１２に４２２
．４ｍｔｆ設定し、オフであれば処理４５でＲＶＭタイ
マ１２に３．３ ｍｓを設定する。そして、処理４６に
よって、タイマ１２についての外部割込みマスクをオン
にし、外部割込み禁止を解除する。こうすれば、後に３
．３ ｍｓまたは４２２．４ｍｓ経過したときに外部割
込みが発生することとなる。外部割込みマスクをオンに
したならば、処理４７によってＣＣ−ｅ ｒＯＪにし呼
び出し元へ戻る。
ストップ命令処理部２４は、第８図図示の如く処理する
。まず、処理５０によって、現在５ＴＡＲＴ状態である
かどうかを判定する。５ＴＡＲＴ状態でないときには、
処理５４によって、ＣＣを「２」にして戻る。５ＴＡＲ
Ｔ状態であれば、処理５１によって５ＴＯＰ状態に変更
し、処理５２によって、タイマ１２による外部割込みマ
スクをオンにして割込みを禁止する。これによって、サ
ンプリングは中止されることになる。処理５３によって
。
。まず、処理５０によって、現在５ＴＡＲＴ状態である
かどうかを判定する。５ＴＡＲＴ状態でないときには、
処理５４によって、ＣＣを「２」にして戻る。５ＴＡＲ
Ｔ状態であれば、処理５１によって５ＴＯＰ状態に変更
し、処理５２によって、タイマ１２による外部割込みマ
スクをオンにして割込みを禁止する。これによって、サ
ンプリングは中止されることになる。処理５３によって
。
ＣＣを［０」にして、呼び出し元へ戻る。
モード・リセット命令処理部２５は、第９図図示の如く
処理する。まず処理６０によって、現在５ＴＡＲＴ状態
であるかどうか′ｆｃ調べる。５ＴＡＲＴ状態であると
きには、処理６５によって、ＣＣ６「２」にして呼び出
し元へ戻る。次に処理６１によって、ＤＩ８’ＡＢＬＥ
状態かどうかを調べる。
処理する。まず処理６０によって、現在５ＴＡＲＴ状態
であるかどうか′ｆｃ調べる。５ＴＡＲＴ状態であると
きには、処理６５によって、ＣＣ６「２」にして呼び出
し元へ戻る。次に処理６１によって、ＤＩ８’ＡＢＬＥ
状態かどうかを調べる。
ＤＩＳＡＢＬＢ状態であるときには、処理６４によって
ＣＣを「１」にする。ＥＮＡＢＬＥ状態であるときには
、処理６２によって、ＤＩＳＡＢＬＥ状態に変更し、処
理６３によってＣＣを「０」にして、呼び出し元へ戻る
。
ＣＣを「１」にする。ＥＮＡＢＬＥ状態であるときには
、処理６２によって、ＤＩＳＡＢＬＥ状態に変更し、処
理６３によってＣＣを「０」にして、呼び出し元へ戻る
。
次に、第１０図および第１１図を参照して、性能測定処
理部１１の処理について説明する。
理部１１の処理について説明する。
外部割込みが発生すると、外部割込み処理部１０が起動
される。外部割込み処理部１０は、第１０図図示処理７
０によって、外部割込みコードがＸ’１００８’である
かどうか、すなわちＲＶＭタイマ１２による割込みであ
るかどうかを・判定する。
される。外部割込み処理部１０は、第１０図図示処理７
０によって、外部割込みコードがＸ’１００８’である
かどうか、すなわちＲＶＭタイマ１２による割込みであ
るかどうかを・判定する。
もし、そうでない場合には、従来の一般の割込み処理を
行う。ＲＶＭタイマ１２による割込みである場合には、
性能測定処理部１１に制御を移す。
行う。ＲＶＭタイマ１２による割込みである場合には、
性能測定処理部１１に制御を移す。
性能測定処理部１１は、処理７１によって、内部フラグ
をオンにする。この内部フラグは外部割込みが２重に発
生した場合に、シーケンシャルに処理するための制御フ
ラグである。次に、処理７２によって、ログエリア１３
のアドレスを７エツチし、また測定制御テーブル１４に
もとづいて。
をオンにする。この内部フラグは外部割込みが２重に発
生した場合に、シーケンシャルに処理するための制御フ
ラグである。次に、処理７２によって、ログエリア１３
のアドレスを７エツチし、また測定制御テーブル１４に
もとづいて。
測定項目を解読する。そして、解読結果に従って。
命令出現頻度測定処理部７３．ＰＳＷ・命令コード・ト
レース処理部７４９問題プログラム−モードにおける実
行命令論理アドレス分布測定処理部７５、スーパーバイ
ザ・モードにおける実行命令論理アトビス分布処理部７
６等の各種測定処理部を呼び出す。これらの処理によっ
て、ログエリア１３の所定の領域に１割込み時点の処理
装置１についての測定情報を収集する。そして、処理７
７によって１次のサンプルのために、ＲＶＭタイマ１２
に３．３ ｍｓまたは４２２．４ｍｙの値を再設定し。
レース処理部７４９問題プログラム−モードにおける実
行命令論理アドレス分布測定処理部７５、スーパーバイ
ザ・モードにおける実行命令論理アトビス分布処理部７
６等の各種測定処理部を呼び出す。これらの処理によっ
て、ログエリア１３の所定の領域に１割込み時点の処理
装置１についての測定情報を収集する。そして、処理７
７によって１次のサンプルのために、ＲＶＭタイマ１２
に３．３ ｍｓまたは４２２．４ｍｙの値を再設定し。
処理７８によって、上記内部フラグをオフにした後９割
込み発生箇所に復帰する。
込み発生箇所に復帰する。
命令出現頻度処理部７３は９例えば第１１図図示の如く
処理する。まず、第１１図図示処理８０によって、外部
割込み発生時のＰＳＷ７が退避され友外部割込み旧ＰＳ
Ｗｉフェッチする。次に処理８１によって、測定制御テ
ーブル１４のＦ ＬＡＧ１６−１を参照し、論理アドレ
スが有効であるかどうかを調べる。有効でない場合には
、直ちに処理８３に制御を移行する。有効である場合に
は。
処理する。まず、第１１図図示処理８０によって、外部
割込み発生時のＰＳＷ７が退避され友外部割込み旧ＰＳ
Ｗｉフェッチする。次に処理８１によって、測定制御テ
ーブル１４のＦ ＬＡＧ１６−１を参照し、論理アドレ
スが有効であるかどうかを調べる。有効でない場合には
、直ちに処理８３に制御を移行する。有効である場合に
は。
処理８２によって、上記口ＰＡＷから得られる命令アド
レスが、測定制御テーブル１４で指定された測定情報収
集範囲内に入っているかどうかを調べる。範囲外の場合
には、情報を収集しない。範囲内であれば、処理８３に
よって９割込み発生時の命令の命令コードおよび命令副
コードを、旧ＰＳＷの命令アドレスをもとにフェッチす
る。そして、第３図において説明した如く、処理８４に
よってログエリア１３内の相対アドレスを生成し。
レスが、測定制御テーブル１４で指定された測定情報収
集範囲内に入っているかどうかを調べる。範囲外の場合
には、情報を収集しない。範囲内であれば、処理８３に
よって９割込み発生時の命令の命令コードおよび命令副
コードを、旧ＰＳＷの命令アドレスをもとにフェッチす
る。そして、第３図において説明した如く、処理８４に
よってログエリア１３内の相対アドレスを生成し。
処理８５によって、対応する命令の出現頻度を更新する
。上記処理を設定したサンプリング同期で発生する外部
割込みごとに繰り返せば、全体としてランダマイズによ
る正確な命令出現頻度情報が得られることになる。なお
、処理装置１における。
。上記処理を設定したサンプリング同期で発生する外部
割込みごとに繰り返せば、全体としてランダマイズによ
る正確な命令出現頻度情報が得られることになる。なお
、処理装置１における。
各命令の実行時間が異なる場合には、実行時間の逆数で
重み付けを行い、収集結果を調整すればよい０ ＰＳＷ・命令コード・トレース処理部７４は。
重み付けを行い、収集結果を調整すればよい０ ＰＳＷ・命令コード・トレース処理部７４は。
割込み発生時のＰＳＷの内容または命令コードをそのま
まログエリア１３にトレースする処理を行う。実行命令
論理アドレス分布測定処理部７５および７６ＪＩ′ｉ、
予め区分された論理アドレスの範囲毎に、実行命令の出
現頻度を計数する処理を実行する。同様に、任意の測定
情報を収集する処理部を設けて、呼び出すことができる
。
まログエリア１３にトレースする処理を行う。実行命令
論理アドレス分布測定処理部７５および７６ＪＩ′ｉ、
予め区分された論理アドレスの範囲毎に、実行命令の出
現頻度を計数する処理を実行する。同様に、任意の測定
情報を収集する処理部を設けて、呼び出すことができる
。
（５）発明の詳細
な説明した如く本発明によれば、性能測定専用のハード
ウェアを有さす、任意、の性能測定項目が設定可能とな
る。特に、処理装置に従来から存在する機能を多く流用
できるので、既存の処理装置にも比較的容易に組込むこ
とができる。また。
ウェアを有さす、任意、の性能測定項目が設定可能とな
る。特に、処理装置に従来から存在する機能を多く流用
できるので、既存の処理装置にも比較的容易に組込むこ
とができる。また。
任意の大きさのログエリアを用意することができ。
柔軟性・拡張性にも優れている。さらに、サンプリング
間隔を任意に調整できるので、性能測定による通常の処
理に対するオーバーヘッドを適宜調整し゛て、いつでも
所望の測定情報を得ることができる。
間隔を任意に調整できるので、性能測定による通常の処
理に対するオーバーヘッドを適宜調整し゛て、いつでも
所望の測定情報を得ることができる。
第１図は従来方式の例、第２図は本発明の一実施例構成
、第３図は本発明に係るログエリアの例。 第４図は測定制御テーブルの例、第５図ないし第９図は
性能測定設定部の処理説明図、第１０図および第１１図
は性能測定処理部の処理説明図を示す０ 図中、１は処理装置、６−１ないし６−４は性能測定設
定用命令、８はプログラム割込み処理部。 ９は性能測定設定部、１０は外部割込み処理部。 １１は性能測定処理部、１２はタイマ、１３はログエリ
ア、１４は測定制御テーブルを表わす０特許出願人 富
士通株式会社 代理人弁理士 森 １） 寛 （外１名）ｆ７品 才１０凰
、第３図は本発明に係るログエリアの例。 第４図は測定制御テーブルの例、第５図ないし第９図は
性能測定設定部の処理説明図、第１０図および第１１図
は性能測定処理部の処理説明図を示す０ 図中、１は処理装置、６−１ないし６−４は性能測定設
定用命令、８はプログラム割込み処理部。 ９は性能測定設定部、１０は外部割込み処理部。 １１は性能測定処理部、１２はタイマ、１３はログエリ
ア、１４は測定制御テーブルを表わす０特許出願人 富
士通株式会社 代理人弁理士 森 １） 寛 （外１名）ｆ７品 才１０凰
Claims (1)
- 【特許請求の範囲】 少なくともプログラム割込み機構、タイマによる外部割
込み機構およびファームウェア機構を有するデータ処理
装置において、プログラム割込みを生じさせる性能測定
設定用命令を設けるとともに、性能測定項目に対応して
測定情報が格納されるログエリアと、性能測定項目情報
および状態制御情報が設定される測定制御テーブルとを
設け。 上記性能測定設定用命令によるプログラム割込みによっ
て起動され上記測定制御テーブルへの情報設定および性
能測定のサンプリング間隔を決定するタイマ設定を行う
ファームウェアによる性能測定設定部と、該性能測定設
定部が設定したタイマによる外部割込みによって起動さ
れ上記測定制御テーブルの内容にもとづいて上記ログエ
リアに測定情報を収集するファームウェアによる性能測
定処理部とをそなえたことを特徴とするファームウェア
による性能測定システム。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113317A JPS593651A (ja) | 1982-06-30 | 1982-06-30 | フア−ムウエアによる性能測定システム |
| KR1019830002878A KR870000115B1 (ko) | 1982-06-30 | 1983-06-27 | 데이타 처리 시스템 |
| CA000431520A CA1198825A (en) | 1982-06-30 | 1983-06-29 | Data processing system having a performance measurement system |
| DE8383303786T DE3379851D1 (en) | 1982-06-30 | 1983-06-30 | Data processing system |
| BR8303530A BR8303530A (pt) | 1982-06-30 | 1983-06-30 | Sistema de processamento de dados |
| US06/509,610 US4601008A (en) | 1982-06-30 | 1983-06-30 | Data processing system |
| ES523749A ES523749A0 (es) | 1982-06-30 | 1983-06-30 | Sistema de proceso de datos. |
| AU16411/83A AU546369B2 (en) | 1982-06-30 | 1983-06-30 | Data processing system |
| EP83303786A EP0098169B1 (en) | 1982-06-30 | 1983-06-30 | Data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113317A JPS593651A (ja) | 1982-06-30 | 1982-06-30 | フア−ムウエアによる性能測定システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS593651A true JPS593651A (ja) | 1984-01-10 |
| JPS6226732B2 JPS6226732B2 (ja) | 1987-06-10 |
Family
ID=14609160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113317A Granted JPS593651A (ja) | 1982-06-30 | 1982-06-30 | フア−ムウエアによる性能測定システム |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4601008A (ja) |
| EP (1) | EP0098169B1 (ja) |
| JP (1) | JPS593651A (ja) |
| KR (1) | KR870000115B1 (ja) |
| AU (1) | AU546369B2 (ja) |
| BR (1) | BR8303530A (ja) |
| CA (1) | CA1198825A (ja) |
| DE (1) | DE3379851D1 (ja) |
| ES (1) | ES523749A0 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199239A (ja) * | 1987-10-26 | 1989-08-10 | Nec Corp | 計算機システム用性能分析診断システム |
| US7200824B1 (en) * | 2004-11-16 | 2007-04-03 | Altera Corporation | Performance/power mapping of a die |
| JP2009075812A (ja) * | 2007-09-20 | 2009-04-09 | Fujitsu Microelectronics Ltd | プロファイリング方法及びプログラム |
| WO2009147738A1 (ja) * | 2008-06-05 | 2009-12-10 | 富士通株式会社 | 情報処理装置及びその制御方法並びにモニタプログラム |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6024647A (ja) * | 1983-07-20 | 1985-02-07 | Hitachi Ltd | システムの自律化資源管理方式 |
| US5047919A (en) * | 1986-04-03 | 1991-09-10 | Harris Corporation | Method and apparatus for monitoring software execution in a parallel multiprocessor computer system |
| US5283907A (en) * | 1986-05-20 | 1994-02-01 | Robert Bosch Gmbh | Process for safeguarding transfer of data from a temporary part into a main part of a non-volatile memory |
| US5062055A (en) * | 1986-09-02 | 1991-10-29 | Digital Equipment Corporation | Data processor performance advisor |
| US4849879A (en) * | 1986-09-02 | 1989-07-18 | Digital Equipment Corp | Data processor performance advisor |
| US4910663A (en) * | 1987-07-10 | 1990-03-20 | Tandem Computers Incorporated | System for measuring program execution by replacing an executable instruction with interrupt causing instruction |
| US4905171A (en) * | 1987-11-09 | 1990-02-27 | International Business Machines Corporation | Workstation controller performance monitor |
| US5003462A (en) * | 1988-05-31 | 1991-03-26 | International Business Machines Corporation | Apparatus and method for implementing precise interrupts on a pipelined processor with multiple functional units with separate address translation interrupt means |
| US5369764A (en) * | 1990-04-25 | 1994-11-29 | Blair; Gary L. | Method for sharing access to database elements in a data processing system |
| EP0503928B1 (en) * | 1991-03-11 | 1999-07-07 | Sun Microsystems, Inc. | Method and apparatus for optimizing cost-based heuristic instruction schedule |
| US5301312A (en) * | 1991-08-21 | 1994-04-05 | International Business Machines Corporation | Method and system for utilizing benign fault occurrence to measure interrupt-blocking times |
| JP3290280B2 (ja) * | 1994-01-13 | 2002-06-10 | 株式会社東芝 | 情報処理装置 |
| AU1994695A (en) * | 1994-03-14 | 1995-10-03 | Green Hills Software, Inc. | Optimizing time and testing of higher level language programs |
| JP3727382B2 (ja) * | 1994-12-26 | 2005-12-14 | 三菱電機株式会社 | 制御ソフトウェア実行システムの制御方法 |
| US5881222A (en) * | 1995-01-23 | 1999-03-09 | International Business Machines Corporation | Method and apparatus for detecting performance problems in a windows-based computer system |
| US6148437A (en) * | 1998-05-04 | 2000-11-14 | Hewlett-Packard Company | System and method for jump-evaluated trace designation |
| US6681240B1 (en) | 1999-05-19 | 2004-01-20 | International Business Machines Corporation | Apparatus and method for specifying maximum interactive performance in a logical partition of a computer system independently from the maximum interactive performance in other partitions |
| US6959291B1 (en) | 1999-05-19 | 2005-10-25 | International Business Machines Corporation | Management of a concurrent use license in a logically-partitioned computer |
| US6691146B1 (en) | 1999-05-19 | 2004-02-10 | International Business Machines Corporation | Logical partition manager and method |
| US6467007B1 (en) * | 1999-05-19 | 2002-10-15 | International Business Machines Corporation | Processor reset generated via memory access interrupt |
| US7770034B2 (en) * | 2003-12-16 | 2010-08-03 | Intel Corporation | Performance monitoring based dynamic voltage and frequency scaling |
| US7346787B2 (en) * | 2004-12-07 | 2008-03-18 | Intel Corporation | System and method for adaptive power management |
| US7814485B2 (en) * | 2004-12-07 | 2010-10-12 | Intel Corporation | System and method for adaptive power management based on processor utilization and cache misses |
| WO2007043144A1 (ja) * | 2005-10-05 | 2007-04-19 | Hewlett-Packard Development Company, L.P. | 負荷試験装置およびその方法 |
| US9766672B2 (en) | 2007-12-28 | 2017-09-19 | Intel Corporation | System for managing power provided to a processor or memory based on a measured memory consumption characteristic |
| US7971084B2 (en) | 2007-12-28 | 2011-06-28 | Intel Corporation | Power management in electronic systems |
| US20110145559A1 (en) * | 2009-12-16 | 2011-06-16 | Thomson Steven S | System and method for controlling central processing unit power with guaranteed steady state deadlines |
| US9104411B2 (en) | 2009-12-16 | 2015-08-11 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
| US9128705B2 (en) * | 2009-12-16 | 2015-09-08 | Qualcomm Incorporated | System and method for controlling central processing unit power with reduced frequency oscillations |
| US9176572B2 (en) | 2009-12-16 | 2015-11-03 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
| US8650426B2 (en) | 2009-12-16 | 2014-02-11 | Qualcomm Incorporated | System and method for controlling central processing unit power in a virtualized system |
| US8689037B2 (en) | 2009-12-16 | 2014-04-01 | Qualcomm Incorporated | System and method for asynchronously and independently controlling core clocks in a multicore central processing unit |
| US8909962B2 (en) * | 2009-12-16 | 2014-12-09 | Qualcomm Incorporated | System and method for controlling central processing unit power with guaranteed transient deadlines |
| US8775830B2 (en) | 2009-12-16 | 2014-07-08 | Qualcomm Incorporated | System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature |
| US9563250B2 (en) | 2009-12-16 | 2017-02-07 | Qualcomm Incorporated | System and method for controlling central processing unit power based on inferred workload parallelism |
| US8370665B2 (en) | 2010-01-11 | 2013-02-05 | Qualcomm Incorporated | System and method of sampling data within a central processing unit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3688263A (en) * | 1971-04-19 | 1972-08-29 | Burroughs Corp | Method and apparatus for diagnosing operation of a digital processor |
| US3771144A (en) * | 1972-07-24 | 1973-11-06 | Ibm | Clock for computer performance measurements |
| US3906454A (en) * | 1973-05-18 | 1975-09-16 | Bell Telephone Labor Inc | Computer monitoring system |
| US4205370A (en) * | 1975-04-16 | 1980-05-27 | Honeywell Information Systems Inc. | Trace method and apparatus for use in a data processing system |
| US4355389A (en) * | 1977-03-15 | 1982-10-19 | Tokyo Shibaura Electric Co., Ltd. | Microprogrammed information processing system having self-checking function |
| US4231106A (en) * | 1978-07-13 | 1980-10-28 | Sperry Rand Corporation | Performance monitor apparatus and method |
-
1982
- 1982-06-30 JP JP57113317A patent/JPS593651A/ja active Granted
-
1983
- 1983-06-27 KR KR1019830002878A patent/KR870000115B1/ko not_active IP Right Cessation
- 1983-06-29 CA CA000431520A patent/CA1198825A/en not_active Expired
- 1983-06-30 AU AU16411/83A patent/AU546369B2/en not_active Ceased
- 1983-06-30 ES ES523749A patent/ES523749A0/es active Granted
- 1983-06-30 US US06/509,610 patent/US4601008A/en not_active Expired - Lifetime
- 1983-06-30 BR BR8303530A patent/BR8303530A/pt not_active IP Right Cessation
- 1983-06-30 DE DE8383303786T patent/DE3379851D1/de not_active Expired
- 1983-06-30 EP EP83303786A patent/EP0098169B1/en not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01199239A (ja) * | 1987-10-26 | 1989-08-10 | Nec Corp | 計算機システム用性能分析診断システム |
| US7200824B1 (en) * | 2004-11-16 | 2007-04-03 | Altera Corporation | Performance/power mapping of a die |
| JP2009075812A (ja) * | 2007-09-20 | 2009-04-09 | Fujitsu Microelectronics Ltd | プロファイリング方法及びプログラム |
| WO2009147738A1 (ja) * | 2008-06-05 | 2009-12-10 | 富士通株式会社 | 情報処理装置及びその制御方法並びにモニタプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| BR8303530A (pt) | 1984-02-07 |
| EP0098169A3 (en) | 1985-10-09 |
| AU546369B2 (en) | 1985-08-29 |
| KR870000115B1 (ko) | 1987-02-11 |
| ES8405173A1 (es) | 1984-05-16 |
| EP0098169B1 (en) | 1989-05-10 |
| AU1641183A (en) | 1984-01-05 |
| CA1198825A (en) | 1985-12-31 |
| EP0098169A2 (en) | 1984-01-11 |
| US4601008A (en) | 1986-07-15 |
| KR840005227A (ko) | 1984-11-05 |
| JPS6226732B2 (ja) | 1987-06-10 |
| DE3379851D1 (en) | 1989-06-15 |
| ES523749A0 (es) | 1984-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS593651A (ja) | フア−ムウエアによる性能測定システム | |
| US6915416B2 (en) | Apparatus and method for microcontroller debugging | |
| US4635193A (en) | Data processor having selective breakpoint capability with minimal overhead | |
| US5889981A (en) | Apparatus and method for decoding instructions marked with breakpoint codes to select breakpoint action from plurality of breakpoint actions | |
| US10970192B2 (en) | Debugging support unit for microprocessor | |
| US4323963A (en) | Hardware interpretive mode microprocessor | |
| US7752427B2 (en) | Stack underflow debug with sticky base | |
| JP5905911B2 (ja) | シングルステップ実行を用いる診断コード | |
| EP1967950A2 (en) | Multiprocessor system for continuing program execution upon detection of abnormality | |
| EP1125199B1 (en) | Method of debugging a program thread | |
| US6347368B1 (en) | Microcomputing device for exchanging data while executing an application | |
| JPH1124959A (ja) | マイクロプロセッサのトレース情報出力方法 | |
| JP2002268915A (ja) | 非整列メモリアクセスを監視するシステムおよび方法 | |
| JP3133730B2 (ja) | 割り込み方法及び回路 | |
| JPS5953955A (ja) | 性能測定方式 | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| US20050120348A1 (en) | Method of determining information about the processes which run in a program-controlled unit during the execution of a program by the program-controlled unit | |
| JPS6259818B2 (ja) | ||
| JPS6358552A (ja) | マイクロプロセサ | |
| JPH02202646A (ja) | マイクロプログラム制御装置 | |
| JPH05120081A (ja) | 情報処理装置 | |
| JPH0659931A (ja) | デバッグ装置 | |
| JPS604492B2 (ja) | 計算機 | |
| JPS638841A (ja) | 割込み受取り装置 |