JPS593605Y2 - wideband amplifier circuit - Google Patents

Description

【考案の詳細な説明】 本考案は広帯域増幅回路に関し、特に当業者間に周知の
利得帯域幅積二倍増幅器（以下、Ｆｔダブラ増幅器とす
る）の改良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to wideband amplifier circuits, and more particularly to improvements in gain-bandwidth product doubling amplifiers (hereinafter referred to as Ft doubler amplifiers) well known to those skilled in the art.

カール・バッチニスの発明に係るＦｔダブラ増幅器は、
特公昭５０−２６８９９に開示され、その特許権は本出
願の出願人が有する。The Ft doubler amplifier invented by Karl Batniss is
It was disclosed in Japanese Patent Publication No. 50-26899, and the patent right is owned by the applicant of the present application.

Ｆｔダブラ増幅器は、従来の１対の差動トランジスタの
エミッタ間に、これらと同じエミッタ信号電流を流す１
対のトランジスタを新たに付加しそのコレクタを１対の
出力端子に交差して接続することによって、電流利得を
２倍にし、増幅器の上限周波数を高くするものである。The Ft doubler amplifier is a single amplifier that passes the same emitter signal current between the emitters of a pair of conventional differential transistors.
By adding a new pair of transistors and connecting their collectors across the pair of output terminals, the current gain is doubled and the upper limit frequency of the amplifier is increased.

ところで、市販の半導体素子の利得帯域幅積（Ｆｔ）は
充分に大きくないので、Ｆｔダブラ増幅器は、既存の広
帯域測定器、特にオシロスコープには必要欠くべからざ
るものとなっている。By the way, since the gain-bandwidth product (Ft) of commercially available semiconductor devices is not large enough, Ft doubler amplifiers are indispensable for existing broadband measuring instruments, especially oscilloscopes.

第１図は、このようなＦｔダブラ増幅器の典型的な一例
を示す回路図である。FIG. 1 is a circuit diagram showing a typical example of such an Ft doubler amplifier.

第１図において、差動入力信号電圧が、１対の入力端子
１０．１２、即ち特性の相等しい２対のトランジスタ１
３．１４及び１５．１６のトランジスタ１３．１６のベ
ースに印加される。In FIG. 1, the differential input signal voltage is applied to a pair of input terminals 10 and 12, that is, two pairs of transistors 1 with the same characteristics.
3.14 and 15.16 to the base of transistor 13.16.

夫々の対のトランジスタのエミッタは、夫々エミッタ結
合抵抗器１７．１８を介して接続し、且つ抵抗値の等し
い抵抗器１９〜２２を介して適当な電圧源（この場合に
は、アース）に接続している。The emitters of each pair of transistors are connected through emitter-coupled resistors 17 and 18, respectively, and connected to a suitable voltage source (in this case, ground) through resistors 19 to 22 of equal resistance. are doing.

内側のトランジスタ１４．１５のベース・バイアス電圧
は、可変抵抗器２３と固定抵抗器２４とからなる可変抵
抗分圧器から供給される。The base bias voltage of the inner transistors 14,15 is supplied from a variable resistor divider consisting of a variable resistor 23 and a fixed resistor 24.

トランジスタ１３〜１６のコレクタは、夫々、加算増幅
器として動作するベース接地増幅器２５．２６を介して
、出力端子２７．２Ｂに交差して接続している。The collectors of transistors 13-16 are each cross-connected to output terminal 27.2B via a common-base amplifier 25.26, which operates as a summing amplifier.

抵抗器２９．３０からなる抵抗分圧器は、トランジスタ
２５．２６のベース・バイアス電圧供給用であり、トラ
ンジスタ２５．２６のコレクタは夫々負荷抵抗器３１．
３２を介して適当な電圧源に接続している。A resistive voltage divider consisting of resistors 29, 30 is for the base bias voltage supply of transistors 25, 26, the collectors of which are respectively connected to load resistors 31, .
32 to a suitable voltage source.

以下、第１図のＦｔダブラ増幅器の動作について説明す
るが、この増幅器は当業者間に周知であるので簡単な説
明に止める。The operation of the Ft doubler amplifier shown in FIG. 1 will be described below, but since this amplifier is well known to those skilled in the art, only a brief explanation will be given.

尚、詳細は上述の公告公報を参照されたい。For details, please refer to the above-mentioned public notice.

１対のエミッタ結合トランジスタのみを有する従来の差
動増幅器とは異なり、第１のトランジスタ対１３，１４
が入力端子１０に印加された入力信号電圧を増幅し、第
２のトランジスタ対１５．１６が入力端子１２に印加さ
れた入力信号電圧を増幅する。Unlike conventional differential amplifiers that have only one pair of emitter-coupled transistors, the first transistor pair 13, 14
amplifies the input signal voltage applied to the input terminal 10, and a second transistor pair 15,16 amplifies the input signal voltage applied to the input terminal 12.

抵抗器１９．２０を流れる電流は、夫々、トランジスタ
１３．１４のエミッタ電圧を抵抗器１９．２０の抵抗値
で除した値であり、結合抵抗器１７を流れる信号電流は
、トランジスタ１３，１４間のエミッタ電位差を抵抗器
１７の抵抗値で除した値である。The current flowing through the resistors 19, 20 is the emitter voltage of the transistor 13, 14 divided by the resistance value of the resistor 19, 20, respectively, and the signal current flowing through the coupling resistor 17 is the value obtained by dividing the emitter voltage of the transistor 13, 14 by the resistance value of the resistor 19, 20. is the value obtained by dividing the emitter potential difference by the resistance value of the resistor 17.

一方、トランジスタ１３のコレクターエミッタ電流は、
抵抗器１７．１９を流れる電流の和で゛あり、同様に、
トランジスタ１４のコレクターエミッタ間の電流は、抵
抗器１７．２０を流れる電流の和となる。On the other hand, the collector emitter current of transistor 13 is
is the sum of the currents flowing through resistors 17 and 19, and similarly,
The collector-emitter current of transistor 14 is the sum of the currents flowing through resistor 17.20.

第２のトランジスタ対１５．１６の動作は、第１のトラ
ンジスタ対１３．１４と同一であるが、トランジスタ１
３．１６への入力信号は互いに逆方向に変化することに
留意されたい。The operation of the second transistor pair 15.16 is identical to the first transistor pair 13.14, but transistors 1
Note that the input signals to 3.16 vary in opposite directions.

さて、トランジスタ１３のベース電圧が増加すると、ト
ランジスタ１３．１６のコレクタ電流は夫々増加及び減
少し、トランジスタ１４．１５のコレクタ電流は夫々減
少及び増加する。Now, as the base voltage of transistor 13 increases, the collector currents of transistors 13.16 increase and decrease, respectively, and the collector currents of transistors 14.15 decrease and increase, respectively.

トランジスタ１３．１５の増加したコレクタ電流をトラ
ンジスタ２５のエミ゛７゛夕で加算し、一方トランジス
タ１４．１６の減少したコレクタ電流をトランジスタ２
６のエミッタで加算すると、負荷抵抗器３１と３２の両
端、即ち、出力端子２７．２８に夫々減少及び増加する
差動出力電圧が生ずる。The increased collector current of transistor 13.15 is summed at the emitter of transistor 25, while the decreased collector current of transistor 14.16 is added to transistor 2.
6 emitters results in decreasing and increasing differential output voltages across load resistors 31 and 32, ie, output terminals 27, 28, respectively.

尚、上述の場合とは逆に、入力端子１０への入力信号が
減少すると、第１図の回路は逆の動作を行うことは明ら
かである。It is clear that, contrary to the above case, if the input signal to the input terminal 10 decreases, the circuit of FIG. 1 performs the opposite operation.

可変抵抗器２３は、トランジスタ１３〜１６全部のベー
ス・バイアス電圧が、入力信号が印加されない静的状態
で、等しくなるように調節される。Variable resistor 23 is adjusted so that the base bias voltages of all transistors 13-16 are equal in a static state with no input signal applied.

第１図の増幅器を最適のバランス状態で動作させるため
には、抵抗器１７．１８を流れる電流が常に等しくなる
ようにする必要がある。In order to operate the amplifier of FIG. 1 in optimal balance, it is necessary to ensure that the currents flowing through resistors 17, 18 are always equal.

しかし、実際には、トランジスタ１３〜１６及び結合抵
抗器１７．１８に、電気的及びその他の物理的特性の相
違があるので、上述の如き理想状態を維持できる回路の
実現は殆んど不可能である。However, in reality, since the transistors 13 to 16 and the coupling resistors 17 and 18 have differences in electrical and other physical characteristics, it is almost impossible to realize a circuit that can maintain the ideal state as described above. It is.

したがって、新に調節や補償を目的とする複雑な回路網
を付加する必要がある。Therefore, it is necessary to add a new complex circuit network for the purpose of adjustment and compensation.

したがって、本考案の目的は、簡単な構成で、トランジ
スタのバイアス電圧を自動的に平衡化するように改良し
た広帯域増幅回路を提供するものである。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an improved wideband amplifier circuit which has a simple structure and automatically balances the bias voltages of transistors.

本考案に係る広帯域増幅回路の改良点を簡単に言えば、
エミッタ結合抵抗器１７．１８を流れる信号電流の差が
最小となるように、内側のトランジスタ１４．１５のベ
ース・バイアス電圧を制御する差動増幅器（或いは、演
算増幅器）を設けたことである。To put it simply, the improvement points of the broadband amplifier circuit according to the present invention are as follows.
A differential amplifier (or operational amplifier) is provided to control the base bias voltage of the inner transistor 14.15 so that the difference in signal currents flowing through the emitter-coupled resistors 17.18 is minimized.

以下、第２図に示す回路を参照し、本考案に係る広帯域
増幅回路の実施例を詳細に説明する。Hereinafter, embodiments of the broadband amplifier circuit according to the present invention will be described in detail with reference to the circuit shown in FIG.

尚、第１図に対応する素子には同一符号が付しである。Note that elements corresponding to those in FIG. 1 are given the same reference numerals.

第１図の従来例と第２図の本考案の実施例の相違点は、
第１図の可変抵抗分圧器２３．２４を、差動増幅器３３
と抵抗器３４〜３８から構成されるバイアス回路、即ち
自動的にベース・バイアス電圧を調節するバイアス回路
で置換したものである。The differences between the conventional example shown in Figure 1 and the embodiment of the present invention shown in Figure 2 are as follows:
The variable resistor voltage dividers 23 and 24 in FIG.
and resistors 34 to 38, that is, a bias circuit that automatically adjusts the base bias voltage.

尚、抵抗器３４〜３８は相互に等しい抵抗値を有し、且
つその抵抗器は１９．２２の抵抗値に比較して充分に大
きいことが望ましい。Note that it is desirable that the resistors 34 to 38 have mutually equal resistance values, and that the resistors are sufficiently larger than the resistance value of 19.22.

差動増幅器３３と抵抗器３４〜３８からなる上述のバイ
アス回路の動作は次の通りである。The operation of the above-mentioned bias circuit consisting of the differential amplifier 33 and the resistors 34 to 38 is as follows.

抵抗器３４、３５は、結合抵抗器１７の両端に生じた信
号電圧を検知し、検知電圧を増幅器３３の入力端子に印
加する。Resistors 34 and 35 sense the signal voltage developed across coupling resistor 17 and apply the sensed voltage to the input terminal of amplifier 33.

同様に、抵抗器３６．３７は、結合抵抗器１８の両端に
生じた信号電圧を検知し、検知電圧を増幅器３３の入力
端子に印加する。Similarly, resistors 36 , 37 sense the signal voltage developed across coupling resistor 18 and apply the sensed voltage to the input terminal of amplifier 33 .

さて、入力手段である入力端子１０，１２に印加される
入力信号が、夫々、急激に正及び負方向に変化したとす
ると、抵抗器１７、１８を流れる電流は、共に下方向、
即ち、夫々トランジスタ１３から１４及びトランジスタ
１５から１６の方向に流れる。Now, if the input signals applied to the input terminals 10 and 12, which are input means, suddenly change in the positive and negative directions, respectively, the currents flowing through the resistors 17 and 18 will both be in the downward direction,
That is, the current flows from transistors 13 to 14 and from transistors 15 to 16, respectively.

したがって、この場合、抵抗器１７．１８での電圧降下
の極性は夫々の抵抗器の上端が正となる。Therefore, in this case, the polarity of the voltage drop across resistors 17 and 18 is positive at the top of each resistor.

結合抵抗器１７．１８での電圧降下に差があれば、バイ
アス回路は、トランジスタ１４゜１５のベースに平衡化
電圧を印加するように動作する。If there is a difference in the voltage drops across the coupling resistors 17,18, the bias circuit operates to apply a balancing voltage to the bases of the transistors 14-15.

この動作は、本考案に係るバイアス回路に特有の接続方
法による。This operation is based on a connection method specific to the bias circuit according to the present invention.

即ち、抵抗器３４を介して抵抗器１７に生じた正電圧と
、抵抗器３７を介して抵抗器１８に生じた負電圧とを増
幅器３３の非反転入力端子に印加し、且つ、抵抗器３５
を介して抵抗器１７に生じた負電圧と、抵抗器３６を介
して抵抗器１８に生じた正電圧を増幅器３３の反転入力
端に印加するように接続したことによる。That is, the positive voltage generated in the resistor 17 via the resistor 34 and the negative voltage generated in the resistor 18 via the resistor 37 are applied to the non-inverting input terminal of the amplifier 33, and the resistor 35
This is because the negative voltage generated in the resistor 17 via the resistor 17 and the positive voltage generated in the resistor 18 via the resistor 36 are connected to be applied to the inverting input terminal of the amplifier 33.

抵抗器１７での電圧降下が、何らかの理由で、抵抗器１
８での電圧降下よりも大きくなれば、増幅器３３はトラ
ンジスタ１４，１５のベースにより高いバイアス電圧を
印加するので、抵抗器１７．１８を流れる電流は夫々減
少及び増加する。For some reason, the voltage drop across resistor 17
If the voltage drop across resistors 17 and 18 is greater than that, amplifier 33 applies a higher bias voltage to the bases of transistors 14 and 15, so that the current through resistors 17 and 18 decreases and increases, respectively.

逆に、抵抗器１７での電圧降下が抵抗器１８での電圧降
下よりも小さくなったとすると、増幅器３３はトランジ
スタ１４．１５のベースにより低いバイアス電圧を印加
することになるので、今度は抵抗器１７．１Ｂを流れる
電流は夫々増加及び減少する。Conversely, if the voltage drop across resistor 17 were to be smaller than the voltage drop across resistor 18, amplifier 33 would apply a lower bias voltage to the base of transistor 14.15; The current flowing through 17.1B increases and decreases, respectively.

バイアス回路は、自動的に動作するので、結合抵抗器１
７．１Ｂを流れる電流は、自動的に平衡状態に達するこ
とは明らかである。The bias circuit operates automatically, so the coupling resistor 1
It is clear that the current flowing through 7.1B automatically reaches an equilibrium state.

上述の説明から判るように、受動回路素子である抵抗器
３４〜３８に接続した差動増幅器３３は、エミッタ結合
抵抗器１７，１８を流れる電流を自動的に等しくするよ
うに動作するので、出力端子２７．２Ｂには充分に平衡
のとれた出力信号が発生し、増幅回路が最小動作ひずみ
で最大出力を出すよう動作する。As can be seen from the above description, the differential amplifier 33 connected to the resistors 34 to 38, which are passive circuit elements, operates to automatically equalize the currents flowing through the emitter-coupled resistors 17 and 18, so that the output A sufficiently balanced output signal is generated at terminal 27.2B, and the amplifier circuit operates to provide maximum output with minimum operating distortion.

第２図に示す本考案の実施例では、トランジスタ１３〜
１６の電気的、その他の物理的特性の不整合も、回路動
作に問題となる程の影響を及ぼさない。In the embodiment of the invention shown in FIG.
Mismatches in the electrical and other physical properties of 16 do not significantly affect circuit operation.

更に、内側のトランジスタ１４，１５のベース・バイア
ス電圧は、外側トランジスタ１３．１６のベース・バイ
アス電圧に自動的に追随するので、設計の際の自由度は
大きいと言える。Furthermore, since the base bias voltages of the inner transistors 14, 15 automatically follow the base bias voltages of the outer transistors 13, 16, there is a large degree of freedom in design.

このことは、本考案に係る増幅器は、従来例と異なり、
内側のトランジスタ１４．１５のベース・バイアス電圧
或いは他の外部電圧を手動で調節する必要がないことを
意味する。This means that the amplifier according to the present invention, unlike the conventional example,
This means that there is no need to manually adjust the base bias voltage of the inner transistors 14,15 or other external voltages.

以上、本考案の好適な実施例を説明したが、本実施例の
変形及び変更は当業者にとって自明である。Although the preferred embodiment of the present invention has been described above, modifications and changes to this embodiment will be obvious to those skilled in the art.

例えば、トランジスタ１３〜１６はＰＮＰ型でもよいし
、抵抗器１９〜２２の共通端子を接地しないで、他の適
当な電圧源に接続してもよい。For example, transistors 13-16 may be of PNP type, or the common terminals of resistors 19-22 may be connected to another suitable voltage source without being grounded.

設計の都合上、例えばより高い人力インピーダンスが必
要であれば、抵抗器３４〜３７は、エミッタ結合抵抗器
１７、１８夫々の電圧降下を検知する２個の差動増幅器
で置換してもよい。For design reasons, for example if a higher human power impedance is required, resistors 34-37 may be replaced by two differential amplifiers sensing the voltage drop across emitter-coupled resistors 17, 18, respectively.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は従来のＦｔダブラ増幅器を示す回路図、第２図
は本考案に係る広帯域増幅回路の一実施例を示す回路図
。 １３、１４及び１５．１６・・・・・・夫々対をなすト
ランジスタ、１７．１Ｂ・・・・・・結合抵抗器、３３
・・・・・・差動増幅器、３４〜３Ｂ・・・・・・抵抗
器。FIG. 1 is a circuit diagram showing a conventional Ft doubler amplifier, and FIG. 2 is a circuit diagram showing an embodiment of a wideband amplifier circuit according to the present invention. 13, 14 and 15.16...each pair of transistors, 17.1B...coupling resistor, 33
...Differential amplifier, 34-3B...Resistor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 夫々一方のトランジスタのベース間に差動入力信号を受
け、他方のトランジスタのベースに共通バイアス電圧を
印加し、コレクタ出力を１対の出力端子に交差接続し、
エミッタ間を結合抵抗で相互接続した２個のエミッタ結
合トランジスタ対を含む広帯域増幅回路において、上記
共通バイアス電圧は、夫々抵抗を介して上記１対のエミ
ッタ結合抵抗の両端電圧を上記一方のトランジスタのエ
ミッタが非反転入力端側となるように入力する差動増幅
器の出力により得ることを特徴とする広帯域増幅回路。each receiving a differential input signal between the bases of one transistor, applying a common bias voltage to the bases of the other transistor, and cross-connecting the collector outputs to the pair of output terminals;
In a broadband amplifier circuit including a pair of emitter-coupled transistors whose emitters are interconnected by a coupling resistor, the common bias voltage is applied to the voltage across the pair of emitter-coupled resistors via the respective resistors. 1. A wideband amplifier circuit characterized in that a wideband amplifier is obtained by the output of a differential amplifier inputted so that its emitter is on the non-inverting input end side.