JPS5933930A - Reference voltage generating circuit for a/d conversion - Google Patents
Reference voltage generating circuit for a/d conversionInfo
- Publication number
- JPS5933930A JPS5933930A JP14263082A JP14263082A JPS5933930A JP S5933930 A JPS5933930 A JP S5933930A JP 14263082 A JP14263082 A JP 14263082A JP 14263082 A JP14263082 A JP 14263082A JP S5933930 A JPS5933930 A JP S5933930A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- video signal
- circuit
- conversion
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、アナログ・ディジタル変換（以下、Ａ／Ｄ変
換と略記する）のための基準電圧発生回路に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a reference voltage generation circuit for analog-to-digital conversion (hereinafter abbreviated as A/D conversion).
映像信号を、陰極線管（ＣＲＴ）ディスプレイによって
ではなく、液晶表示デバイス、ＬＥＤ表示デバイス等の
マトリクス表示装置によって表示しようとすると一般に
ディジタル信号によシ輝度制御を行なうことが多く、そ
の場合、信号形式をアナログ信号からディジタル信号に
変換してやるこ′とが必要になる。When video signals are to be displayed not on a cathode ray tube (CRT) display but on a matrix display device such as a liquid crystal display device or an LED display device, brightness control is generally performed using digital signals. It is necessary to convert from an analog signal to a digital signal.
本発明は、このような事情から必要になる映像信号のＡ
／Ｄ変換器における基準電圧の発生回路に関するもので
ある。The present invention aims to improve the A of the video signal which is required due to such circumstances.
The present invention relates to a reference voltage generation circuit in a /D converter.
第１図は映像信号の従来のＡ／Ｄ変換器を示す回路図で
ある。同図において、１はＡ／Ｄ変換器、２は電圧比較
器、３＃ｉ符号化回路、４と５は入力端子、である。FIG. 1 is a circuit diagram showing a conventional A/D converter for video signals. In the figure, 1 is an A/D converter, 2 is a voltage comparator, 3#i encoding circuit, and 4 and 5 are input terminals.
第１図において、（ｋ−Ｎ個の電圧比較器２の一方の入
力端子には映像信号Ｖｇを共通に印加し１、他方の入力
端子には電圧比較器毎に異なった基準電圧をそれぞれ印
加する。各電圧比較器２け、一方の入力端子に印加され
た映像信号が他方の入力端子に印加された基準電圧を越
えると、その出力が変化し、この変化した出力は符号化
回路３で２進符号化され、その結果、入力アナログ映像
信号のディジタル出方値Ｄｏ、Ｄｌ９曲・・Ｄｉを得る
。各電圧比較器２に印加される各基準電圧は、第１図に
おいて入力端子４と入力端子５０間に印加される電圧を
抵抗Ｒ１を几２．・・聞Ｒｋ−２で分割することによシ
得る。In Fig. 1, a video signal Vg is commonly applied to one input terminal of k-N voltage comparators 2, and a different reference voltage is applied to each voltage comparator to the other input terminal. When the video signal applied to one input terminal of each of the two voltage comparators exceeds the reference voltage applied to the other input terminal, its output changes, and this changed output is sent to the encoding circuit 3. As a result, digital output values Do, Dl9 songs...Di of the input analog video signal are obtained.Each reference voltage applied to each voltage comparator 2 is connected to the input terminal 4 in FIG. This can be achieved by dividing the voltage applied between the input terminals 50 by the resistors R1 and Rk-2.
第２図は、第１図のＡ、／Ｄ変換器における映像信号レ
ベルとＡ／Ｄ変換用基準電圧とのレベル関係を示す説明
図である。同図（映像信号を負極性形式で示した）にお
いて、Ｓけ水平同期信号を、Ｂは黒レベルを、Ｗは白レ
ベルをそれぞれ示している。FIG. 2 is an explanatory diagram showing the level relationship between the video signal level and the A/D conversion reference voltage in the A/D converter of FIG. 1. In the figure (in which the video signal is shown in negative polarity format), S represents the horizontal synchronizing signal, B represents the black level, and W represents the white level.
第１図および第２図を参照する。映像信号を直線的にに
＠に量子化する場合、映像信号の最も黒い情報つまシ黒
レベルＢを量子化するための１階調分、および最も白い
情報つまシ白レベルＷを量子化するための１階調分とし
て映像信号振幅の−に
のレベルを分割する抵抗ＲＨ、Ｒ，Ｌを、入力Ｍｊ：子
４と電源電圧ＶＤＤＯ間にはＩ’（Ｈを、入力端子５と
アース電位との間にはＲＬを、の如く挿入し、映像信号
の振幅に対して入力端子４と入力端子５の間の電位を分
割し基準電圧として設定する必要がある。Please refer to FIGS. 1 and 2. When linearly quantizing a video signal to @, one gradation is used to quantize the blackest information block B of the video signal, and the white level W of the whitest information block is quantized. Resistors RH, R, and L that divide the negative level of the video signal amplitude as one gradation of It is necessary to insert RL between them as shown below, and divide the potential between the input terminals 4 and 5 with respect to the amplitude of the video signal and set it as a reference voltage.
ここで入力端子４の電位をｖＨ５入力端子５の電位をｖ
Ｌと呼ぶことにする。以上述べた従来のＡ／Ｄ変換器に
おいては、基準電位ｖＨ、ｖＬを電源電圧ＶＤＤとアー
ス電位の間に直列に接続して挿入した抵抗１？、Ｈ，Ｉ
も１．几２．・曲・工ｔｋ−２，ＲＬにょシ分割して得
ているため、電源電圧ＶＤＤの変化に対して基準電位Ｖ
Ｈ，ｖＬは比例して変化することになる。従って映像信
号の振幅および電位の電源電圧依存性が直線的な正比例
関係にないと当初設定した１μ線的なＡ／Ｄ変換が行な
われないことになる。Here, the potential of input terminal 4 is vH5, and the potential of input terminal 5 is vH5.
I'll call it L. In the conventional A/D converter described above, the reference potentials vH and vL are connected in series between the power supply voltage VDD and the ground potential, and a resistor 1? ,H,I
Also 1.几2.・Because it is obtained by dividing the curve and RL, the reference potential V
H and vL will change proportionally. Therefore, unless the power supply voltage dependence of the amplitude and potential of the video signal is in a linear direct proportional relationship, the originally set 1 μ line A/D conversion will not be performed.
以下、このことを第３図を参照して具体的に説明するー
第３図（イ）は、電源電圧ＶＤＤが正常な場合の映像信
号レベルとＡ／Ｄ変換用基準電圧とのレベル関係説明図
であり、映像信号の黒レベルＢと白レベルＷの間が、ｖ
ＨとＶＬＯ間にある各基準電圧と比較され、正しくＡ／
Ｊ）変換されることを示している。This will be explained in detail below with reference to Fig. 3. Fig. 3 (a) shows the level relationship between the video signal level and the A/D conversion reference voltage when the power supply voltage VDD is normal. In the figure, the distance between the black level B and the white level W of the video signal is v
It is compared with each reference voltage between H and VLO, and the correct A/
J) indicates that it will be converted.
これに対し、第３図（ロ）は、例えば電源電圧が低下し
たのに対して、それと比例して映像信号レベルが低下せ
ず、そのため電源筒、圧と映像信号レベルとの相対関係
がずれた場合のレベル関係説明図である。すなわち、映
像信号レベルは、ｖＨおよびＶＬとそれらの間にある各
基準電圧に対して相対的に電圧の高い方へずれてしまっ
ている。このため、本来ならば、黒レベルＢが基準電圧
ｖＨと比較され、（の結果、正しく黒しペ化としてディ
ジタル化されるべき所を、第３図（ロ）では、黒レベル
Ｂと白レベルＷの中間にある灰色レベルＧが基準電圧Ｖ
Ｈと比較され、灰色レベルであるにもかかわらず、黒レ
ベルとしてディジタル化されることになる。この結果、
画像表示されたとき、本来なら灰色であるものが黒く表
示される結果、全体的に暗い画面になる。On the other hand, in Figure 3 (b), for example, even though the power supply voltage has decreased, the video signal level has not decreased in proportion to it, and as a result, the relative relationship between the power supply voltage and the video signal level has shifted. FIG. 4 is an explanatory diagram of level relationships when That is, the video signal level has shifted to a higher voltage side relative to vH and VL and each reference voltage between them. For this reason, the black level B is compared with the reference voltage vH and, as a result, the black level B and the white level are The gray level G between W is the reference voltage V
H and is digitized as a black level even though it is a gray level. As a result,
When an image is displayed, what should normally be gray is displayed as black, resulting in an overall dark screen.
映像信号レベルが基準電圧に対して相対的に下方にずれ
たときは、上記と反対のことが云え、画面は本来のもの
よシ全体的に明るくなる。When the video signal level shifts downward relative to the reference voltage, the opposite is true, and the screen becomes brighter overall than originally.
また、映像信号の振幅がばらついた場合および弱電界時
において受像機のＡ Ｇ Ｃ（自動利得制御）回路が動
作しない場合には、映像信号の振幅が小さくなるため、
当初設定した通シのＡ／Ｄ変換が行なわれず、映像信号
が電源電圧ＶＤＤ側に片寄るかアース電位側に片寄るか
で、前述の如＜ 、Ａ／Ｄ変換した結果が暗い方に片寄
った変換内容となったシ、或いは明るい方に片寄った変
換内容となったシする。In addition, if the amplitude of the video signal varies or if the AGC (automatic gain control) circuit of the receiver does not operate in a weak electric field, the amplitude of the video signal becomes small.
As mentioned above, the A/D conversion result may be biased toward the dark side, depending on whether the initially set A/D conversion is not performed and the video signal is biased toward the power supply voltage VDD side or toward the ground potential side. If the content is too bright, or if the converted content is biased toward the bright side.
このように、従来のＡ／Ｄ変換器は、電源電圧の変化、
映像信号の振幅および電位の変化があると直線的なＡ／
Ｄ変換を行なうことは困難になるという欠点を有してい
た。In this way, conventional A/D converters can
When there are changes in the amplitude and potential of the video signal, the linear A/
This has the disadvantage that it is difficult to perform D conversion.
本発明の目的は、上記した従来技術の欠点をな（し、電
源電圧の変化、映像信号の振幅および電位に変化が生じ
た場合においても、映像信号の直線的なＡ／Ｄ変換を可
能ならしめるだめ、前述の変化を吸収し常に映像信号と
Ａ／Ｄ変換用基準電圧の対応関係が一定となるように工
夫したＡ／Ｄ変換用基準電圧発生回路を提供するごとに
ある。An object of the present invention is to solve the above-mentioned drawbacks of the prior art, and to make it possible to perform linear A/D conversion of a video signal even when changes occur in the power supply voltage or the amplitude and potential of the video signal. To conclude, we have provided an A/D conversion reference voltage generation circuit that absorbs the above-mentioned changes and always maintains a constant correspondence between the video signal and the A/D conversion reference voltage.
上記目的を達成するため、本発明においては、Ａ／Ｄ変
換されるべき入力アナログ信号からその最高電位および
最低電位を検出して取シ出し、両電位間の電位差を抵抗
分割して得られる電圧をＡ７Ｄ変換用基準電圧として用
いるようにした。In order to achieve the above object, the present invention detects and extracts the highest and lowest potentials from an input analog signal to be A/D converted, and divides the potential difference between the two potentials by resistors to obtain a voltage. is used as the reference voltage for A7D conversion.
次に図を参照して本発明の詳細な説明する。The present invention will now be described in detail with reference to the drawings.
第４図は本発明の一実施例を示す回路図である。FIG. 4 is a circuit diagram showing one embodiment of the present invention.
同図において、映像信号ｖｇは、ダイオード９、抵抗１
０、コンデンサ１１から構成されるノ・イレベルピーク
検出回路７及びダ、イオード１３、抵抗１４、コンデン
サ１５から構成されるローレベルピーク検出回路８に接
続される。ハイレベルピーク検出回路７の出力はトラン
ジスタ１２で構成される緩衝増幅器に入力し、同様にロ
ーレベルビーク検出回路８の出力はトランジスタ１６て
構成される緩衝増幅器に入力する。トランジスタ１２の
エミッタとトランジスタ１６のエミッタの間には映像信
号をに個に量子化するだめの分割抵抗几０： ＋ Ｒ１
。In the figure, the video signal vg is transmitted through a diode 9 and a resistor 1.
It is connected to a low level peak detection circuit 7 composed of a capacitor 11 and a low level peak detection circuit 8 composed of a diode 13, a resistor 14, and a capacitor 15. The output of the high level peak detection circuit 7 is input to a buffer amplifier composed of a transistor 12, and similarly the output of the low level peak detection circuit 8 is inputted to a buffer amplifier composed of a transistor 16. Between the emitter of the transistor 12 and the emitter of the transistor 16, there is a dividing resistor 0: + R1 for quantizing the video signal into parts.
.
Ｒ２，・・・・・・Ｒｋ−２＋”０２を接続する。その
ほか、６はＡ／Ｄ変換用基学宵１圧発生回路、１はＡ／
Ｄ変換器、２は電圧比較器、３は符号化回路、４，５は
入力端子、である。Connect R2, . . . Rk-2+"02. In addition, 6 is the basic voltage generation circuit for A/D conversion, and 1 is the A/D conversion basic voltage generation circuit.
2 is a voltage comparator, 3 is an encoding circuit, and 4 and 5 are input terminals.
以上述べた構成において、例えば第２図に示したような
負極性の映像信号Ｖ８を想定し、これが入力したとする
。映像信号抱の立ち上がυにより、ダイオード９が導通
し、コンデンサ１１に充電々流が流れ、コンデンサ１１
の充電々圧は、映像信号の水平同期信号Ｓの先端電位（
以下、これを同期先端電位と云う）とはｙ同じになる。In the configuration described above, assume that a video signal V8 of negative polarity as shown in FIG. 2 is input. Due to the rise of the video signal υ, the diode 9 becomes conductive, and a charging current flows to the capacitor 11.
The charging voltage is the tip potential of the horizontal synchronizing signal S of the video signal (
(hereinafter referred to as the synchronization tip potential) is the same as y.
勿論、コンデンサ１１の容量、抵抗１０の抵抗値、等の
時定数は適当に選定する必要がある。Of course, the time constants such as the capacitance of the capacitor 11, the resistance value of the resistor 10, etc. must be appropriately selected.
すると、トランジスタ１２のエミッタには、はｇ映像信
号の同期先端電位（詳しくは、コンデンサ１１の充電々
圧に、トランジスタ１２のベースエミッタ間電圧を加算
した電圧）が現われる。Then, at the emitter of the transistor 12, a synchronization tip potential of the g video signal (more specifically, a voltage obtained by adding the charging voltage of the capacitor 11 and the base-emitter voltage of the transistor 12) appears.
また映像信号Ｖ８の立ち下が９時に、ダイオード１３が
導通し、コンデンサ１５に充電々流が流入し、コンデン
サ１５の充電々圧は、映像信号の白レベルＷの電位とは
ｇ同じになる。勿論、コンデンサ１５の容量、抵抗１４
の抵抗値、等の時定数は適当に選定する必要がある。Further, when the video signal V8 falls at 9 o'clock, the diode 13 becomes conductive, a charging current flows into the capacitor 15, and the charging voltage of the capacitor 15 becomes g equal to the potential of the white level W of the video signal. Of course, the capacitance of the capacitor 15 and the resistance 14
It is necessary to appropriately select the resistance value, time constant, etc.
すると、トランジスタ１６のエミツタニハ、はぼ映像信
号の白レベルＷの電位（詳しくは、コンデンサ１５の充
電々圧にトランジスタ１６のベース・エミッタ間電圧を
加算した電圧）が現われる。Then, the potential of the white level W of the video signal appears at the emitter of the transistor 16 (more specifically, the voltage obtained by adding the voltage between the base and emitter of the transistor 16 to the charging voltage of the capacitor 15).
これら両電位間を分割抵抗”０１ ＋ ”１ ＋ ’２
！ ””” ”ｋ −２＋■モｏ２で分割してＡ／Ｄ
変換用基準電位として用いる。A dividing resistor between these two potentials is ``01 + ``1 + '2
! ``'''' ``Divide by k -2 + ■Moo2 and A/D
Used as a reference potential for conversion.
このようにするど、電源電圧ＶＤＤの変化、映像信号の
振幅、電位の変化に対してもその影響を受けず、常に映
像信号とＡ／Ｄ変換用基準電圧との対応関係が当初設定
した第２図に示す通りの関係を維持することができる。In this way, the correspondence between the video signal and the A/D conversion reference voltage is always the same as the initially set one, without being affected by changes in the power supply voltage VDD, video signal amplitude, or potential. The relationship shown in Figure 2 can be maintained.
また本実施例では映像信号は負極性として説明を行なっ
たが、正極性であっても本発明を適用できることは明ら
かである。Further, although the present embodiment has been described assuming that the video signal has a negative polarity, it is clear that the present invention can be applied even if the video signal has a positive polarity.
第５図は本発明の他の実施例を示す回路図である。FIG. 5 is a circuit diagram showing another embodiment of the present invention.
同図において、映像信号■ｇは、結合コンデンサ８を介
することにより直流分を除去された後、ダイオード１９
、抵抗２１、トランジスタ２０から構成される同期先端
電位クランプ回路１６およびダイオード２２、抵抗２３
、コンデンサ２４、から構成されるローレベルビーク検
出回路１７に：接続される。In the same figure, the video signal g is passed through a coupling capacitor 8 to have its direct current component removed, and then passed through a diode 19.
, a resistor 21, a synchronous tip potential clamp circuit 16 composed of a transistor 20, a diode 22, and a resistor 23.
, and a capacitor 24.
クランプ回路１６において、トランジスタ２０のベース
電圧ＶＢハ、電源電位ＶＤＤとアースの間の電位差を抵
抗分割して得られる一定電圧（クランプ電圧）である。In the clamp circuit 16, the base voltage VB of the transistor 20 is a constant voltage (clamp voltage) obtained by resistor-dividing the potential difference between the power supply potential VDD and the ground.
そしてダイオード１９のアノード側電圧ｖＡは、このク
ランプ電圧ＶＢにクランプされており、これを超えると
、ダイオード１９が導通し、抵抗２１を介してアースに
電流が流れることになる。従ってダイオード１９のアノ
ード側電圧ＶＡ （つまシ映像信号の同期先端電位）は
トランジスタ２００ペース電圧ＶＢにクランプされてい
る。The anode side voltage vA of the diode 19 is clamped to this clamp voltage VB, and when it exceeds this, the diode 19 becomes conductive and a current flows to the ground via the resistor 21. Therefore, the anode side voltage VA of the diode 19 (the synchronization tip potential of the video signal) is clamped to the transistor 200 pace voltage VB.
他方、映像信号ｖ８の白レベルＷの電位は、第４図の実
施例の場合と同様にして、ローレベル検出回路１７によ
り検出され、トランジスタ２５のエミッタに現われる。On the other hand, the potential of the white level W of the video signal v8 is detected by the low level detection circuit 17 and appears at the emitter of the transistor 25 in the same manner as in the embodiment of FIG.
クランプ回路１６において、同期先端電位を決定してク
ランプするトランジスタ２０のベース電位ｖＢと、映像
信号の白レベルの電位を表わすトランジスタ２５のエミ
ッタ電位との間に、映像信号をに個に量子化するだめの
分割抵抗比Ｏｆ ＋ ”１ ＋ ”・２・・・・・・〜
−２，”０２を接続する。これらの抵抗により分割して
得られる電圧をＡ／Ｄｉ換用墓準電圧とし−Ｃ用いる。In the clamp circuit 16, the video signal is quantized into parts between the base potential vB of the transistor 20, which determines and clamps the synchronization tip potential, and the emitter potential of the transistor 25, which represents the white level potential of the video signal. Difficult division resistance ratio Of + “1 +”・2・・・・・・～
-2 and "02 are connected. The voltage obtained by dividing by these resistors is used as the A/Di converter voltage level -C.
このようにすれば、電源電圧ＶＤＤの変化、映像信号の
振幅、電位の変化にかかわシなく、常に映像信号とＡｌ
１）変換用基準電位との対応関係が、尚初設定した通シ
の関係を維持することができる。In this way, regardless of changes in the power supply voltage VDD, the amplitude of the video signal, and changes in potential, the video signal and Al
1) The initially set correspondence relationship with the conversion reference potential can be maintained.
本実施例は、映像信号が負極性の場合に同期先端電位を
クランプする方法について説明したが、映像信号から水
平同期信号を抜き取シペデスタル電、位をクランプする
方法を用いても良い。また、映像信号が正極性の場合に
ついても同様に同期先端電位あるいはペデスタル電位を
クランプして、映像信号の白レベルのピーク電位を検出
する構成とすることによシ同じ効果が得られることは明
らかである。Although this embodiment has described a method of clamping the synchronization tip potential when the video signal has negative polarity, a method of extracting the horizontal synchronization signal from the video signal and clamping the tip end potential may also be used. It is clear that even when the video signal is of positive polarity, the same effect can be obtained by similarly clamping the synchronization tip potential or pedestal potential and detecting the peak potential of the white level of the video signal. It is.
本発明により、電源電圧の変化、映像信号の振幅、電位
の変化が生じた場合においても、映像信号をに個に量子
化するためのＡ／Ｄ変換用の基準電圧が常に映像信号の
同期先端電位と白レベル電位に追従して変化するため、
従来上記した各変化が生じた場合にＡ／Ｄ変換用の基準
電圧′の変化と映像信号の振幅、電位の変化が対応しな
かったためにＡ／Ｄ変換時に映像信号の内容が実際より
は白っぽく、或いは黒っぽくずれた変換内容になってい
たのが改善でき、Ａ／Ｄ変換後の映像信号を可視表示し
た場合、視覚的に白と黒のコントラストのより自然な再
生が可能となる。According to the present invention, even when changes occur in the power supply voltage, the amplitude of the video signal, and the potential, the reference voltage for A/D conversion for quantizing the video signal into pieces is always at the synchronization tip of the video signal. Because it changes following the electric potential and white level electric potential,
Conventionally, when the above-mentioned changes occur, the changes in the reference voltage for A/D conversion and the changes in the amplitude and potential of the video signal do not correspond, so the content of the video signal appears whiter than it actually is during A/D conversion. Alternatively, it is possible to improve the conversion contents that are shifted to a blackish appearance, and when the video signal after A/D conversion is visually displayed, it is possible to visually reproduce a more natural contrast between white and black.
第１図は映像信号の従来のＡ／Ｄ変換器を示す回路図、
第２図は第１図のＡ／Ｄ変換器における映像信号レベル
とＡ／Ｄ変換用基準電圧とのレベル関係を示す説明図、
第３図（イ）は電源圧正常時における第２図と同様な説
明図、第３図（ロ）は電源電圧異常時における同様な説
明図、第４図は本発明の一実施例を示す回路図、第５図
は本発明の他の実施例を示す回路図、である。
符号説明
１・・・・・・Ａ／Ｄ変換器、２・・・・・・電圧比較
器、３・・曲符号化回路、４・・曲入カ端子、５・・曲
入カ端子、６・・・・・・Ａ／Ｄ変換用基準電圧発生回
路、７・曲・ハイレベルピーク検出回路、８・・曲ロー
レベルピーク検出回路、１６・曲・クランプ回路、１７
・曲・ローレベルピーク検出回路
代理人 弁理士 並 木 昭 夫FIG. 1 is a circuit diagram showing a conventional A/D converter for video signals;
FIG. 2 is an explanatory diagram showing the level relationship between the video signal level and the reference voltage for A/D conversion in the A/D converter of FIG. 1;
Fig. 3 (a) is an explanatory diagram similar to Fig. 2 when the power supply voltage is normal, Fig. 3 (b) is a similar explanatory diagram when the power supply voltage is abnormal, and Fig. 4 shows an embodiment of the present invention. FIG. 5 is a circuit diagram showing another embodiment of the present invention. Description of symbols 1: A/D converter, 2: Voltage comparator, 3: Song encoding circuit, 4: Song input terminal, 5: Song input terminal, 6... Reference voltage generation circuit for A/D conversion, 7. Song/high level peak detection circuit, 8... Song low level peak detection circuit, 16. Song/clamp circuit, 17
・Song/Low Level Peak Detection Circuit Agent Patent Attorney Akio Namiki
Claims (1)
高電位を検出して保持する第１の回路と、同じく最低電
位を検出して保持する第２の回路と、前記第１の回路か
ら取シ出された最高電位と第２の回路から取り出された
最低電位との間の電位差を抵抗分割する第３の回路どか
ら成υ、該第３の回路において抵抗分割によシ、得られ
た電圧を基準電圧として出力するようにしたことを特徴
とするＡ／Ｄ変換のための基準電圧発生回路。 ２）Ａ／Ｄ変換されるべき入力アナログ信号の最高電位
と最低電位のうち、何れか一方をクランプして固定電位
とする第１の回路と、残シの他方の電位を前記入力アナ
ログ信号から検出して保持する第２の回路と、前記第１
の回路から取シ出された固定電位と前記第２の回路から
取シ出された電位との間の電位差を抵抗分割する第３の
回路とから成り、該第３の回路において抵抗分割によシ
得られた電圧を基準電圧として出力するようにしたこと
を特徴とするＡ／Ｄ変換のための基準電圧発生回路。[Claims] 1) A first circuit that detects and holds the highest potential from an input analog signal to be A/D converted, a second circuit that also detects and holds the lowest potential, and A third circuit for resistor-dividing the potential difference between the highest potential taken out from the first circuit and the lowest potential taken out from the second circuit; A reference voltage generation circuit for A/D conversion, characterized in that the obtained voltage is output as a reference voltage. 2) A first circuit that clamps either the highest potential or the lowest potential of the input analog signal to be A/D converted to a fixed potential, and a circuit that clamps the other potential from the input analog signal. a second circuit for detecting and holding; and a second circuit for detecting and holding the first circuit.
and a third circuit that resistively divides the potential difference between the fixed potential taken out from the circuit and the potential taken out from the second circuit. A reference voltage generation circuit for A/D conversion, characterized in that the obtained voltage is output as a reference voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14263082A JPS5933930A (en) | 1982-08-19 | 1982-08-19 | Reference voltage generating circuit for a/d conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14263082A JPS5933930A (en) | 1982-08-19 | 1982-08-19 | Reference voltage generating circuit for a/d conversion |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933930A true JPS5933930A (en) | 1984-02-24 |
Family
ID=15319804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14263082A Pending JPS5933930A (en) | 1982-08-19 | 1982-08-19 | Reference voltage generating circuit for a/d conversion |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933930A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205024A (en) * | 1985-03-08 | 1986-09-11 | Casio Comput Co Ltd | Analog-to-digital converting circuit for video signal |
| JPS61210721A (en) * | 1985-03-15 | 1986-09-18 | Canon Inc | Analog digital converter circuit |
| JPH0774542A (en) * | 1993-09-03 | 1995-03-17 | Nec Corp | Frequency multiplication circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4952933A (en) * | 1972-09-25 | 1974-05-23 | ||
| JPS5461453A (en) * | 1977-10-26 | 1979-05-17 | Hitachi Ltd | Analog-digital conversion circuit |
-
1982
- 1982-08-19 JP JP14263082A patent/JPS5933930A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4952933A (en) * | 1972-09-25 | 1974-05-23 | ||
| JPS5461453A (en) * | 1977-10-26 | 1979-05-17 | Hitachi Ltd | Analog-digital conversion circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205024A (en) * | 1985-03-08 | 1986-09-11 | Casio Comput Co Ltd | Analog-to-digital converting circuit for video signal |
| JPS61210721A (en) * | 1985-03-15 | 1986-09-18 | Canon Inc | Analog digital converter circuit |
| JPH0774542A (en) * | 1993-09-03 | 1995-03-17 | Nec Corp | Frequency multiplication circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745461A (en) | R,G,B level control in a liquid crystal TV using average of composite video signal | |
| US4017681A (en) | Television receiver including a beam current limiting circuit | |
| EP0178044A2 (en) | Analogue-to-digital converting apparatus for video signals | |
| KR940011066B1 (en) | Image signal average picture lever detecting apparatus | |
| JPS5933930A (en) | Reference voltage generating circuit for a/d conversion | |
| US5889558A (en) | Variable black level bias image display | |
| JPS5830282A (en) | Video signal circuit | |
| JP3158768B2 (en) | Color signal amplitude limiter for video signals | |
| JPH0646287A (en) | Video signal feedback clamp circuit | |
| JP3487074B2 (en) | Video signal clamping apparatus and method | |
| JP2572975B2 (en) | DC component regeneration circuit | |
| AU685962B2 (en) | Side pincushion control apparatus | |
| KR910003959Y1 (en) | Mixing circuit of picture image and character signal | |
| JPH07298313A (en) | Linearity detecting circuit for video signal | |
| JPH05284387A (en) | Amplitude limiting circuit | |
| KR910002841Y1 (en) | Luminance signal level translating circuit for tv set/monitor | |
| JPS5821982A (en) | Luminance control circuit of picture system | |
| JPH04103775U (en) | Automatic gain control device for television signals | |
| JPS61102871A (en) | Image a/d conversion circuit | |
| JP2668974B2 (en) | Peripheral light correction circuit | |
| JP2911902B2 (en) | Clamp amplifier circuit | |
| JPH02146587A (en) | Liquid crystal display device | |
| JPH0193887U (en) | ||
| JPS61208385A (en) | Analog-digital converting device for video signal | |
| JPS62157473A (en) | Clamping circuit |