JPS5932798B2

JPS5932798B2 - 電子楽器

Info

Publication number: JPS5932798B2
Application number: JP50113035A
Authority: JP
Inventors: 昭夫日吉; あきら中田; 茂山田; 潔市川; 茂樹石井
Original assignee: Nippon Gakki Co Ltd
Current assignee: Nippon Gakki Co Ltd
Priority date: 1975-09-17
Filing date: 1975-09-17
Publication date: 1984-08-10
Also published as: JPS5237030A

Description

【発明の詳細な説明】この発明は電子楽器におけるデイレイビブラート効果の
発生に関する。

この発明の目的は、発音の当初はビブラートをかけずに
一定のピッチで発音させ、その後ビブラートをかけて発
音時間の経過にともなつて徐々にビブラートの強度を深
めることによりデイレイビブラート効果を実現すること
である。

この発明によれば、押圧された鍵の周波数に比例する定
数である周波数情報を規則的時間間隔で繰返し積算し、
積算結果をアドレス信号として楽音波形メモリに記憶し
た楽音波形順次サンプル点振幅を読み出す方式の電子楽
器において、前記周波数情報の値を周期的に増減変調す
ることによりビブラートを実現し、その変調度を発音時
間の経過にともなつて徐々に深めることによりデイレイ
ビブラート効果を実現する。前記周波数情報の値が周期
的に増減変化すれば、前記アドレス信号の増加速度も周
期的に変化するので、前記楽音波形メモリから読み出さ
れる楽音波形の周波数も周期的に変化し、ビブラートが
生じる。デイレイビブラートの深さ制御は、深さ制御用
のカウンタによつて達成される。すなわち該カウンタの
計数値の増加にともなつて段階的にビブラート深さ（強
度）が深くなるように制御する装置がこの発明において
使用される。従つて、この発明のデイレイビブラートに
おいて、各深さの経過時間は前記カウンタの駆動クロッ
クパルスの速さを変えることにより可変制御することが
できる。以下この発明を添付図面の実施例に関して詳細
に説明する。

第１図において、ビブラート制御回路１は１０進数の１
を中心にして周期的に値が増減変化するビブラート制御
信号ＶＳを２進形式で発生する。

デイレイビブラート制御回路２０は時間経過にともなつ
てビブラート深さを匍脚する回路で、ビブラート制御信
号ＶＳの変化量が徐々に大きくなるように制御する。ビ
ブラート制御信号ＶＳは乗算器９にて周波数情報Ｆに乗
算され、該周波数情報Ｆの値を周期的に増減変調する。
周波数情報Ｆは鍵盤２で押圧された鍵の周波数に比例す
る定数であり、押鍵操作に伴い周波数情報記憶装置６か
ら読み出される。押鍵検出回路３は鍵盤２に配された各
鍵のキースイツチのオンまたはオフ動作を検出し、押圧
された鍵を識別する情報を出力する。

発音割当て回路４は押鍵検出回路３から前記押圧された
鍵を識別する情報を受入して、この情報が表わす鍵の発
音を同時最大発音数（例えば１２音）に対応するチヤン
ネルのいずれかに割当てる。割当て回路４は各チャンネ
ルに対応する記憶位置を有し、或る鍵の発音が割当てら
れたチヤンネルに対応する記※？憶位置にその鍵を表わ
すキーコードＫＣを記憶し、各チャンネルに記憶したキ
ーコートＫＣを時分割的に順次出力する。従つて、鍵盤
２で複数の鍵が同時に押圧されている場合、各押圧鍵は
それぞれ別個のチヤンネルに発音割当てされ、各チャン
ネルに対応する記憶位置には割当てられた鍵を表わすキ
ーコードＫＣがそれぞれ記憶される。各記憶位置は循環
型のシフトレジスタによつて形成することができる。例
えば、鍵盤２における各鍵を特定するキーコードＫＣが
第１表に示すように鍵盤種類を表わす２ビツトのコード
Ｋ２、Ｋぃオクターブ音域を表わす３ビツトのコードＢ
３、Ｂ２、２、そして１オクターブ内の音名を表わす４
ビツトのコードＮ４．Ｎ３、Ｎ２、Ｎ１、の計９ビツト
のコードによつて構成されるとし、全チヤンネル数が１
２であるとすると、１２語（１語−９ビツト）のシフト
レジスタを使用するとよい。この実施例においては、複
数の音を同時に発音可能とするために各種カウンタ、論
理回路、記憶装置等を時分割的に共用せしめるようにダ
イナミツク論理的に構成してあるので、装置の動作を規
制するクロツクパルスの時間関係は極めて重要である。

第２図ａは王クロツクパルスφ１を示すグラフで、この
パルスφ１ば各チヤンネルの時分割動作を制御するもの
であり、例えば１μｓのパルス間隔を有している。チヤ
ンネル数が１２であるから、主クロツクパルスφ，によ
つて順次区切られる１μＳ幅のタイムスロツトは第１チ
ヤンネル〜第１２チャンネルに順次対応させられる。第
２図ｂに示すように、各タイムスロツトを順に第１チヤ
ンネル時間〜第１２チヤンネル時間ということにする。
各チヤンネル時間は循環して発生する。従つて、発音割
当て回路４で発音割当てされた鍵を表わすキーコードＫ
Ｃ（すなわち前記シフトレジスタに記憶されたキーコー
ド）は、割当てられたチヤンネルの時間に一致して順次
時分割的に出力される。例えば、第１チヤンネルにペダ
ル鍵盤の第２オクターブ音域のＣ音が割当てられ、第２
チャンネルに上鍵盤の第５オクターブ音域のＧ音が割当
てられ、第３チヤンネルに上鍵盤の第５オクターブ音域
のＣ音が割当てられ、第４チヤンネルに下鍵盤の第４オ
クターブ音域のＥ音が割当てられており、第５〜第１２
チャンネルには発音が割当てられていないとすると、発
音割当て回路４から各チヤンネル時間に同期して時分割
的に出力されるキーコードＫＣの内容は第２図ｃのよう
になり、第５チヤンネルから第１２チャンネルの出力は
すべてゞＯ″である。また、発音割当て回路４は押圧鍵
が発音割当てされたチヤンネルにおいて発音がなされる
べきであることを表わすアタツク開始信号（またはキー
オン信号）ＡＳを各チャンネル時間に同期して時分割的
に出力する。

更に、各チャンネルに発音割当てされた鍵が離鍵され、
これにより発音が減衰状態となるべきことを表わすデイ
ケイ開始信号（またはキーオフ信号）ＤＳを各チャンネ
ル時間に同期して時分割的に出力する。これらの信号Ａ
Ｓ，ＤＳは楽音の振幅エンベロープ制御（発音制御）の
ために利用される。更に、発音割当て回路４では、後述
するエンベロープ発生回路５からそのチャンネルにおけ
る発音が終了した（デイケイが終了した）ことを表わす
デイケイ終了信号ＤＦを受人し、この信号ＤＦにもとづ
いて当該チャンネルに関する各種記憶をクリアし発音割
当てを完全に解消するクリア信号ＣＣを出力する。第２
図ｃの例において、第１チヤンネルと第２チヤンネルに
割当てられた鍵が現在押圧中であり、第３チヤンネルと
第４チヤンネルに割当てられた鍵が離鍵されその発音が
減衰状態であり、第４チヤンネルにおいてはタイムスロ
ツトｔ１のとき発音終了信号してデイケィ終了信号ＤＦ
が発生され、１２チャンネル時間遅れたタイムスロツト
Ｔ２のときクリア信号ＣＣが出力されるとすると、第２
図ｃ−ｇに示すように各信号ＡＳ，ＤＳ，ＤＦ，ＣＣが
生じる。なお、タイムスロツトＴ２のときクリア信号Ｃ
Ｃが出力されるので、第４チヤンネルのアタツク開始信
号ＡＳとデイケイ開始信号ＤＳは消去される。このとき
第２図ｃの第４チヤンネル時間のキーコードＫＣも消去
されるが、図では説明の都合上そのまま描いてある。発
音割当て回路４から出力される各種信号ＫＣ，ＡＳ，Ｄ
Ｓ，ＣＣ，がどのチヤンネルのものであるかは、第２図
に示したように、チヤンネル時間によつて区別できるよ
うになつている。

上述した発音割当て回路４あるいは押鍵検出回路３の詳
細回路例は特に図示しない。

これらの回路３，４としては、例えば、既に公開されて
いる特願昭４７−１２５５１３号（特開昭４９８４２１
５号）発明の名称「キーデータ信号発生装置」あるいは
特願昭４７−１２５５１４号（特開昭４９−８４２１６
号）．発明の名称「キーアサイナ」の明細書中に開示さ
れた装置を使用することができる。

勿論、上記出願の明細書中に開示された装置以外の装置
によつて押鍵検出回路３、発音割当て回路４を構成する
ことができるが、ここでは特に詳述しない。発音割当て
回路４から送出されるキーコードＫＣは押圧鍵を表わし
ているため、このキーコードＫＣは該キーコードＫＣに
対応する鍵の楽音周波数に固有の数値情報を周波数情報
記憶装置６から読み出させるアドレス指定信号として使
用される。

周波数情報記憶装置６は各鍵のキーコードに対応した周
波数情報Ｆ（定数）を予じめ記憶した、例えばリードオ
ンリーメモリによつて構成されており、或るキーコード
ＫＣが加えられるとそのコードが指定するアドレスに記
憶した周波数情報Ｆを読み出す。

周波数カウンタ７においてこの周波数情報Ｆを規則的に
逐次累算して一定の時間毎に楽音波形の振幅をサンプリ
ングするようにしているため、周波数情報Ｆは当該鍵の
楽音周波数に比例したデジタル的数値であり、例えば特
願昭４８４１９６４号（特開昭４９−１３０２１３号）
・発明の名称「電子楽器」の明細書中に開示したような
１５ビツトの２進数値信号である。この周波数情報Ｆは
１０進数で表わすと小数点以下の値を含む数値であり、
１５ビツトのうち最上位ビツトが整数に相当し、下位の
１４ビツトが小数点以下の値を表わしている。周波数情
報Ｆの値は或る一定のサンプリング速度のもとで楽音周
波数の値が特定されれば一義的に決定される。

例えば、周波数カウンタ７で周波数情報Ｆを逐次累算し
た値ＱＦ（但しｑ−１、２、３、・・・・・・）が１０
進数で６４になつたとき、１楽音波形のサンプリングが
完了するとし、かつ、全チヤンネル時間が１循環する１
２μｓ毎にこの累算が行なわれるとすれば、という式に
よつて、周波数情報Ｆの値が決定される。

ｆは楽音の周波数である。このＦの値を得べき周波数ｆ
に対応して記憶装置６に記憶すればよい。例えばＣ２音
に相当する楽音周波数は６５．４０６ＨｚであるからＦ
の値は０，０５２３２５となる。

他の音に関しても同様にしてＦの値が定められる。いく
つかの音名を例にして、その周波数と周波数情報Ｆの値
の関係を第２表に示す。

周波数カウンタ７は各チャンネルの周波数情報Ｆを一定
のサンプリング速度で（各チャンネル時間毎に１２μｓ
の速さで）累算するカウンタであり、累算値ＱＦを得て
、サンプリング時間毎（１２μｓ）に読み出すべき楽音
波形の位相を進める。

累算値ＱＦが１０進数の６４に達したときオーバーフロ
ーしてＯに戻り、１波形の読み出しを完了する。１０進
数の６４は６ビツトの２進信号で表わすことができるの
で、１５ビツト目が整数第１位である周波数情報Ｆを累
算しその累算値ＱＦが６４になるまで計数結果を保持す
るためには１語長が２０ビツト（下位桁１４ビツトが小
数部、上位桁６ビツトが整数部）のカウンタで構成する
。

周波数カウンタ７は、各チヤンネルで時分割共用するた
めに、２０ビツトの加算器と１２語と好都合である。楽
音波形メモリ８は楽音波形を複数の（例えば６４）サン
プル点に分割し、順次各サンプル点の振幅値を各アドレ
スに記憶している。

周波数カウンタ７の出力である値ＱＦはメモリ８から読
み出すべきアドレスを指定する入力となる。メモリ８の
アドレス数は６４であるから値ＱＦの整数値に相当する
上位６ビツトのデータがアドレス入力としてメモリ８に
加えられるようになつている。値ＱＦの小数値に相当す
る下位１４ビツトのデータは累算のために周波数カウン
タ７だけで禾ｕ用される。周波数カウンタ７において累
算値ＱＦが増大するにともなつて、読み出すべきサンプ
ル点振幅を指定するアドレスが順次進められ、楽音波形
の順次サンプル点振幅値がメモリ８から次々に読み出さ
れる。

周波数情報記憶装置６と周波数カウンタ７の間に挿入さ
れた乗算器９は、記憶装置６から読み出された周波数情
報Ｆにビブラート制御回路１から供給されるビブラート
制御信号ＶＳを乗算し、その結果、記憶装置６から読み
出された本来の値を中心にして周期的に値が増減変化す
る変更周波数情報を出力する。

ビブラート制御回路１は、所望のビブラート周波数（ピ
ツチ変化周期）及びビブラート深さ（最大ピツチ変化量
）の設定に応じて周期的に値が変動する２進数の関数形
であるビブラート制御信号Ｓを発生する。

このビブラート制御信号ＶＳは各チヤンネル別に時分割
的に発生される。ビブラート制御信号ＶＳの値の変動周
波数はビブラート周波数に相当し、変動振幅はビブラー
トの深さに相当する。ビブラートの深さはデイレイビブ
ラート制御回路２０の出力によつて段階的に制御される
。ディレイビブラート制御回路２０は、段階的に変化す
る深さ制御信号ＤＰを発生し、ビブラート制御信号ＶＳ
の振幅を制御する。

第３図ｋに示すように、発音開始時から一定時間Ｔａ−
Ｎ（秒）の間はビブラートの深さをＯに維持し、ビブラ
ートをかけないものとする。一定時間Ｔａ−Ｎ（秒）が
経過すると、ビブラートを弱くかけ、その後、段階的に
ビブラート深さを強くするように制御する。ビブラート
をかけない場合、ビブラート制御信号ＶＳの値は常に１
０進数の１を維持し、記憶装置６から読み出された周波
数情報Ｆの値は変調されずにそのまま周波数カウンタ７
に加えられる。ビブラートをかける場合、ビブラート制
御信号Ｓの値は１０進数の１を中心にして上下に周期的
に変化し、この変化に応じて乗算器９で変調された周波
数情報がカウンタ７に加えられる。このとき、周波数情
報の変調度はビプラート制御信号ＶＳの振幅すなわち深
さ匍脚信号ＤＰの大きさによつて決定される。周波数カ
ウンタ７は周期的に値が増減変化する周波数情報を累算
し、楽音波形メモリ８のアドレス信号とするので、該メ
モワ８から読み出される楽音波形の周波数は周期的に変
化する。エンベロープ発生回路５は、例えば特願昭４８
４１９６４号（特開昭４９−１３０２１３号）・発明の
名称「電子楽器」の明細書などに記載された公知の回路
であり、楽音の振幅エンベロープを制御するエンベロー
プ波形ＥＶを発生する。アタツク開始信号ＡＳが発音割
当て回路４から加えられるとアタツク部分のエンベロー
プを発生し、次いで一定のサステインレベルを保持し、
デイケイ開始信号ＤＳが加えられるとデイケイ部分のエ
ンベロープを発生し、振幅を減衰させる。アタツク、サ
ステイン、デイケイから成る時間的に変化する一連のエ
ンベロープ波形ＥＶは各チャンネル別に時分割的に発生
され、楽音波形メモリ８から読み出される楽音波形の振
幅エンベロープを制御する。エンベロープ制御された楽
音信号は適宜の音色、音量等の制御回路１０に加えられ
て、音色あるいは音量などが制御された後、オーデイオ
システム１１を介して発音される。デイレイビブラート
制御の詳細デイレィビブラート制御回路２０は４通りの段階の深さ
制御信号ＤＰを発生する。

第１段階では深さ制御信号ＤＰの信号ラインＤＰｌに信
号１が生じ、第２段階ではラインＤＰ２に、第３段階で
はラインＤＰ３に、第４段階ではラインＤＰ４に、それ
ぞれ信号１が生じる。各ラインＤＰｌ〜ＤＰ４の信号は
ビブラート深さ設定回路１９に加わり、適宜のビブラー
ト深さが重みづけられ、ビブラート深さ信号ＶＤとして
出力される。深さ制御信号ＤＰの各段階は所望に応じて
任意の深さに設定することができるが、例えば第３表に
示すように２の累乗の値に設定すれば、乗算器１８の構
成が簡単となる（この場合には乗算器１８をシフト回路
で構成すればよい）。深さ信号ＶＤはすべて２の累乗で
あるから、ビブラート深さの設定回路１９では各入力ラ
インＤＰｌ〜ＤＰ４の信号を各々に対応する重み（０、
１／４、１／２、１）の出力ラインＶＤにデコードして
乗算器１８に加える。

デイレイビブラート制御回路２０において、各段階は、
加算器２２、アンドゲート群２３、シフトレジスタ２４
から成るカウンタの計数によつて制御される。

シフトレジスタ２４はチヤンネル数に対応する１２個の
記憶位置が縦列接続されており、各記憶位置に保有した
データが王クロツクパルスφ１によつて順次シフトされ
る。レジスタ２４の最終位置から出力されたデータは加
算器２２に戻り、アンド回路２５からのクロツクパルス
と加算される。従つて、各チヤンネル時間毎に各別にア
ンド回路２５からのクロツクパルスを積算計数し、カウ
ンタを時分割共用している。シフトレジスタ２４の各記
憶位置には複数ビツトの２進信号を保有しうるようにな
つており、各チヤンネルの現在の計数結果がシフトレジ
スタ２４に貯えられる。これらの計数結果はレジスタ２
４の最終記憶位置から時分割的に出力される。加算器２
２とシフトレジスタ２４の間に設けられたアンドゲート
群２３は計数動作の開始と終了を制御するための回路で
、加算器２２から出力される２進数結果の各桁に対応し
て複数のアンドゲートを具えており、各アンドゲートは
アンド回路３３の出力信号１によつて動作可能な状態と
される。従つて、アンド回路３３の出力力い１″２のと
き加算器２２の出力はレジスタ２４の最初の記憶位置に
読み込まれるが、″０″のときはレジスタ２４の記憶は
Ｏにクリアされる。シフトレジスタ２４の計数値出力の
上位２ビツトのデータＤｌ，Ｄ２をデコーダ２６に入力
し、４通りの信号ＤＰｌ〜ＤＰ４にデコードする。

計数値の最上位ビツトをＤ１、最上位ビツトよりも１桁
下のビツトをＤ２とすると、データＤｌ，Ｄ２の内容は
第４表のように変化し、その内容が下記の通りデコード
される。従つて、深さ制御信号ＤＰは、ＤＰｌ→ＤＰ２
→ＤＰ３→ＤＰ４の順で信号１となる。

デコーダの出力ＤＰ２，ＤＰ３の信号はオア回路２７を
介してアンド回路２８に加わり、更に、インバータ２９
で反転されてアンド回路３０に加わる。

従つて、第２段階と第３段階のときだけアンド回路２８
が動作可能となり、第１段階のときはアンド回路３０が
動作可能となる。アンド回路３０の他の入力にはクロツ
ク発振器３１が接続され、アンド回路２８にはクロツク
発振器３２が接続される。クロック発振器３１の発振ク
ロツクパルスの周波数を可変調節することにより第１段
階の継続時間（すなわちビブラートをかけない時間）を
任意に設定することができる。また、クロツク発振器３
２の発振クロツクパルスの周波数を可変調節することに
より第２段階及び第３段階の継続時間を任意に設定する
ことができる。以下、或る１つのチヤンネルのみに注目
し、そのチャンネル時間のみを抽出して示した第３図と
共にデイレイビブラート制御動作について説明する。

時間Ｔｓのとき押圧開始された鍵が或るチャンネルに発
音割当てされると、発音割当て回路４から当該チヤンネ
ル時間においてアタツク開始信号ＡＳ（第３図ａ）が発
生される。時間Ｔ。のとき当該チヤンネルにおける発音
が終了すると第３図ｂに示すようにクリア信号ＣＣが発
生される。クリア信号ＣＣはインバータ１７で反転され
、またアタツク開始信号ＡＳはそのまま、それぞれアン
ド回路３３に加わる。従つてアンド回路３３の出力は同
図ｃに示すように、発音中においてのみ信号１となる。
アンド回路３３の出力がゞ１″となると加算器２２の加
算結果がアンドゲート群２３、シフトレジスタ２４を介
して帰還するので、計数動作が開始される。

最初は計数値の上位２ビツトＤ１、Ｄ２はゞ００７であ
るため、ラインＤＰｌに信号１が生じている（第３図ｄ
）ので、オア回路２７の出力はゞＯ″５であり、アンド
回路３０、オア回路３４、アンド回路２５を介してクロ
ツク発振器３１のクロツクパルスが加算器２２、シフト
レジスタ２４で計数される。アンド回路２５から加算器
２２にＮ個のクロツクパルスが送入される毎にビツトＤ
２の値が反転すると仮定し、クロツク発振器３１の発振
周期をＴａ（秒）とすると、Ｔａ−Ｎ（秒）の間第１段
階（ＤＰｌ−１）が継続する。ラインＤＰｌの信号１は
インバータ３５で反転されてビブラート制御回路１のア
ンド回路３６に加わり、同回路３６を動作不能とするの
で、クロツク発振器１２の出力が阻止される。従つて、
第１段階においてはビブラート制御回路１の加算器１３
にクロツクパルスが送入されず、シフトレジスタ１５の
出力はＯで（第３図ｈ）ある。シフトレジスタ１５の出
力は乗算器１８の被乗数入力となるので、該乗算器１８
の出力は０である。乗算器１８の出力に対して１０進数
の１を加算する加算器２１では、１＋Ｏの計算がなされ
るから、１０進数の１の値を有する複数ビツトの２進信
号が加算器２１から出力される。加算器２１の出力はビ
ブラート制御信号ＶＳとして乗算器９の乗数入力側に加
わるが、第１段階においては信号ＶＳの値は常に１であ
るため、周波数情報記憶装置６からの周波数情報Ｆの値
はそのまま周波数カウンタ７に加わる。従つて楽音波形
メモリ８から読み出される楽音波形の周波数は第１段階
においては（発音開始時からＴａ−Ｎ秒の間）変化せず
、押圧鍵の公称通りのピッチを維持する（第３図ｋ）。
つまり、ビブラートはかからない。デイレイビブラート
匍脚回路２０のシフトレジスタ２４の出力のビツトＤ２
が反転して、Ｄ１、Ｄ２−０、１となると、デコーダ２
６の出力ラインＤＰ２がゞビとなり、第２段階に人る（
第３図ｅ）。

オア回路２７の出力がゞ１″となるので、アンド回路２
８が動作可能となり、アンド回路３０が動作不能となる
。従つて、クロツク発振器３１の出力が阻止され、クロ
ツク発振器３２の出力が加算器２２に送人される。クロ
ツク発振器３２の発振周期がＴｂ（秒）であるとすると
、第２段階の継続時間はＴｂ−Ｎ（秒）である。第２段
階以降は、第１段階の信号ＤＰｌがゞ０Ｉとなるので、
ビブラート制御回路１のアンド回路３６は動作可能とな
り、クロツク発振器１２の出力であるビブラートクロツ
クパルスＶＣＰが加算器１３に送人される。このビブラ
ートクロツクパルスＶＣＰは加算器１３、アンドゲート
群１４、シフトレジスタ１５から成るカウンタで積算計
数されるので、第２段階以降はシフトレジスタ１５の出
力が第３図ｈに示すように周期的な増加を繰返す。シフ
トレジスタ１５は前記シフトレジスタ２４と同様に１２
の記憶位置を有しており、１２チャンネル分の時分割的
計数動作を可能にしている。また、アンドゲート群１４
は前記アンド回路３３と同様に発音中のみ信号１を出力
するアンド回路１６によつて動作可能とされる。ビブラ
ートクロツクパルスＶＣＰはビブラートの速さ（ビブラ
ート周波数）を決定するもので、クロツク発振器１２の
発振周波数を変化することによりビブラートの速さを自
由に変えることができる。さて、ビブラート制御回路１
において、加算器１３の容量すなわちシフトレジスタ１
５の１記憶位置に保有しうるデータのビツト数をｎビツ
トとすると、クロツクパルスＶＣＰが２ｎ個送入された
とき計数値はＯに戻る。

従つて、Ｏから２ｎ１までの値の計数を繰返す。シフト
レジスタ１５からの計数値出力データにおいて最上位ビ
ツトＭＳＢとそれより１桁下のビツトＭＳＢ−１の上位
２ビツトの信号は、計数値出力を三角波に変換するため
のサイン信号として利用する。このサイン信号ＭＳＢ．
ＭＳＢ−１の値に応じてレジスタ１５の計数値出力の上
位２ビツト以外のデータの値を変換して三角波の関数で
あるビブラート制御信号ＶＳを形成する。サイン信号Ｍ
ＳＢ−１がゞ１７のときレジスタ１５の出力の上位２ビ
ツト以外のデータの値を反転して、第３図１に示すよう
な波形に変換する。この変換は後述するように乗算器１
８の人力側に設けられた排他オア回路によつて実行され
る。サイノ信号ＭＳＢが″′１″のときレジスタ１５の
出力の上位２ビツト以外のデータを負の値とし、加算器
２１における減数とする。第４図は乗算器１８の一例を
示すもので、説明の簡単化のため、シフトレジスタ１５
の出力のビツト数をｎ−４とした。

計数値の上位２ビツトＭＳＢ，．ＭＳＢ−１以外のデー
タＬＳＢ＋１、ＬＳＢはそれぞれ排他オア回路３７，３
８に入力される。排他オア回路３７，３８の他の入力は
シフトレジスタ１５の出力の上から２番目のビツトＭＳ
Ｂ−１が加えられており、下記第５表に示すように、Ｍ
ＳＢ−１がゞ１″のときＬＳＢ＋１、ＬＳＢの信号を反
転して排他オア回路３７，３８から出力する。従つて、
第３図１に示すような波形が得られる。排他オア回路３
７，３８の出力はアンド回路３９〜４３、オア回路４４
，４５から成るシフト回路に加えられる。

すなわち、乗算器１８の被乗数となる。一方、このシフ
ト回路には、ビブラ一ト深さ設定回路１９から各ビブラ
ート深さＯ、１／４、１／２、１に対応する信号ライン
Ｌｌ，Ｌ２，Ｌ３，Ｌ４が導かれており、これはシフト
回路のシフト量を指定する。すなわち乗算器１８の乗数
となる。さて、第２段階においてはラインＤＰ２（第１
図）の信号がゞ１″であるので、前記第３表に示したよ
うに、ビブラート深さ設定回路１９からは深さ１／４を
表わす信号が生じる。

従つて、第４図のラインＬ２が信号１となり、アンド回
路４３が動作可能となる。これにより、排他オア回路３
７の出力がアンド回路４３、オア回路４５を介して乗算
器１８の出力ラインＬ７に導かれる。これはシフトレジ
スタ１５の出力計数値を２桁下の値にシフトすることを
意味し、乗算器１８において１／４を乗算することに相
当する。このときのラインＬ７の上位ビツトに相当する
ラインＬ５，Ｌ６の信号はゞ０″である。かくして、シ
フトレジスタ１５の計数値は第３図ｊに示すように１／
４の深さに相当する大きさに変換され、乗算器１８から
出力される。乗算器１８の乗算結果すなわち出力ライン
Ｌ５〜Ｌ７の信号は最上位ビツトに相当するラインＬ５
の重みが小数第１位に相当する２進の小数データとして
加算器２１に入力される。

加算器２１では乗算器１８の出力に対して１０進数の１
を加算する。これは乗算器１８の出力がビブラートにお
けるピツチ変化量を表わしているので、押圧鍵本来の周
波数に相当する１０進数の１を加算することにより、ピ
ツチ変化の中心を本来の周波数に設定するようにしたた
めである。ピツチ変化の正負符号はシフトレジスタ１５
の出力の最上位ビツトＭＳＢの値によつて決定されるの
で、ラインＬ８（第４図）を経てレジスタ１５の最上位
ビツトＭＳＢ出力を加算器２１に供給する。前記第５表
に示すように、ＭＳＢの値がゞｏ″のときラインＬ５〜
Ｌ７の小数データに整数の１が加算されるが、ＭＳＢの
値力い１′７のときはラインＬ５〜Ｌ７の小数データは
負の数であるため整数の１から減算される。従つて第３
図ｋに示すように、押圧鍵の本来の周波数に相当する整
数の１を中心にして上下に周期的に変化するビブラート
制御信号Ｓを加算器２１から得る。第２段階の場合、ビ
ブラート制御信号ＶＳの変化量（振幅）は深さ１／４に
相当するものである。深さ１／４に相当するビブラート
制御信号ＶＳによつて周波数情報Ｆの値が変調されるの
で、楽音波形メモリ８から読み出される楽音波形の周波
数はビブラート制御信号ＶＳの変化に追従して第３図ｋ
の第２段階に示すように変化する。さて、デイレイビブ
ラート制御回路２０のシフトレジスタ２４の上位２ビツ
トＤ１、Ｄ２の値が１、０になると、デコーダ２６の出
力ＤＰ３がゞピとなり、第３段階に入る。

第３段階では第２段階と同じクロック発振器３２の出力
を計数するので、第３段階の継続時間は第２段階と同じ
Ｔｂ−Ｎ（秒）である。前記第３表に示した通り、ビブ
ラート深さ設定回路１９では入力ラインＤＰ３の信号１
を深さ１／２に相当するラインＬ３（第４図）に導くの
で、第４図のアンド回路４１，４２が動作可能となり、
排他オア回路３７，３８の出力をアンド回路４１，４２
、オア回路４４，４５を介して乗算器１８の出力ライン
Ｌ６，Ｌ７に夫々導く。これはシフトレジスタ１５の計
数出力を１桁下の値にシフトすることを意味し、乗算器
１８において１／２を乗算することに相当する。かくし
て、シフトレジスタ１５の計数出力は第３図ｊに示すよ
うに１／２の深さに相当する大きさに変換され、乗算器
１８から出力される。加算器２１において負符号の波形
が反転され、第３図ｋに示すように深さ１／２に相当す
る変化量（振幅）のビブラート制御信号ＶＳを得る。シ
フトレジスタ２４の上位２ビツトＤ１、Ｄ２の値が１、
１となると、デコーダ２６の出力ＤＰ４がゞ１′２にな
り、インバータ４６を介してアンド回路２５を動作不能
にする。

これにより、アンド回路２５から加算器２２に加わるク
ロツクパルスが阻止されるので、加算器２２、シフトレ
ジスタ２４は計数を中止する。従つて同一計数値が維持
され、デコーダ２６の出力ＤＰ４はゞ１″″を維持する
。第３図のＴ８時において発音が終了するとアンド回路
３３の出力がゞＯ″となるので、アンドゲート群２３が
動作不能となり、シフトレジスタ２４で保持された計数
値がクリアされる。このとき、ＤＰ４はゞ０″になる。
従つて、第４段階（ＤＰ４−１）は、第３段階の終了時
から発音終了時まで継続する。第４段階のとき、ビブラ
ート深さ設定回路１９で人力ラインＤＰ４の信号１を深
さ１に相当するラインＬ４に導くので、第４図のアンド
回路３９，４０が動作可能となり、排他オア回路３７，
３８の出力がアンド回路３９，４０、オア回路４４を経
て出力ラインＬ５，Ｌ６に導かれる。

これはシフトレジスタ１５の計数出力をシフトせずに出
力することを意味し、乗算器１８において１を乗算する
ことに相当する。かくして、シフトレジスタ１５の計数
出力は第３図ｊに示すように最大の変化量で乗算器１８
から出力される。加算器２１にて負符号の波形が反転さ
れ、第３図ｋに示すように深さ１に相当する最大の変化
量（振幅）のビブラート制御信号ＶＳを得る。ビブラー
ト制御信号ＶＳによつて周波数情報Ｆは最大の変調度で
変調されるので、楽音波形メモリ８から読み出される楽
音波形の周波数には最大の深さ（深さ１）でビブラート
がかけられ、この最大深さのビプラートは第３図ｋに示
すように発音終了まで継続する。以上、１音の場合に関
してデイレイビブラートの詳細を説明したが、複数の音
が発音される場合、ビブラート制御回路１及びデイレイ
ビブラート制御回路２０は各音（各チャンネル）別に時
分割的に動作するので、上述と同様にして各音別にデイ
レイビブラートが実現される。ところで、押圧された各
鍵は発音割当て回路４で各別のチヤンネルに発音が割当
てられる。その結果、各鍵の押圧開始時間のずれに応じ
て時間的にずれてアタツク開始信号ＡＳが当該チヤンネ
ル時間において生じる。ビブラート制御回路１において
は、アタツク開始信号ＡＳの発生によつて加算器１３及
びシフトレジスタ１５におけるビブラートクロツクパル
スＶＣＰの計数を開始するので、アタツク開始信号ＡＳ
の発生時間のずれに応じた各別の位相で各チャンネルの
計数値が増加する。従つて周期的な関数であるビブラー
ト制御信号ＶＳの位相は各チヤンネル別に異なり、押鍵
開始時点の違いに応じた各別の位相で各音の周波数が周
期的に増減変調されることになる。以上説明したように
この発明によれば、発音終了に至るまでに段階的にビブ
ラートの深さが深くなる（ピツチ変化量が大きくなる）
デイレイビブラートを発生される複数音の各々につきそ
れぞれ別個の位相で実現することができ、各段階の継続
時間はクロツク発振器の発振周波数を変えることにより
任意に変化することができるという利点を有する。

【図面の簡単な説明】

第１図はこの発明の電子楽器の一実施例を示すプロツク
図、第２図は同実施例における発音割当て回路の動作を
説明するタイミングチヤート、第３図は同実施例におけ
るデイレイビブラート制御動作を１音（１チヤンネル）
に関して説明するタイミングチヤート、第４図はビブラ
ートの深さを付加するための乗算器の一例を示すプロツ
ク図である。１・・・・・・ビブラート制御回路、４・・・・・・発
音割当て回路、６．・・・・・周波数情報記憶装置、７
・・・・・・周波数カウンタ、８・・・・・・楽音波形
メモＩハ９，１８・・・・・・乗算器、２０・・・・
・・デイレイビブラート制御回路。

Claims

【特許請求の範囲】

１押圧鍵の音高に対応した定数を一定時間毎に繰返し
演算することにより該音高の周波数に対応した速度で変
化するアドレス信号を形成し、このアドレス信号にした
がつて楽音波形の各サンプル点振幅値を順次発生させて
楽音信号を得るようにした電子楽器において、所定のビ
ブラート周期に対応して計数動作を行なう計数回路を有
し、該計数回路の計数内容に基づき振幅値が周期的に変
化するビブラート制御信号を発生する第１の装置と、押
圧鍵に対応する前記定数の値を前記ビブラート制御信号
の振幅値に応じて周期的に増減変調する第２の装置と、
前記第１の装置から発生されるビブラート制御信号の振
幅値を鍵押圧開始時から所定時間の間は強制的に基準値
に設定し、その後は該基準値から所定値まで徐々に増大
するように制御する第３の装置とを具える電子楽器。