JPS5931049Y2 - amplifier - Google Patents

Description

【考案の詳細な説明】 この考案は、信号増幅用の第１のトランジスタと、この
トランジスタへ定電圧を供給する第２のトランジスタと
が電源に対して直列接続されている増幅器において、前
記第１、第２のトランジスタの接続点のアース短絡時に
、前記第２のトランジスタを過大電流から保護するよう
にした増幅器に関するものである。[Detailed description of the invention] This invention provides an amplifier in which a first transistor for signal amplification and a second transistor for supplying a constant voltage to this transistor are connected in series to a power supply. , relates to an amplifier that protects the second transistor from excessive current when the connection point of the second transistor is shorted to ground.

従来、オーディオ用等に用いられる増幅器において、信
号増幅回路の動作安定化等を目的として同信号増幅回路
を定電圧供給回路によって定電圧動作させるようにした
ものが知られている。2. Description of the Related Art Conventionally, in amplifiers used for audio and the like, it is known that the signal amplifying circuit is operated at a constant voltage by a constant voltage supply circuit for the purpose of stabilizing the operation of the signal amplifying circuit.

第１図はこのような増幅器の一例を示すものである。FIG. 1 shows an example of such an amplifier.

この図について説明すると、信号源１の入力信号ｅｉｎ
が印加される入力端子２ａ、２ｂは、入力端子２ａが電
界効果トランジスタＱ１のゲートに接続され、入力端子
２ｂが電源３のマイナス端子に接続されたアースライン
４に接続されている。To explain this diagram, the input signal ein of signal source 1
The input terminals 2a and 2b to which is applied are connected to the ground line 4, the input terminal 2a of which is connected to the gate of the field effect transistor Q1, and the input terminal 2b connected to the negative terminal of the power source 3.

電界効果トランジスタＱ１は入力信号ｅｉｎを増幅する
信号増幅回路を構成しており、そのソースがアースライ
ン４に接続され、ドレインがトランジスタＱ２のエミッ
タに接続されている。The field effect transistor Q1 constitutes a signal amplification circuit that amplifies the input signal ein, and its source is connected to the earth line 4, and its drain is connected to the emitter of the transistor Q2.

トランジスタＱ２は、そのコレクタが出力端子５に接続
されると共に負荷抵抗６を介して電源３のプラス端子に
接続され、ベースが電源３の両端子間に直列に介挿され
た定電流源Ｔと抵抗８との接続点に接続されている。The transistor Q2 has a collector connected to an output terminal 5 and a positive terminal of a power supply 3 via a load resistor 6, and a constant current source T whose base is connected in series between both terminals of the power supply 3. It is connected to the connection point with the resistor 8.

このトランジスタＱ２は、定電流源Ｔ１抵抗８からなる
バイアス回路と共に電界効果トランジスタＱ１のドレイ
ン−ソース間に一定の電圧を供給する定電圧供給回路を
構成しており、電界効果トランジスタＱ１を定電圧駆動
させるものである。This transistor Q2 constitutes a constant voltage supply circuit that supplies a constant voltage between the drain and source of the field effect transistor Q1 together with a bias circuit consisting of a constant current source T1 and a resistor 8, and drives the field effect transistor Q1 at a constant voltage. It is something that makes you

そしてこの増幅器は、電界効果トランジスタＱ１がソー
ス接地として動作し、トランジスタＱ２がベース接地と
して動作し、入力信号ｅｉｎが胛倍（但しｇｍは電界効
果トランジスタＱ１の相互コンダクタンス）されて出力
端子５から取出されるものである。In this amplifier, the field effect transistor Q1 operates as a common source, the transistor Q2 operates as a common base, and the input signal ein is multiplied (where gm is the mutual conductance of the field effect transistor Q1) and taken out from the output terminal 5. It is something that will be done.

ところで上記の増幅器は、電界効果トランジスタＱ１と
トランジスタＱ２とが電源３に対し直列接続されている
ため、電界効果トランジスタＱ１に交換の必要性が生じ
た場合等に誤ってトランジスタＱ２のエミッタを接地さ
せると、同トランジスタＱ２に過大電流が流れてこれを
破壊してしまう問題があった。By the way, in the above amplifier, the field effect transistor Q1 and the transistor Q2 are connected in series to the power supply 3, so when it becomes necessary to replace the field effect transistor Q1, it is possible to accidentally ground the emitter of the transistor Q2. However, there was a problem in that an excessive current would flow through the transistor Q2 and destroy it.

すなわちこの出願人は上記の増幅器をプレーヤのヘッド
アンプに適用したものとして、電界効果トランジスタＱ
１をピックアップカートリジに内蔵し、同電界効果トラ
ンジスタＱ１の出力をプレーヤ外部に設けた電界効果ト
ランジスタＱ１への定電圧供給回路から取出すようにし
て信号系路中における信号品質の劣化を防止するように
した増幅器を実願昭５３−２９５２２号で提供したが、
このような場合に電界効果トランジスタＱ１が度々交換
され、その交換時にトランジスタＱ２のエミッタを誤っ
て接地させこれを破壊させてしまう問題があった。In other words, the applicant applied the above amplifier to a head amplifier of a player, using a field effect transistor Q.
1 is built into the pickup cartridge, and the output of the field effect transistor Q1 is taken out from a constant voltage supply circuit to the field effect transistor Q1 provided outside the player, thereby preventing deterioration of signal quality in the signal path. The amplifier was provided in Utility Application No. 53-29522, but
In such a case, the field effect transistor Q1 is frequently replaced, and there is a problem in that the emitter of the transistor Q2 is erroneously grounded at the time of replacement, causing damage to the transistor Q2.

この考案は上記問題の解決を計った増幅器を提供するも
ので、入力信号を増幅する第１のトランジスタと、前記
第１のトランジスタへ定電圧を供給する第２のトランジ
スタとが電源に対して直列接続されている増幅器におい
て、前記電源の両端間に直列に接続された定電流回路、
第３のトランジスタおよび抵抗を有し、前記第３のトラ
ンジスタと前記抵抗との接続点に得られる信号によって
前記第２のトランジスタのベース電流を制御するバイア
ス回路と、前記第１、第２のトランジスタの接続点に得
られる電圧を検出する第４のトランジスタとを設けてな
り、前記第４のトランジスタは前記第１、第２のトラン
ジスタの接続点に得られる電圧が接地電位になった時前
記第３のトランジスタをカットオフさせ、これにより、
前記第２のトランジスタをカットオフさせることを特徴
とするものである。This invention provides an amplifier designed to solve the above problem, in which a first transistor for amplifying an input signal and a second transistor for supplying a constant voltage to the first transistor are connected in series with a power supply. a constant current circuit connected in series across the power supply in the connected amplifier;
a bias circuit that includes a third transistor and a resistor and controls a base current of the second transistor by a signal obtained at a connection point between the third transistor and the resistor; and a bias circuit that controls the base current of the second transistor; and a fourth transistor for detecting the voltage obtained at the connection point of the first and second transistors, and the fourth transistor detects the voltage obtained at the connection point of the first and second transistors when the voltage obtained at the connection point of the first and second transistors becomes ground potential. 3 transistor is cut off, thereby
The present invention is characterized in that the second transistor is cut off.

以下、この考案の実施例を第２図（この図において第１
図と同一素子については同一符号を付しである）を参照
して説明する。Below, an example of this invention is shown in Figure 2 (in this figure,
Elements that are the same as those in the drawings will be described with reference to the same reference numerals.

第２図において、電界効果トランジスタＱ１は入力端子
２ａ、２ｂ間に印加された信号源１の入力信号ｅｉｎを
増幅する信号増幅回路を構成しており、トランジスタＱ
２はそのバイアス回路と共に電界効果トランジスタＱ１
のドレイン−ソース間に定電圧を供給する定電圧供給回
路を構成している。In FIG. 2, a field effect transistor Q1 constitutes a signal amplification circuit that amplifies an input signal ein of a signal source 1 applied between input terminals 2a and 2b.
2 is a field effect transistor Q1 along with its bias circuit.
A constant voltage supply circuit is configured to supply a constant voltage between the drain and source of the transistor.

そして、入力信号ｅｉｎは電界効果トランジスタＱ１に
よって増幅され、トランジスタＱ２を介して出力端子５
から取出されるようになっており、この構成は第１図の
構成と同様である。Then, the input signal ein is amplified by the field effect transistor Q1 and passed through the transistor Q2 to the output terminal 5.
The structure is similar to that shown in FIG. 1.

そしてこの増幅器においては、トランジスタＱ２のコレ
クタ側に接続される負荷抵抗６が、電源３のプラス端子
にスイッチ１０を介して接続された正電源ライン１１に
接続されている。In this amplifier, a load resistor 6 connected to the collector side of the transistor Q2 is connected to a positive power supply line 11 connected to the positive terminal of the power supply 3 via a switch 10.

またトランジスタＱ２のエミッタ、すなわち、電界効果
トランジスタＱ１への定電圧供給端子が抵抗１２を介し
てトランジスタＱ３のベースに接続されている。Further, the emitter of the transistor Q2, that is, the constant voltage supply terminal to the field effect transistor Q1 is connected to the base of the transistor Q3 via a resistor 12.

トランジスタＱ３はトランジスタＱ２のエミッタ電位（
対アースライン４間）を検出する検出回路を構成してお
り、そのエミッタがアースライン４に接続され、コレク
タがトランジスタＱ４のベースに接続されると共に抵抗
１３を介して正電源ライン１１に接続され、また抵抗１
４を介してトランジスタＱ５のコレクタに接続されてい
る。Transistor Q3 has the emitter potential of transistor Q2 (
The emitter is connected to the earth line 4, the collector is connected to the base of the transistor Q4, and the positive power supply line 11 is connected via the resistor 13. , and resistance 1
4 to the collector of transistor Q5.

トランジスタＱ４はトランジスタＱ２の動作を制御する
制御回路を構成しており、そのコレクタがトランジスタ
Ｑ２のベースに接続されると共に抵抗１５を介してアー
スライン４に接続されエミッタが電界効果トランジスタ
Ｑ６のゲートに接続されると共に抵抗１６を介して同電
界効果トランジスタＱ６のソースに接続されている。The transistor Q4 constitutes a control circuit that controls the operation of the transistor Q2, and its collector is connected to the base of the transistor Q2 and also to the ground line 4 via a resistor 15, and its emitter is connected to the gate of the field effect transistor Q6. It is also connected to the source of the same field effect transistor Q6 via a resistor 16.

電界効果トランジスタＱ６は、そのドレインが正電源ラ
イン１１に接続されている。The field effect transistor Q6 has its drain connected to the positive power supply line 11.

この電界効果トランジスタＱ６は、抵抗１６と共に定電
流回路を構成しており、同定電流回路は抵抗１５と共に
トランジスタＱ２のバイアス回路を構成している。This field effect transistor Q6 constitutes a constant current circuit together with the resistor 16, and the identification current circuit together with the resistor 15 constitutes a bias circuit for the transistor Q2.

またトランジスタＱ５は、そのエミッタがアースライン
４に接続され、ベースが抵抗１γ、コンデンサ１８を介
して正電源ライン１１に接続されている。The emitter of the transistor Q5 is connected to the earth line 4, and the base is connected to the positive power supply line 11 via a resistor 1γ and a capacitor 18.

そしてこのトランジスタＱ５は抵抗１４，１７、コンデ
ンサ１８と共にこの増幅器の始動回路を構成している。This transistor Q5, together with resistors 14, 17 and capacitor 18, constitutes a starting circuit for this amplifier.

次に、上記の構成からなる増幅器の動作について説明す
る。Next, the operation of the amplifier having the above configuration will be explained.

まず、正電流ライン１１の電位が０（Ｖ）である状態に
おいてスイッチ１０を閉成すると、電源３からコンデン
サ１８に充電電流が流れ、コンデンサ１８と抵抗１Ｔと
の時定数にしたがった過渡電流がトランジスタＱ５のベ
ースに流れ、この開園トランジスタＱ５がオンする。First, when the switch 10 is closed while the potential of the positive current line 11 is 0 (V), a charging current flows from the power supply 3 to the capacitor 18, and a transient current according to the time constant of the capacitor 18 and the resistor 1T is generated. The current flows to the base of transistor Q5, and this open transistor Q5 is turned on.

このとき抵抗１３．１４にトランジスタＱ５のコレクタ
電流が流れ、これら抵抗１３．１４によって分圧された
電圧がトランジスタＱ４のベースに印加される。At this time, the collector current of the transistor Q5 flows through the resistors 13 and 14, and the voltage divided by these resistors 13 and 14 is applied to the base of the transistor Q4.

この結果トランジスタＱ４がオンして電界効果トランジ
スタＱ６と抵抗１６とからなる定電流回路が駆動され、
同定電流回路による一定電流が抵抗１５に流れる。As a result, transistor Q4 is turned on, and a constant current circuit consisting of field effect transistor Q6 and resistor 16 is driven.
A constant current flows through the resistor 15 due to the identification current circuit.

この結果抵抗１５の両端間に一定電圧が生じ、この電圧
によってトランジスタＱ２のベースに一定のバイアス電
流が供給され、同トランジスタＱ２がオンして電界効果
トランジスタＱｌのドレイン−ソース間に一定の電圧が
供給される。As a result, a constant voltage is generated across the resistor 15, and this voltage supplies a constant bias current to the base of the transistor Q2, turning on the transistor Q2 and creating a constant voltage between the drain and source of the field effect transistor Ql. Supplied.

一方、トランジスタＱ５は、コンデンサ１８の充電が完
了した時点でオフ状態となるが、トランジスタＱ２のエ
ミッタ電圧が抵抗１２を介してトランジスタＱ３のベー
スに供給され、同トランジスタＱ３がオンしてそのコレ
クタ電流が抵抗１３を流れ、これによってトランジスタ
Ｑ４のオン状態は維持される。On the other hand, the transistor Q5 turns off when the charging of the capacitor 18 is completed, but the emitter voltage of the transistor Q2 is supplied to the base of the transistor Q3 via the resistor 12, and the transistor Q3 turns on and its collector current flows through the resistor 13, thereby maintaining the on state of the transistor Q4.

電界効果トランジスタＱ１はそのゲート−ソース間が信
号源１の内部抵抗によって短絡されているため、これら
の間が同電位となり、ドレイン−ソース間に一定の飽和
ドレイン電流ＩＤ５Ｓが流れて能動状態におかれる。Since the gate and source of the field effect transistor Q1 are short-circuited by the internal resistance of the signal source 1, the potential is the same between them, and a constant saturated drain current ID5S flows between the drain and the source, making it active. It will be destroyed.

この状態において入力信号ｅｉｎが電界効果トランジス
タＱ１によって増幅され、トランジスタＱ２を介して負
荷抵抗６の両端間に出力を生じその出力が出力端子５か
ら取出される。In this state, the input signal ein is amplified by the field effect transistor Q1, and an output is generated between both ends of the load resistor 6 via the transistor Q2, and the output is taken out from the output terminal 5.

この場合、前記飽和ドレイン電流ＩＤ５Ｓによる負荷抵
抗６の電圧降下ＶＤＲは、ＶＤＲ−ＩＤＳＳ ｘＲ６（
Ｖ）（但しＲ６は負荷抵抗６の値）で表わされる。In this case, the voltage drop VDR across the load resistor 6 due to the saturated drain current ID5S is VDR−IDSS xR6(
V) (where R6 is the value of the load resistance 6).

また回路の利得Ａは、トランジスタＱ２がベース接地と
して動作するから、ＡよｇｍＸＲ６で表わされる。Further, the gain A of the circuit is expressed as A×gmXR6 since the transistor Q2 operates with the base being grounded.

そしていま、電界効果トランジスタＱ１の交換時等に誤
ってトランジスタＱ２のエミッタを接地させると、トラ
ンジスタＱ３のベースバイアスが零となって同トランジ
スタＱ４がオフとなる。Now, if the emitter of the transistor Q2 is accidentally grounded when replacing the field effect transistor Q1, the base bias of the transistor Q3 becomes zero and the transistor Q4 is turned off.

この結果、トランジスタＱ４．Ｑ６がオフとなり、トラ
ンジスタＱ２がオフとなる。As a result, transistor Q4. Q6 is turned off and transistor Q2 is turned off.

このようにトランジスタＱ２は、そのエミッタが接地さ
れた場合にオフ状態におかれ、過大電流から保護される
ことになる。Transistor Q2 will thus be turned off and protected from excessive current when its emitter is grounded.

なおこの際、出力端子５の電圧は電源３のプラス側電圧
にロックされる。At this time, the voltage of the output terminal 5 is locked to the positive voltage of the power supply 3.

また、トランジスタＱ２におけるエミッタの接地が解除
され、回路が正常に構成された場合には、一旦スイッチ
１０を切り、そして再投入することによって回路は正常
動作に戻る。Further, when the emitter of the transistor Q2 is ungrounded and the circuit is configured normally, the circuit returns to normal operation by turning off the switch 10 and then turning it on again.

以上の説明から明らかなように、この考案によれば、第
２のトランジスタ（第２図におけるトランジスタＱ２
）のバイアス回路を定電流回路、第３のトランジスタお
よび抵抗から構成し、また第４のトランジスタ（第２図
におけるトランジスタＱ３）を設けたので、第１のトラ
ンジスタ（電界効果トランジスタＱｌ）と第２のトラン
ジスタとの接続点が誤って接地された場合において、第
２のトランジスタを過大電流から保護することができ、
同トランジスタの破損を防止することが出来る。As is clear from the above description, according to this invention, the second transistor (transistor Q2 in FIG.
) consists of a constant current circuit, a third transistor, and a resistor, and a fourth transistor (transistor Q3 in FIG. 2) is provided, so that the first transistor (field effect transistor Ql) and the second The second transistor can be protected from excessive current if the connection point with the second transistor is accidentally grounded,
Damage to the transistor can be prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は従来の増幅器の回路図、第２図はこの考案によ
る増幅器の回路図である。 １・・・・・・信号源、２ａ、２ｂ・・・・・・入力端
子、３・・・・・・電源、４・・・・・・アースライン
、５・・・・・・出力端子、１０・・・・・・始動用ス
イッチ、１１・・・・・・正電源ライン、Ｑｌ・・・・
・・第１のトランジスタ（電界効果トランジスタ）、Ｑ
２・・・・・・第２のトランジスタ、Ｑ３・・・・・・
第４のトランジスタ、Ｑｌ・・・・・第３のトランジス
タ、Ｑ６・・・・・・電界効果トランジスタ、１５，１
６・・・・・・抵抗。FIG. 1 is a circuit diagram of a conventional amplifier, and FIG. 2 is a circuit diagram of an amplifier according to this invention. 1...Signal source, 2a, 2b...Input terminal, 3...Power supply, 4...Earth line, 5...Output terminal , 10...Starting switch, 11...Positive power line, Ql...
...First transistor (field effect transistor), Q
2...Second transistor, Q3...
Fourth transistor, Ql...Third transistor, Q6...Field effect transistor, 15,1
6...Resistance.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 入力信号を増幅する第１のトランジスタと、前記第１の
トランジスタへ定電圧を供給する第２のトランジスタと
が電源に対して直列接続されている増幅器において、前
記電源の両端間に直列に接続された定電流回路、第３の
トランジスタおよび抵抗を有し、前記第３のトランジス
タと前記抵抗との接続点に得られる信号によって前記第
２のトランジスタのベース電流を制御するバイアス回路
と、前記第１、第２のトランジスタの接続点に得られる
電圧を検出する第４のトランジスタとを具備してなり、
前記第４のトランジスタは前記第１、第２のトランジス
タの接続点に得られる電圧が接地電位になった時前記第
３のトランジスタをカットオフさせ、これにより、前記
第２のトランジスタをカットオフさせることを特徴とす
る増幅器。In an amplifier in which a first transistor that amplifies an input signal and a second transistor that supplies a constant voltage to the first transistor are connected in series to a power supply, the transistor is connected in series between both ends of the power supply. a bias circuit that includes a constant current circuit, a third transistor, and a resistor, and controls a base current of the second transistor by a signal obtained at a connection point between the third transistor and the resistor; , a fourth transistor that detects the voltage obtained at the connection point of the second transistor,
The fourth transistor cuts off the third transistor when the voltage obtained at the connection point of the first and second transistors becomes ground potential, thereby cutting off the second transistor. An amplifier characterized by: