JPS593064B2 - 垂直同期パルス抽出回路 - Google Patents

Description

【発明の詳細な説明】 本発明はテレビジョン信号から垂直同期パルスの分割パ
ルスを抽出する回路に関するものである。

垂直同期パルスは第１図イにおいて示す複合映像信号波
形からも分るように垂直帰線期間内に３Ｈ分相当期間に
わたつて送られているが、周知の如く切り込みＡによつ
て６個に分割されている。５ このような垂直同期パル
スの分割パルスの抽出は例えば第１９ラインに挿入され
て送られているＶＩＲ（パーテイカル・インターバル・
リフアレンス）信号を受像機側において取り出す場合に
カウンタにより水平周波数パルスを計数して開始パ１０
ルスよりの所定のパルス数のところで抜き出す際に、そ
の開始パルスとしてを利用するのに必要であるからであ
る。

固、前記ＶＩＲ信号は第２図に示すようにクロマ基準、
輝度基準、黒基準などの各種基準信号からなつており、
該信号を送信する１５目的は放送局側から一般家庭のテ
レビジョン受像機に届く間に色映像情報の色相、明るさ
、コントラストなどが劣化しがちであり、また受像機側
の回路の誤差などによつても同様の劣化が生じるので、
これを放送局側からの基準信号（ＶＩＲ信号）加 によ
り補正するようにするためであり、既に米国にお（・て
は２〜３の放送局がこのＶＩＲ信号を垂直帰線期間内に
挿入して送つている。本発明において抽出される垂直同
期パルスの分割パルスは前記ＶＩＲ信号の抜き取りのた
めにの２５み使用されるものでなく、静止圃放送信号を
抜き取るためや、その他種々の用途に用いられるが、本
明細甫ではＶＩＲ信号抜き取りに使用する場合を例とし
て挙げることにより本発明回路の用途についても説明す
ることにする。

勿 ところで従来のＶＩＲ信号抜き取りのために採用さ
れていたカウント開始パルスの作成は複合同期信号を積
分すると共に、その積分出力でパルスを得るようにして
いた。

しカルながら、このようなものにおいては前記３５パル
スの開始点が異なり正確なＶＩＲ信号抜き取りが行なわ
れないという虞がある。

この点を第３図に従い説明すると、第３図においてイ、
イ′はｉり【−第１図の複合映像信号イの一部を示して
おり、イは偶数フイールド、イ７は奇数フイールドのも
のである。

今、偶数フイールドの同期信号を積分するとヲのように
なるが、奇数フイールドの場合には垂直帰線期間の最初
の等化パルスの直前における水平同期パルスＰ′１が偶
数フイールドの場合のそれよりも近接しているため、積
分出ガラ７はヲの場合より大きくなり、その分だけトリ
ガ−レベルの開始点が早くなり、結局後段のパルス発生
手段からの出力パルスの立土り時間は力に示す偶数フイ
ールドの場合よりも力１に示す奇数フイールドの場合の
方が早くなり、両者は一致しない。従つて、このパルス
を遅延して１９ライン目をもカバーする幅広いパルスと
なし、その間における水平周期のパルス数をカウントし
て、その所定のカウント数においてＶｌＲ信号抜き取り
パルスを生ぜしめるとしても抜き取りパルス発生の時間
的位置が偶数フイールドと奇数フイールドで異なり、い
ずれか一方のフイールドではＶＩＲ信号が抜き取れない
という結果に至る。また積分出力の一定レベルでパルス
を発生する際に積分出力は第３図ヲ，ヲ７に示すように
キサキサを有するので、このキサキサによつても誤動作
が生じ易いという欠点もあり適当でない。また前記一定
レベルの調整を行なうための調整手段を設け、これによ
り適当に調整しなければならない。本発明は垂直同期パ
ルス、特にその分割パルスを簡単な構成で確実に抽出し
うる回路を提案するものであり、それによつてＩＲ信号
取り出しを確実にするものである。

以下図面に示した実施例に従つて本発明回路を詳述する
。

本発明では、第４図に示すようにレベル検出回路１を構
成する第１トランジスタＴ１のベースと基準電位点間に
コンデンサＣ１と第３トランジスタＴ３のコレクタ・エ
ミツタ間を挿入し、この第３トランジスタＴ３のベース
に第１図口に示す負極性の複合同期信号を加えて等化パ
ルスＰ２垂直同期パルスの分割パルス（以下「垂直同期
パルス」という）Ｐ３、水平同期パルスＰ１の各期間の
み第３トランジスタＴ３をオフとしている。尚、抵抗Ｒ
１は前記コンデンサＣ１と第１トランジスタＴ１の接続
点に電源＋Ｖｃｃを結合する手段を構成している。従つ
て、前記各期間では電源十Ｖｃｃより抵抗Ｒ１を介して
コンデンサＣ１に充電電流が流れトランジスタＴ１のベ
ース電位は上がる。しかし、前記３種類のパルス期間に
おけるベース電位は同一でなく、パルス幅の一番大きい
垂直同期パルスＰ３期間では高く、次いで水平同期パル
スＰ１の期間、等化パルスＰ２の期間の順となる。即ち
、第１図ハに示すように第１トランジスタＴ１のベース
電位は等化パルス期間と水平同期パルス期間では、それ
ぞれＥ２，Ｅｌと低い電圧値までしか上昇せず、垂直同
期パルス期間では高い電圧値Ｅ３まで上昇する。従つて
、レベル検出回路１の第２トランジスタＴ２のベースバ
イア几６ス ？ ×Ｖｃｃをバイアス抵抗Ｒ６，Ｒ７に
Ｒ６＋Ｒ７よつて となるように選定しておけば、第１トランジスタＴ１は
垂直同期パルスＰ３の期間のみ導通し、等化パルスＰ２
及び水平同期パルスＰ１の期間ではオフとなる。

従つて第２トランジスタＴ２のコレ“クタには正極性の
垂直同期パルスのみが生じることになる。向、第３トラ
ンジスタＴ３が前記等化パルス、垂直同期パルス、水平
同期パルスの期間以外のところではオンとなつてコンテ
ンサＣ１に蓄積された電荷を全て第３トランジスタＣ１
のコレクタ・エミツタ路を通して放出するので、第３図
のヲ，ヲ７の如く積分出力がパルスごとに遂次加算され
ていくことがなく、いわばデイジタル的なパルス出力を
得ることができる。従つて、本発明の回路では垂直パル
スの抽出が確実であると共に、レベル設定はＶｃｃと、
抵抗Ｒ６，Ｒ７によつて決定しておくだけでよく、後で
このレベルを調整する等の必要がなく便利である。第５
図以下は本発明の垂直同期パルス抽出回路２を採用して
ＩＲ信号を抜き取るためのパルスを発生する装置につい
て示している。

第５図はそのプロツク回路図であつて、２は前記垂直同
期パルス抽出回路、３は水平周波数のパルスを供給する
手段、４は前記垂直同期パルスと水平周波数パルスをカ
ウントするカウンタ、５は前記カウンタが垂直同期パル
スを偶数個カウントしてから後、水平周波数パルスをカ
ウンタに加えるように前記カウンタへのパルス供給を制
御する手段、そして６は前記カウンタの内容がＶＩＲ信
号の挿入されているラインに相当するカウント数に至つ
たところで略１Ｈの幅のパルスを発生する回路である。
このような装置の各構成要素は付属回路と共に更に第６
図において具体化されている。この第６図はＩＣ用に構
成した回路を示しており、１番ピン１には前記コンデン
サＣ１が外付けされている。第１図の複合映像信号をテ
レビジヨン受像機の通常の同期分離回路を通すことによ
り得られる複合同期パルス〔第１図口参照〕は２番ピン
２からスイツチングトランジスタＴ１のベースに加えら
れる。レベル検出回路１の出力パルスは次段のトランジ
スタＴ４をオフにしてそのコレクタ側の電圧分割点ａに
負極性のパルスを生ぜしめる。即ち、トランジスタＴ４
は通常はＴ２の導通によりベース電位が下つてオンとな
り、点ａは；定の高レベル電位となつているが、前述の
ようにトランジスタＴ２のコレクタに正極性パルスが現
われたときにはオフになつて点ａはアース電位になるか
らである。ＦＩｉＪ、点ａに生じるパルスは第１図ハの
大きな鋸歯状波電圧に従い６ケ生じる筈であるが、後述
するように本実施例では２個以後は図示のように接続さ
れたトランジスタＴ５をオンすることにより実質的に無
効としているので第１図二では２個のみ示している。向
、２番ピン２に接続されたツエナーダイオードＤ２はノ
イズ対策用として導入したものである。

次にカウンタ４はＴ・フリツブフロツブを５個縦続して
構成しており、図ではそのうちの１つのＴ・フリツブフ
ロツブＦ１のみ具体的に示し、他はプロツクＦ２，Ｆ３
，Ｆ４，Ｆ５のみで示しているが、これらは全て同一の
回路構成である。Ｔ・フリツブフロツブＦ１は当初Ｓ１
が低レベルになるようにりセツトパルスにより制御され
るのでＴｌ．がオフでＴｌｌがオンとなつてＴｌｌのエ
ミツタ電流はＴ６を通つてアースに流れているが、前記
垂直同期パルス抽出回路２の点ａに生じた負極性パルス
がトランジスタＴ６，Ｔ７に与えられると、これらＴ６
，Ｔ７はオフとなつてＴｌｌのエミツタ電流はＴ のコ
レクタ・エミツタを通じて流れることができず、Ｔ８の
ベースに流れ込む。このためＴ８がオンとなり、ＴｌＯ
．のベース・エミツタ間バイアスがかかつて、Ｔ・フリ
ツブフロツブは状態を反転し、ＴｌＯがオン、Ｔｌｌが
オフとなる。カウンタ４が、その入力パルスを２個カウ
ントした時、第１デコーダ・トランジスタＴｌ８のエミ
ツタは全てハイレベル入力信号となり、そのコレクタに
接続されたトランジスタＴｌ６をオンとする。このため
、フリツブフロツブＦ６はＴｌ４がオン、Ｔｌ５がオフ
となる。そして、前記Ｔｌ５のオフに従つて、Ｔ５がオ
ンとなるので先にも述べたように差動対を構成するトラ
ンジスタＴ２のコレクタに生じるパルスはそれ以降は無
効とされカウンタ４に加わることはない。しかしながら
、前記フリツブフロツブＦ６を構成する他方のトランジ
スタＴｌ４のオンに従つて、Ｔｌ２がオフ、Ｔｌ３がオ
ンとなるので、３番ピン３からのフライバツクパルスが
Ｔｌ３を通じてカウンタ４に次々と加えられることにな
る。このように、最初の２個は垂直同期パルスが加えら
れ、引き続いて、フライバツクパルスが加えられるカウ
ンタ４の各構成Ｔ・フリツブフロツブＦｌ，Ｆ２，Ｆ３
，Ｆ４，Ｆ５の第１出力ヌは第１図のＳｌ，Ｓ２，Ｓ３
，Ｓ４，Ｓ５のようになる。向、垂直同期パルスを２個
カウントしてからフライバツクパルスをカウンタに加え
るようにしているが、カウントすべき垂直同期パルスは
２個に限定する必要はなく、４個でも６個でもよく、結
局偶数であればよい。

しかしながら、奇数個のカウントでは、偶数フイールド
と奇数フイールドのいずれか一方で誤動作が生じること
になるので、避けなければならない。例えば第７図に示
すように、一個の垂直同期パルスのみをカウントして行
なう場合について説明すると、偶数フイールドではフラ
イバツクパルスホと抽出垂直同期パルスニの位置が略同
じ位置にあるので、カウンタ４に入力されるパルスは卜
のようになるが、奇数フイールドでは抽出垂直同期パル
スニ５がフライバツクパルスホ５の繰返し位置からずれ
たところにあるので、カウンノ４に入力されるパルスは
卜′に示すように１つ多くなつてしまう。ＩＲ信号抜き
取りパルスを発生せしめる場合には、開始パルスから一
定数のカウントにより発生させるようにしているので、
第７図のようにした場合には、いずれか一方のフイール
ドではＶＩＲ信号が抽出されないという不都合な結果に
なる。この点、抽出垂直同期パルスを偶数個カウントし
てからフライバックパルスをカウンタに加えるようにす
ると偶数フイールド、奇数フイールドともＶＩＲ信号の
挿入されているラインまでのカウント数が同一となり、
前記のようにいずれか一方のフイールドで誤動作が生じ
るという虞れはなくなる。

ただし、偶数個のうちでも、特に２個に選定した場合に
は弱電界時においても確実な動作が期待できるという利
点がある。即ち、弱電界時には同期分離回路から得られ
る垂直同期パルスは第９図に示すように第３番目から以
降崩れがちとなるが、最初の２個あたりまではかなりし
つかりしたパルスとなつているからである。次に、この
ようにしてパルスが入力されるカウンタ４が所定数のパ
ルスをカウントしたときＶＩＲ信号抜き取りパルスを発
生する回路６は第２デコーダトランジスタＴ３２と、そ
のコレクタに接続されたトランジスタＴ３４，Ｔ３５及
び、Ｔ３６，Ｔ３７から構成される。

前記第２デコーダ・トランジスタＴ３２のエミッタはカ
ウンタ４の出力Ｓｌ，Ｓ２，Ｓ３Ｓ４，Ｓ５が与えられ
るよう接続されており、このため第１図のヌに示す波形
から窺知できるように１７のカウント数のところで、Ｔ
３２の入力は全てハイレベルとなるので、該第２デコー
ダ・トランジスタＴ３２はオフとなり、従つてそのコレ
クタに接続されたトランジスタＴ３４はオン、Ｔ３５は
オフとなつて点ｂには略１Ｈ分に相当する負極性のゲー
トパルス〔第１図ル参照〕が生じる。同時にトランジス
タＴ３６がオフになることから、トランジスタＴ３７は
導通し、そのエミツタに略１Ｈ分に相当する正極性のゲ
ートパルスを生じる。向、このように正負のゲートパル
スを発生するか否は後続する回路（図示せず）との関係
において決せられるべきものであり、従つていずれか一
方のゲートパルスだけでもよい場合も、あることはいう
までもない。前記第２デコーダ・トランジスタＴ３２は
２１個のカウントパルスのうち１７個のカウント以外の
ところでは工４ミツタ入力の少くともいずれか１つがロ
ーレベルとなるので導通し、従つてコレクタに接続され
たトランジスタＴ３４以降の回路状態が全て反転し、前
記のゲートパルスは現われない。またベースに接続され
たトランジスタＴ３３は、３番ピン３からのフライバツ
クパルス〔第１図ホ〕が与えられて、該フライバツクパ
ルスの期間のみ導通し、そのコレクタ電位、従つてトラ
ンジスタＴ３２，Ｔ３４のベースをアース電位に落すの
で、フライバツクパルスの期間はデコーダＴ３２が実質
的に不作動になつたことに相当する。それ故４ｉ１７個
のカウントによりトランジスタＴ３５，Ｔ３７の各エミ
ッタに生じるゲートパルスはフライバツクパルス幅を除
いた１Ｈ期間となる。

向、このようにフライバツクパルス期間のみデコーダＴ
３２を不作動とするのは次の理由による。一般にカウン
タはアンド回路等を用いてフイードバツクをとることに
より同期式カウンタとすることができるが、該同期式カ
ウンタは構成が複雑になるのを避け得ない。

このため第６図の如き非同期方式のカウンタを採用する
と有利であるが、斯る非同期方式のカウンタでは各ビツ
トの時間遅れが生じる。第８図はカウンタ４が１６個の
パルスを数えた点の各Ｔ・フリツプフロツプの第１出力
波形を例として示しているが、Ｓ１の変化に応じて変わ
るＳ２〜Ｓ５の変化には点線で示す如く時間的な遅れが
僅かずつではあるが生じる。このような信号の遅れ時間
内に第２デコーダ・トランジスタＴ３２が誤動作し、不
必要なところでゲートパルスを発生するという虞れがあ
る。従つて、このような遅れ時間を包含するフライバツ
クパルスを使つて該パルス期間のみ第２デコーダ・トラ
ンジスタＴ３２を不作動とするのである。これによれば
非同期式カウンタに生じる微小な時間遅れに起因する誤
動作を払拭でき、しかもフライバツクパルス期間を不作
動としても、得られるゲートパルスはＶＩＲ信号抜き取
りに十分な幅を有しているので問題はない。周、このよ
うな非同期式カウンタの時間遅れによる影響を除去する
ため同じような構成が後述する第３デコーダ・トランジ
スタＴ３Ｏにも、また既に説明した第１デコーダ・トラ
ンジスタＴｌ８にもＴ３ｌ，Ｔｌ９で示す如く採用され
ている。第３デコーダ・トランジスノＴ３Ｏ及びそのコ
レクタに接続されたトランジスタＴ２９，Ｔ２８，Ｔ２
７，Ｔ２６並びＶＣＴ２Ｏはカウンタ４へのパルス入力
を一定数以上のところで杓ち切るために設けられたもの
であつて、このようにカウンタへのパルスを遮断する手
段がない場合には、引き続くカウンタの動作により、１
７個のカウント内容と同一のカウント内容を走査期間中
にも呈することから不必要な時点で周期的にゲートパル
スを発生してしまうからである。第３デコーダ・トラン
ジスタＴ３Ｏはカウンノの各Ｔ・フリツプフロツプのＳ
ｌ，Ｓ２，Ｓ３，Ｓ４，Ｓ５がエミツタに入力されるよ
うカウンタと接続されており、そのため２１個のカウン
卜時点で、不導通となる。それに従い、Ｔ２９がオン、
Ｔ２８がオフ、Ｔ２７，Ｔ２６，Ｔ２Ｏがオンとなつて
フリツブフロツブＦ６を構成するＴｌ５のコレクタ電位
従つてＴｌ４のベース電位を低くしてＴｌ４をオフ、Ｔ
ｌ５をオンとなし、フリツブフロツブの状態を反転せし
める。このためスイツチングトランジス３ｔＴ１２がオ
ン、Ｔｌ３がオフとなつて３番ピン３からのフライバツ
クパルスはカウンタ４に供給されなくなる。前記第３デ
コーダトランジスタＴ３Ｏの出力に関係するトランジス
タＴ２６のエミツタにはスイツチングトランジスタＴ２
ｌ〜Ｔ２５が図示のように並列に接続されていて、Ｔ２
６の導通に従い、これらのトランジスタＴ２ｌ，Ｔ２５
も導通してその各エミツタをローレベルとする。このこ
とはカウンタ４を構成する各フリツブフロツブＦ１〜Ｆ
５をりセツトすると共にそれらの第１出力Ｓ１〜Ｓ５を
ローレベルの初期状態にすることを意味する。第１図に
おいてチはこの場合のりセツトパルスを示している。こ
のりセツトパルスがあまりにも短い場合にはカウンタ４
がそれに追随しえないことを考慮し、トランジスタＴ２
７のエミッタに小容量のコンデンサＣ２を挿入してある
。トランジスタＴ２７の導通によつて充電されたコンデ
ンサＣ２の電荷は次段Ｔ２６のベース・エミツタ間イン
ビーダンスを通して流れるため放電時定数は大きい。換
言すれば該回路構成ではＩＣ内に小さな容量を作成する
だけで十分長い時間遅れを現出できる訳である。斯くし
てリセツトパルスチはカウンタ４を駆動するに十分な時
間幅となる。本発明の垂直同期パルス抽出回路は前述し
た特徴、効果を有するものであるが、これを第９図の如
くＶＩＲ信号抜き取りパルス発生装置に使用した場合に
は、該ＶＩＲ信号抜き取りパルス発生装置の機能を確実
にするという利点もある。

【図面の簡単な説明】

第１図は本発明を説明するための信号波形図であり、第
２図はＶＩＲ信号の波形図である。 第３図は従来のＶＩＲ信号抜き取りパルス発生装置の一
部について説明する波形図である。第４図は本発明の垂
直同期パルス抽出回路を示す回路図である。第５図乃至
第８図は本発明の回路を使用したＶＩＲ信号抜き取りパ
ルス発生装置について示しており、第５図はそのプロツ
ク回路図、第６図は第５図を具体化した回路図、第７図
及び第８図、第９図はその説明波形図である。１・・・
・・・差動増幅器、Ｔ１・・・・・・第１トランジスタ
、Ｔ２・・・・・・第２トランジスタ、Ｃ１・・・・・
・コンデンサ、Ｔ３・・・・・・第３トランジスタ。

Claims (1)

【特許請求の範囲】
1. １ 切り込みにより複数個に分割された垂直同期パルス
   の分割パルスをテレビジョン信号から抽出するための回
   路であつて、エミッタが共通に接続された第１、第２ト
   ランジスタと、前記第１トランジスタのベースと基準電
   位点に接続されたコンデンサと、前記第１トランジスタ
   のベースと基準電位点に接続されたコンデンサと、前記
   第１トランジスタと前記コンデンサの接続点に電源を結
   合する手段と、前記第１トランジスタのベースと基準電
   位点との間にコレクタ・エミッタ間が接続されると共に
   ベースに加えられる複合同期信号の等化パルス、垂直同
   期パルスの分割パルス、水平同期パルスの各期間のみオ
   フとなる第３トランジスタと、前記分割パルス期間にお
   ける第１トランジスタのベース電位の一定値以上のとこ
   ろで第２トランジスタのコレクタに出力パルスが生じる
   ように前記第２トランジスタをバイアスする手段とから
   なる垂直同期パルス抽出回路。