JPS5930217A - 誤り検出機能を有する復調器 - Google Patents
誤り検出機能を有する復調器Info
- Publication number
- JPS5930217A JPS5930217A JP57136400A JP13640082A JPS5930217A JP S5930217 A JPS5930217 A JP S5930217A JP 57136400 A JP57136400 A JP 57136400A JP 13640082 A JP13640082 A JP 13640082A JP S5930217 A JPS5930217 A JP S5930217A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time
- output
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は記録媒体から読取られるデータ信号の復調器若
しくはデコーダに関し、更に具体的に言えば、周波数変
調(F/2F符号比)方式に従った記録を読取ることに
よって得られるデータ信号の復調器において誤り’k[
出することに関する。
しくはデコーダに関し、更に具体的に言えば、周波数変
調(F/2F符号比)方式に従った記録を読取ることに
よって得られるデータ信号の復調器において誤り’k[
出することに関する。
背景技術
記録媒体からの読取信号について誤シを検出する従来技
術の典型的なツリは1970年8月11日に発行きれた
米国特許第3524164号に示されている。この技術
は一連のシングルショ・/トの出力によって定められる
複数・0時間枠と入力信号のトランジションとの関1&
’tみて誤bi演出するものである。但し、これは位相
変調信号の復調に伴って誤りを検出することを意図した
ものであり、トランジションの方向をみることなどを必
要としているので、周波数変調方式の信号の復調に際し
て−誤りを検出するには適していない。又、複数の時間
枠の長さは常に固定されているので、個々のビラトラ示
す信号部分の長さが成る程度変動する読取信号を敗シ扱
う場合には、満足のいく結果を得ることができない。
術の典型的なツリは1970年8月11日に発行きれた
米国特許第3524164号に示されている。この技術
は一連のシングルショ・/トの出力によって定められる
複数・0時間枠と入力信号のトランジションとの関1&
’tみて誤bi演出するものである。但し、これは位相
変調信号の復調に伴って誤りを検出することを意図した
ものであり、トランジションの方向をみることなどを必
要としているので、周波数変調方式の信号の復調に際し
て−誤りを検出するには適していない。又、複数の時間
枠の長さは常に固定されているので、個々のビラトラ示
す信号部分の長さが成る程度変動する読取信号を敗シ扱
う場合には、満足のいく結果を得ることができない。
なお、飼々のピッH−示す信号部分の長でか変動する様
な読取信号の復調を行う装置自体は周知である。例えば
、1971年12月17日に発行された特開昭46−7
037号に開示されている装置は、周波数変調方式に従
った信号を受は敗シ、タロツタ・ピークが発生する毎に
、それと1つ前のタロ・/夕・ピークとの間の時間間隔
の273に等しい長さの時間枠を定める信号を生じ、そ
の時間枠内にピータが生じるか否かに旧じてデータが「
1」か「0」かを判別する構成をとっている。
な読取信号の復調を行う装置自体は周知である。例えば
、1971年12月17日に発行された特開昭46−7
037号に開示されている装置は、周波数変調方式に従
った信号を受は敗シ、タロツタ・ピークが発生する毎に
、それと1つ前のタロ・/夕・ピークとの間の時間間隔
の273に等しい長さの時間枠を定める信号を生じ、そ
の時間枠内にピータが生じるか否かに旧じてデータが「
1」か「0」かを判別する構成をとっている。
但し、これは誤りの検出は全く意図していないものであ
り、異常なピータも旧しいデータを示すものとして検出
してしまう欠点がある。
り、異常なピータも旧しいデータを示すものとして検出
してしまう欠点がある。
面って、本発明の目的は周波数変調方式による入力信号
の相次ぐビット対応部分が成る程度変動する状況におい
ても読取信号の異常を適確に検出して誤シとして示す機
能を有する復調器を提供することである。
の相次ぐビット対応部分が成る程度変動する状況におい
ても読取信号の異常を適確に検出して誤シとして示す機
能を有する復調器を提供することである。
発明の概要
本発明による復調器は、相次ぐタロツク・ピーク及びこ
れらの間にデータにしして升在するデーターピータを含
む複数のピータを有する周波数変調信号金堂は取9、そ
の相次ぐピークにもじてピーク検出パルスを生じる第1
の手段と、クロ・ン夕・ピータに対応する筈のピーク検
出パルスに応じて出力パルスを生じる第2の手段と、該
第2の手段から出力パルスが生じる毎に、それと1つ前
の出力パルスとの間の時間間隔D’に表わす出力を生じ
る第3の手段と、該第6の手段の出力を受は叡り、α、
β、γを0〈α〈β〈1〈γなる関係を有する定数とし
て、それぞれαD1 βD1 γD’(j表わす3つの
出力を生じる第4の手段と、該第4の手段の3つの出力
に基いて、上記第2の手段の各出力パルスの発生時点を
基儒点として始まシαDに相当する長さを有する第1の
時間枠を定める信号、該第1の時間枠に続いて(β−α
)Dに相当する長さを有する第2の時間枠を定める信号
、及び上記基準点からみてγDに相当する時間の経過後
に始まる第3の時間枠を定める信号を生じることのでき
る第5の手段と、該第5の手段及び上記第1の手段に接
続きれていて、第1の時間枠及び第3の時間枠のいずれ
かにおいてピータ検出パルスが生じることに旧じて誤シ
検出信号を生じる機q目及び第2の時間枠においてピー
タ検出パルスが2つ生じることにしじて誤シ演出信号を
生じる機q目を有する第6の手段とを含む。
れらの間にデータにしして升在するデーターピータを含
む複数のピータを有する周波数変調信号金堂は取9、そ
の相次ぐピークにもじてピーク検出パルスを生じる第1
の手段と、クロ・ン夕・ピータに対応する筈のピーク検
出パルスに応じて出力パルスを生じる第2の手段と、該
第2の手段から出力パルスが生じる毎に、それと1つ前
の出力パルスとの間の時間間隔D’に表わす出力を生じ
る第3の手段と、該第6の手段の出力を受は叡り、α、
β、γを0〈α〈β〈1〈γなる関係を有する定数とし
て、それぞれαD1 βD1 γD’(j表わす3つの
出力を生じる第4の手段と、該第4の手段の3つの出力
に基いて、上記第2の手段の各出力パルスの発生時点を
基儒点として始まシαDに相当する長さを有する第1の
時間枠を定める信号、該第1の時間枠に続いて(β−α
)Dに相当する長さを有する第2の時間枠を定める信号
、及び上記基準点からみてγDに相当する時間の経過後
に始まる第3の時間枠を定める信号を生じることのでき
る第5の手段と、該第5の手段及び上記第1の手段に接
続きれていて、第1の時間枠及び第3の時間枠のいずれ
かにおいてピータ検出パルスが生じることに旧じて誤シ
検出信号を生じる機q目及び第2の時間枠においてピー
タ検出パルスが2つ生じることにしじて誤シ演出信号を
生じる機q目を有する第6の手段とを含む。
後で説明する好適な実施例の場合、α=025、β=
0.75、γ= 1.25に選定されておシ、第3の手
段は計数器及び発振器によって実現されている。又、第
4の手段はレジスタ及び倍率器によって実現され、第5
の手段は比較器及びデコーダによって実現されている。
0.75、γ= 1.25に選定されておシ、第3の手
段は計数器及び発振器によって実現されている。又、第
4の手段はレジスタ及び倍率器によって実現され、第5
の手段は比較器及びデコーダによって実現されている。
本発明による復調器は特に銀行において用いられる磁気
ストライプ付き通帳やカードから読取られる信号を復調
するのに適している。即ち、この様な記録媒体の読取シ
の際には、へ・ノドと記録媒体との相対速度の変動に起
因して相次ぐビ・ント対応部分の長さが変動する読取信
号が生じやすく、又、記録データは金銭の取り扱いに密
接に関係しているので、異常な読取信号を見のがすこと
なく誤りとして検出することが非常に重要なのである。
ストライプ付き通帳やカードから読取られる信号を復調
するのに適している。即ち、この様な記録媒体の読取シ
の際には、へ・ノドと記録媒体との相対速度の変動に起
因して相次ぐビ・ント対応部分の長さが変動する読取信
号が生じやすく、又、記録データは金銭の取り扱いに密
接に関係しているので、異常な読取信号を見のがすこと
なく誤りとして検出することが非常に重要なのである。
実施例
これから図面を参照しなか、ら本発明の好適な実施列に
ついて説明する。
ついて説明する。
第1図は本発明に従って誤シ演出のための構成を組込ん
だ復調器の構成を示している。発振器1は線27に生じ
るデータ入力信号のピ・ノド時間に比して十分短い周期
でパルスの系列を生じる。時間計数器2は、このパルス
を計数器る機能を有する。後で述べる様にオア回路22
から出力が生じる毎に、そのときの時間計数器2のカウ
ントはレジスタ3へ転送され、そこに保持される。又、
時間計数器2は、このカウントの転送と同時にリセツ士
され、新たに初期直から計数を行う。
だ復調器の構成を示している。発振器1は線27に生じ
るデータ入力信号のピ・ノド時間に比して十分短い周期
でパルスの系列を生じる。時間計数器2は、このパルス
を計数器る機能を有する。後で述べる様にオア回路22
から出力が生じる毎に、そのときの時間計数器2のカウ
ントはレジスタ3へ転送され、そこに保持される。又、
時間計数器2は、このカウントの転送と同時にリセツ士
され、新たに初期直から計数を行う。
レジスタ3の出力側は倍率器4.5、乙に接続されてい
る。倍率器4.5.6はレジスタ3に保持されているカ
ウントPをそれぞれ0.2 s 倍、o。
る。倍率器4.5.6はレジスタ3に保持されているカ
ウントPをそれぞれ0.2 s 倍、o。
75倍、1.25倍して得られる0、25P、0.75
P、1.2.5P’に表わす出力を生じる。これらの出
力はそれぞれ対応する比較器7.8.9の入力となる。
P、1.2.5P’に表わす出力を生じる。これらの出
力はそれぞれ対応する比較器7.8.9の入力となる。
比較器7.8.9は更に計数器2の増加しつつあるカウ
ント全入力としておシ、それと倍率器4.5.6の出力
と比較し、それぞれカウントが0.25P、0.75P
、1.25P以下のとき低レベルで、カウントがこれら
の直より大きいとき高レベルになる出力A、B、C’i
生じ、デコーダ10へ送る。
ント全入力としておシ、それと倍率器4.5.6の出力
と比較し、それぞれカウントが0.25P、0.75P
、1.25P以下のとき低レベルで、カウントがこれら
の直より大きいとき高レベルになる出力A、B、C’i
生じ、デコーダ10へ送る。
デコーダ10は比較器7.8.9の出力A、 B。
Cを論理的に組合わせて3つの信号金線24.25.2
6に生じる。線24の信号はA+C,即ち、出力Aが低
レベルであるとき又は出力Cが高レベルのとき高レベル
になる。線25の信号はB−C。
6に生じる。線24の信号はA+C,即ち、出力Aが低
レベルであるとき又は出力Cが高レベルのとき高レベル
になる。線25の信号はB−C。
叩ち出力Bが高レベルであシ且つ出力Cが低レベルであ
るとき高レベルになる。線26の信号はAB、即ち、出
力Aが高レベルであり且つ出力Bが低レベルであるとき
高レベルになる。これらの信号の関係は、後で述べる第
2図に明示きれている。線24の信号はアンド回路18
の入力となシ、線25の信号はアンド回路19.20の
入力となり、線26の信号はアンド回路17の入力とな
ってしる。
るとき高レベルになる。線26の信号はAB、即ち、出
力Aが高レベルであり且つ出力Bが低レベルであるとき
高レベルになる。これらの信号の関係は、後で述べる第
2図に明示きれている。線24の信号はアンド回路18
の入力となシ、線25の信号はアンド回路19.20の
入力となり、線26の信号はアンド回路17の入力とな
ってしる。
線27に与えられる入力データ信号は、磁気ストライプ
等の記録媒体に周波数変調方式で記録されているレコー
ドを読取ることによって得られる信号であシ、第2図の
1番上に示されている様に、相次ぐ正及び負のピークを
有する。図において、Cの表示の下にあるピークはタロ
・/り・ピータであり、これらのピークによってビット
時間TO1T1、T2等が区切られている。そして、ビ
ット「11を表わすビ・ノド時間中には、はぼ中央にデ
ータ・ピータが生じ、ビ゛ノド「0」を表わす時間中に
は、データ・ピータが生じない様に彦っている。
等の記録媒体に周波数変調方式で記録されているレコー
ドを読取ることによって得られる信号であシ、第2図の
1番上に示されている様に、相次ぐ正及び負のピークを
有する。図において、Cの表示の下にあるピークはタロ
・/り・ピータであり、これらのピークによってビット
時間TO1T1、T2等が区切られている。そして、ビ
ット「11を表わすビ・ノド時間中には、はぼ中央にデ
ータ・ピータが生じ、ビ゛ノド「0」を表わす時間中に
は、データ・ピータが生じない様に彦っている。
入力データ信号を受は叡るピータ検出器11は全てのピ
ータを検出し、それに対しするピータ検出パルスを生じ
てアンド回路15.16.17.18及び計数器12に
与える。計数器12は線28を介してリセット信号が与
えられた後、高レベルの出力を維持し、ピータ検出器1
1から生じるピーク検出パルスをN個受は覗るとき出力
を低レベルにし、その後その状態に留まる様に構成され
ている。この様な計数器12全用いるのは、読取開始時
点において発生するかもしれないノイズを無視し、復調
を開始するときの基準となるビット時間長を適正に測定
するためである。従って、Nは場合に心して任意に定め
ることのできる直であシ、第2図の動作例はN=2とし
た場合に関するものである。即ち、2番目のビータ検出
ハルス42の発生後、データの復調が行われる。
ータを検出し、それに対しするピータ検出パルスを生じ
てアンド回路15.16.17.18及び計数器12に
与える。計数器12は線28を介してリセット信号が与
えられた後、高レベルの出力を維持し、ピータ検出器1
1から生じるピーク検出パルスをN個受は覗るとき出力
を低レベルにし、その後その状態に留まる様に構成され
ている。この様な計数器12全用いるのは、読取開始時
点において発生するかもしれないノイズを無視し、復調
を開始するときの基準となるビット時間長を適正に測定
するためである。従って、Nは場合に心して任意に定め
ることのできる直であシ、第2図の動作例はN=2とし
た場合に関するものである。即ち、2番目のビータ検出
ハルス42の発生後、データの復調が行われる。
計数器12の出力はアンド回路15に与えられると共に
反転器13によって反転器れてアンド回路16及び17
に与えられる。アンド回路16は比較器8の出力も受は
取る。オア回路22はアンド回路15及び16から生じ
るパルス全出力としてゲートする。この出力は前述の様
に時間計数器2及びレジスタ3を制菌すると共にフリッ
プフロップ14をリセットするために用いられる。
反転器13によって反転器れてアンド回路16及び17
に与えられる。アンド回路16は比較器8の出力も受は
取る。オア回路22はアンド回路15及び16から生じ
るパルス全出力としてゲートする。この出力は前述の様
に時間計数器2及びレジスタ3を制菌すると共にフリッ
プフロップ14をリセットするために用いられる。
フリップフロップ14はアンド回路17からパルスが生
じるときセ・ノドσれる。フリップフロップ14は七′
/ト状態において線32の出力を高レベル、にし、リセ
・/ト状態において線33の出力を高レベルにする。ア
ンド回路19及び20は復調したデータを示す信号を生
じるだめのものである。
じるときセ・ノドσれる。フリップフロップ14は七′
/ト状態において線32の出力を高レベル、にし、リセ
・/ト状態において線33の出力を高レベルにする。ア
ンド回路19及び20は復調したデータを示す信号を生
じるだめのものである。
アンド回路19は線25の信号、線32の信号及びアン
ド回路16の出力が全て高レベルのときだけ高レベルに
なるデータ1信号を生じ、これはピッ)rIJ’lH示
す。−刀、アンド回路20は線25の信号、線33の信
号及びアンド回路16の出力が全て高レベルのときだけ
高レベルになるデータO信号を生じ、これはビ・ノドr
oJt示す。
ド回路16の出力が全て高レベルのときだけ高レベルに
なるデータ1信号を生じ、これはピッ)rIJ’lH示
す。−刀、アンド回路20は線25の信号、線33の信
号及びアンド回路16の出力が全て高レベルのときだけ
高レベルになるデータO信号を生じ、これはビ・ノドr
oJt示す。
アンド回路18.21及びオア回路23は入力信号が異
常な状態にあるとき誤り検出信号を生じるために設けら
れている。アンド回路18は線24の信号が高レベルの
ときビーク検出パルスをオア回路23ヘゲートする。オ
ア回路23はこれに旧じて誤り検出信号を線29に生じ
る。信号A十Cを入力としていることから分かる様に、
アンド回路18は、比較器7の出力Aが低レベルである
ことによって定められる時間枠又は比較器9の出力Cが
高レベルであることによって定められる時間枠のいずれ
かにおいてピータ検出パルスが生じる異常な状態を検出
する。
常な状態にあるとき誤り検出信号を生じるために設けら
れている。アンド回路18は線24の信号が高レベルの
ときビーク検出パルスをオア回路23ヘゲートする。オ
ア回路23はこれに旧じて誤り検出信号を線29に生じ
る。信号A十Cを入力としていることから分かる様に、
アンド回路18は、比較器7の出力Aが低レベルである
ことによって定められる時間枠又は比較器9の出力Cが
高レベルであることによって定められる時間枠のいずれ
かにおいてピータ検出パルスが生じる異常な状態を検出
する。
一力、アンド回路21はフリップ70′ノブ14がセソ
トサれている状態においてアンド回路17から生じるパ
ルスをオア回路23ヘゲートして、誤り検出信号を生じ
させる働きをする。結局、この構成は信号A−Hに、よ
って定めら、れる時間枠において2つのビーク検出パル
スが生じる異常な状態を検出する。
トサれている状態においてアンド回路17から生じるパ
ルスをオア回路23ヘゲートして、誤り検出信号を生じ
させる働きをする。結局、この構成は信号A−Hに、よ
って定めら、れる時間枠において2つのビーク検出パル
スが生じる異常な状態を検出する。
次に第1図の復調器の動作について、第2図乃至第4図
を参照しながら更に詳しく説明するが、その前に、この
復調器がデータを検出する判断基準について簡単に触れ
ておくことにする。即ち、これは各ビ・ノド時間の開始
を示すピータ検出ノくルス、ひいてはオア回路22の出
力パルスの発生時点を基準点として前のビ゛ノド時間の
長さDの0.25倍に相当する時間が経過した後に始ま
り(075−0,25)Dに相当する長さを有する時間
枠中にビーク検出パルスが生じれば、ビ・ノドr1Ji
示すものとして認識し、又、該時間枠中にピータ映出、
パルスが生じなくて、それに続< (1,25−0,7
5)Dに相当する長さを有する時間枠中にピーク検出パ
ルスが生じるならば、ビ・/トrOji示すものとして
認識する様に構成されている。
を参照しながら更に詳しく説明するが、その前に、この
復調器がデータを検出する判断基準について簡単に触れ
ておくことにする。即ち、これは各ビ・ノド時間の開始
を示すピータ検出ノくルス、ひいてはオア回路22の出
力パルスの発生時点を基準点として前のビ゛ノド時間の
長さDの0.25倍に相当する時間が経過した後に始ま
り(075−0,25)Dに相当する長さを有する時間
枠中にビーク検出パルスが生じれば、ビ・ノドr1Ji
示すものとして認識し、又、該時間枠中にピータ映出、
パルスが生じなくて、それに続< (1,25−0,7
5)Dに相当する長さを有する時間枠中にピーク検出パ
ルスが生じるならば、ビ・/トrOji示すものとして
認識する様に構成されている。
第2図は正常な入力信号を処理する様子を示している。
先ず最初、時間計数器2はビット時間T・0の長さを測
定するために、ビーク検出パルス41に対応するオ゛ア
回路22の出力パルスの発生時点から次のビーク検出パ
ルス42に対応するオア回路22の出力パルスの発生時
点まで計数する。
定するために、ビーク検出パルス41に対応するオ゛ア
回路22の出力パルスの発生時点から次のビーク検出パ
ルス42に対応するオア回路22の出力パルスの発生時
点まで計数する。
この2@目の出力パルスの発生に応じて、時間計数器2
のカウントはレジスタ3へ転送される。同時に、計数器
2はリセットされ、新たな計数全開始する。レジスタ3
に受は入れられたカウントはピット時間TOの長きDt
’に表わしており、次のピット時間T1において利用さ
れる。なお、ビット時間TO中の信号部分は真のデータ
に先行するプリアンプルに対ししており、データとして
は検出畑れないが、最初に基準となるビット時間長を示
すことが必要であるから、このプリアンプルはビ゛ノ)
rOJ’i示す様に記録されている。
のカウントはレジスタ3へ転送される。同時に、計数器
2はリセットされ、新たな計数全開始する。レジスタ3
に受は入れられたカウントはピット時間TOの長きDt
’に表わしており、次のピット時間T1において利用さ
れる。なお、ビット時間TO中の信号部分は真のデータ
に先行するプリアンプルに対ししており、データとして
は検出畑れないが、最初に基準となるビット時間長を示
すことが必要であるから、このプリアンプルはビ゛ノ)
rOJ’i示す様に記録されている。
ビーク検出パルス42が生じるとき、計数器12が出力
を低レベルにして、その後データを検出することkOJ
Igならしめる。
を低レベルにして、その後データを検出することkOJ
Igならしめる。
前述の様に倍率64.5.6はレジスタ3に記憶きれて
いるカラントラそれそ゛れ0.25倍、075倍、1.
25倍して比較器7.8.9に与える。
いるカラントラそれそ゛れ0.25倍、075倍、1.
25倍して比較器7.8.9に与える。
比較器7.8.9は時間計数器2のカウントが倍率器4
.5、乙の出力より大きくなると高レベルの出力AX
B、Cを生じる。
.5、乙の出力より大きくなると高レベルの出力AX
B、Cを生じる。
第2図の例では、ビ・ノド時間T1の信号はビ・/トr
OJ=i表わしているので、次のビーク検出パルス43
は、デコーダ10の信号B−Cが高レベルのとき生じる
。このとき、アンド回路16からもパルスが生じ、且つ
フリップフロップ14がリセ・/ト状態にあるので、ア
ンド回路20が線31にデータ0信号を生じる。又、ア
ンド回路16から生じるパルスは時間計数器2及びレジ
スタ3を付勢し、カウンIfレジスタ3へ転送芒せると
共に時間計数器2をリセットする。倍率器4乃至6及び
比較器7乃至9のその陵の動作態様は前のビ・/計時間
T1における動作態様と同じである。但し、出力AX
B、Cのレベルが変化するタイミングは、ビット時間T
1の長さDt−Nt表わすカウントに依存している。
OJ=i表わしているので、次のビーク検出パルス43
は、デコーダ10の信号B−Cが高レベルのとき生じる
。このとき、アンド回路16からもパルスが生じ、且つ
フリップフロップ14がリセ・/ト状態にあるので、ア
ンド回路20が線31にデータ0信号を生じる。又、ア
ンド回路16から生じるパルスは時間計数器2及びレジ
スタ3を付勢し、カウンIfレジスタ3へ転送芒せると
共に時間計数器2をリセットする。倍率器4乃至6及び
比較器7乃至9のその陵の動作態様は前のビ・/計時間
T1における動作態様と同じである。但し、出力AX
B、Cのレベルが変化するタイミングは、ビット時間T
1の長さDt−Nt表わすカウントに依存している。
この例では、ビ・/ト時時間2中の信号はビ・/トrI
Jt表わしているので、次のピーク検出パルス44は信
号A−Bが高レベルの間に生じる。従って、アンド回路
17がパルスを生じてフリ・ノブフロップ14を七゛ノ
ドする。しかしながら、この段階では、まだ線30にデ
ータ1信号は生じない。
Jt表わしているので、次のピーク検出パルス44は信
号A−Bが高レベルの間に生じる。従って、アンド回路
17がパルスを生じてフリ・ノブフロップ14を七゛ノ
ドする。しかしながら、この段階では、まだ線30にデ
ータ1信号は生じない。
その後、信号B−Cが高レベルである間にビット時間T
2の終り、ひいては次のピ・ノド時間T3の始−まりを
示すピータ検出パルス45が生じるとき、アンド回路1
9の入力条件が満たされ、線30にデータ信号が現われ
る。同時に、フリ・/プフロソプ14はオア回路22の
出力パルスによってリセットされる。又、この出力パル
スに旧じて時間計数器2のカウントがレジスタ3へ転送
きれる。その後のビット時間T3、T4等においても同
様な動作が行われる。第2図は旧常な入力データ信号を
処畦する列を示しているので、誤り検出信号は発生しな
い。
2の終り、ひいては次のピ・ノド時間T3の始−まりを
示すピータ検出パルス45が生じるとき、アンド回路1
9の入力条件が満たされ、線30にデータ信号が現われ
る。同時に、フリ・/プフロソプ14はオア回路22の
出力パルスによってリセットされる。又、この出力パル
スに旧じて時間計数器2のカウントがレジスタ3へ転送
きれる。その後のビット時間T3、T4等においても同
様な動作が行われる。第2図は旧常な入力データ信号を
処畦する列を示しているので、誤り検出信号は発生しな
い。
第3図は信号の1部においてピータ間隔が異常に長くな
っているときの復調器の動作を示している。この様な異
常な信号が生じる原因としては、ヘッドのバウンスや記
録媒体にゴミが付着していることにより、記録の読取り
が行われなかったことなどが考えられる。ピーク検出パ
ルス51.52.53の発生に旧じた第1図の復調器の
動作は第2図について述べたものと同様である。ピーク
検出パルス53の発生時にレジスタ3に記憶されるカウ
ントは、ピーク検出パルス52と53との間の時間の長
さD t+1を表わしており、これに基いてその後の比
較器7乃至9の出力A、B、、Cのレベル変化タイミン
グが定められる。この例では、次のピーク検出パルス5
4が生じるまでの時間の長さD t+2が1.25 D
t+1より長くなっている。
っているときの復調器の動作を示している。この様な異
常な信号が生じる原因としては、ヘッドのバウンスや記
録媒体にゴミが付着していることにより、記録の読取り
が行われなかったことなどが考えられる。ピーク検出パ
ルス51.52.53の発生に旧じた第1図の復調器の
動作は第2図について述べたものと同様である。ピーク
検出パルス53の発生時にレジスタ3に記憶されるカウ
ントは、ピーク検出パルス52と53との間の時間の長
さD t+1を表わしており、これに基いてその後の比
較器7乃至9の出力A、B、、Cのレベル変化タイミン
グが定められる。この例では、次のピーク検出パルス5
4が生じるまでの時間の長さD t+2が1.25 D
t+1より長くなっている。
即ち、ピーク検出パルス54は比較器9の出力C1ひい
ては信号A+Cが高レベルの時間中に発生する。疑って
、アンド回路18がピーク検出パルス54全ゲートして
、オア回路23から誤り検出信号を生じさせる。
ては信号A+Cが高レベルの時間中に発生する。疑って
、アンド回路18がピーク検出パルス54全ゲートして
、オア回路23から誤り検出信号を生じさせる。
第4図(a)及び(b)は共に信号の1部においてピー
ク間隔が異常に短くなっているときの復調器の動作を示
している。この様な異常な信号は機械的な振動等により
読叡時にノイズが混入したことやヘッドと記録媒体との
間の相対速度が急変したことなどによるものであると考
えられる。先ず(a)の部分を参照する。ピーク検出パ
ルス62の発生時に、それとその前のピータ検出パルス
61との間の時間の長j I) t を表わすカウント
がレジスタ3に記憶でれる。その後、0.25 D を
時間の経過後、叩ち、−出力Aが低レベル、ひいては信
号A+Cが高レベルの間に次のピーク検出パルス63が
現われる。従って、この場合も、アンド回路18及びオ
ア回路23の働きによって誤!ll@出信号が発生する
。
ク間隔が異常に短くなっているときの復調器の動作を示
している。この様な異常な信号は機械的な振動等により
読叡時にノイズが混入したことやヘッドと記録媒体との
間の相対速度が急変したことなどによるものであると考
えられる。先ず(a)の部分を参照する。ピーク検出パ
ルス62の発生時に、それとその前のピータ検出パルス
61との間の時間の長j I) t を表わすカウント
がレジスタ3に記憶でれる。その後、0.25 D を
時間の経過後、叩ち、−出力Aが低レベル、ひいては信
号A+Cが高レベルの間に次のピーク検出パルス63が
現われる。従って、この場合も、アンド回路18及びオ
ア回路23の働きによって誤!ll@出信号が発生する
。
第4図(b)は適正な時間間隔D t+3でピータ検出
パルス71及び72が発生した陵、そのパルス72の発
生時点全基準として0.25 D t+3時間の経過の
後に始まり (0,75−0,25) D t+3の長
さを有する時間中(即ち、信号A−Bが高レベルの時間
中)に2つのピータ検出パルス73及び74が相次いで
現われる状態を示している。先ずピーク検出パルス73
にpじてアンド回路17がパルスt4じてフリップフロ
ップ14をセットする。
パルス71及び72が発生した陵、そのパルス72の発
生時点全基準として0.25 D t+3時間の経過の
後に始まり (0,75−0,25) D t+3の長
さを有する時間中(即ち、信号A−Bが高レベルの時間
中)に2つのピータ検出パルス73及び74が相次いで
現われる状態を示している。先ずピーク検出パルス73
にpじてアンド回路17がパルスt4じてフリップフロ
ップ14をセットする。
次のピーク検出パルス74が生じるとぎもアンド回路1
7がパルスを生じる。従って、アンド回路210入力条
件が満たされ、これから生じるパルスがオア回路23′
f:倉して誤り検出信号として線29に現われる。
7がパルスを生じる。従って、アンド回路210入力条
件が満たされ、これから生じるパルスがオア回路23′
f:倉して誤り検出信号として線29に現われる。
以上の様に、本発明による復調器は、ピータ間隔が成る
程度変調する様な状況においてもデータの復調及び誤り
の検出を適確に行うことができるのである。なお、本発
明は前述の実施例だけに限定されるわけではなく、種々
の態様で実施0T能である。例えば、倍率器の倍率を0
゜25.0.75.1.25以外の咳に選定することが
考えられる。又、比較器についても、時間計数器のカウ
ントが倍率器0出力より小さいときに高レベルの出力を
生じる様に構成することがDJ能であり、その場合には
、デコーダ10の論狸組合わせ機ti目目通適当変えれ
ばよいのである。
程度変調する様な状況においてもデータの復調及び誤り
の検出を適確に行うことができるのである。なお、本発
明は前述の実施例だけに限定されるわけではなく、種々
の態様で実施0T能である。例えば、倍率器の倍率を0
゜25.0.75.1.25以外の咳に選定することが
考えられる。又、比較器についても、時間計数器のカウ
ントが倍率器0出力より小さいときに高レベルの出力を
生じる様に構成することがDJ能であり、その場合には
、デコーダ10の論狸組合わせ機ti目目通適当変えれ
ばよいのである。
第1図は本発明に従ったエラー演出機能を有する復調器
のプロッタ図、第2図は正常な入力データ信号を処理す
るときの第1図の復調器における種々の信号の関係を示
すタイミング図、第3図及び第4図は異常な入力データ
信号を処理するときの第1図の復調器における種々の信
号の関係を示すタイミング図である。 1・・・・発振器、2・・・・時間計数器、3・・・・
レジスタ、4乃至6・・・・倍率器、7乃至9・・・・
比較器、10・・・・デコーダ、11・・・・ピーク検
出器、12・・・・計数器、13・・・・反転器、14
・・・・フリ゛/ブフロツプ、15乃至21・・・・ア
ンド回路、22及び23・・・・オア回路。 出11人インターナ・カナノいビジネス・マシーンズ・
コーポレーション10101 減り 1 アシド回路17の出力 Ol 01誤り λ會C−r−1−−−−−−J−1 B−C]−一口 A−B #− オア回路22の出力且−」 アンド回路16の出力 1 、−1.−、、−ア
シド回路17の出力 アンド回路480出カー−− アンド回11r21の出力−−−−− FF14の出力−−−−−− デーシ0−L−一」−m− デー9i□−−− 譲++#L出 −−一−−−上一−o1 o
li弧り −]−−J1−一「− 一口一 一りm−」− −−一一−−−ユー−
のプロッタ図、第2図は正常な入力データ信号を処理す
るときの第1図の復調器における種々の信号の関係を示
すタイミング図、第3図及び第4図は異常な入力データ
信号を処理するときの第1図の復調器における種々の信
号の関係を示すタイミング図である。 1・・・・発振器、2・・・・時間計数器、3・・・・
レジスタ、4乃至6・・・・倍率器、7乃至9・・・・
比較器、10・・・・デコーダ、11・・・・ピーク検
出器、12・・・・計数器、13・・・・反転器、14
・・・・フリ゛/ブフロツプ、15乃至21・・・・ア
ンド回路、22及び23・・・・オア回路。 出11人インターナ・カナノいビジネス・マシーンズ・
コーポレーション10101 減り 1 アシド回路17の出力 Ol 01誤り λ會C−r−1−−−−−−J−1 B−C]−一口 A−B #− オア回路22の出力且−」 アンド回路16の出力 1 、−1.−、、−ア
シド回路17の出力 アンド回路480出カー−− アンド回11r21の出力−−−−− FF14の出力−−−−−− デーシ0−L−一」−m− デー9i□−−− 譲++#L出 −−一−−−上一−o1 o
li弧り −]−−J1−一「− 一口一 一りm−」− −−一一−−−ユー−
Claims (1)
- 【特許請求の範囲】 相次ぐクロック・ピーク及びこれらの間にデータに応じ
て介在するデータ・ピークを含む複数のピ〜りを有する
周波数変調入力信号のための復調器において、 上記入力信号の相次ぐピークに心してピータ検出パルス
を生じる第1の手段と、 上記ピ〜り演出パルスのうちの上記タロツタ・ピ〜りに
対応する筈のものに旧じて出力パルスを生じる第2の手
段と、 上記第2の手段から上記出力パルスが生じる毎にそれと
1つ前の出力パルスとの間の時間間隔りを表わす出力を
生じる第3の手段と、 上記第3の手段の出力を受は敗り、α、β、γyQ(α
くβく1くγなる関係を有する定数として、それぞれα
D1 βD1 γDを表わす3つの出力を生じる第4の
手段と、 上記第4の手段の3つの出力に基いて、上記第2の手段
の各出力パルスの発生時点を基準点として始まシαDに
相当する長さを有する第1の時間枠を定める信号、該第
1の時間枠に続いて(β−α)Dに相当する長さを有す
る第2の時間枠を定める信号、及び上記基準点からみて
γDに相当する時間の経過後に始まる第3の時間枠を定
める信号を生じることのできる第5の手段と、上記第1
の手段及び上記第5の手段に接続されていて、上記第1
の時間枠及び上記第5の時間枠のいずれかにおいて上記
ピータ検出パルスが生じることに旧じて誤り演出信号を
生じる機t>Q及び上記第2の時間枠において上記ピー
タ演出パルスが2つ生じることに心して誤シ演出信号を
生じる機能を有する第6の手段と を設けたことを特徴とするエラー演出機能を有する復調
器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57136400A JPS5930217A (ja) | 1982-08-06 | 1982-08-06 | 誤り検出機能を有する復調器 |
CA000430703A CA1204870A (en) | 1982-08-06 | 1983-06-17 | Demodulator with error detecting capability |
EP83107384A EP0100961A1 (en) | 1982-08-06 | 1983-07-27 | Demodulation with error detecting capability |
US06/518,897 US4578720A (en) | 1982-08-06 | 1983-08-01 | Self-clocking code demodulator with error detecting capability |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57136400A JPS5930217A (ja) | 1982-08-06 | 1982-08-06 | 誤り検出機能を有する復調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5930217A true JPS5930217A (ja) | 1984-02-17 |
JPS6327789B2 JPS6327789B2 (ja) | 1988-06-06 |
Family
ID=15174276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57136400A Granted JPS5930217A (ja) | 1982-08-06 | 1982-08-06 | 誤り検出機能を有する復調器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4578720A (ja) |
EP (1) | EP0100961A1 (ja) |
JP (1) | JPS5930217A (ja) |
CA (1) | CA1204870A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60202501A (ja) * | 1984-03-27 | 1985-10-14 | Comput Services Corp | 磁気カ−ドのデ−タ記録状態測定方法 |
JPS61296578A (ja) * | 1985-06-25 | 1986-12-27 | Ametsukusu:Kk | 磁気記録デ−タの分析方法 |
US20130152896A1 (en) * | 2011-12-19 | 2013-06-20 | Satoshi Matsui | Recoil starter mechanism |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4726022A (en) * | 1986-04-30 | 1988-02-16 | International Business Machines Corporation | Method and apparatus for stressing the data window in magnetic storage devices |
GB2243269B (en) * | 1990-04-19 | 1994-04-13 | British Broadcasting Corp | Decoding binary-coded transmissions |
JP2962627B2 (ja) * | 1993-01-20 | 1999-10-12 | 沖電気工業株式会社 | 磁気データ読取装置 |
JPH08201448A (ja) * | 1995-01-25 | 1996-08-09 | Sankyo Seiki Mfg Co Ltd | 周期計測判定装置 |
EP1605390A3 (en) * | 2000-01-24 | 2006-10-25 | Nidec Sankyo Corporation | Magnetic card reader and reproduction and demodulation method |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3524164A (en) * | 1968-01-15 | 1970-08-11 | Ibm | Detection and error checking system for binary data |
US3631422A (en) * | 1969-02-03 | 1971-12-28 | Ibm | System for detection of data time interval measurement |
US3590381A (en) * | 1969-03-17 | 1971-06-29 | Int Communications Corp | Digital differential angle demodulator |
US3656064A (en) * | 1969-09-17 | 1972-04-11 | Sanders Associates Inc | Data demodulator employing comparison |
US3760412A (en) * | 1971-07-01 | 1973-09-18 | R Barnes | Rate adaptive nonsynchronous demodulator apparatus |
US3810235A (en) * | 1973-03-23 | 1974-05-07 | Bell Telephone Labor Inc | Adaptive data readout timing arrangement |
JPS5198006A (ja) * | 1975-02-21 | 1976-08-28 | ||
JPS522412A (en) * | 1975-06-24 | 1977-01-10 | Hitachi Ltd | Circuit for detecting the missing of clock pulses |
CA1057849A (en) * | 1975-07-04 | 1979-07-03 | Toshio Kashio | Data read-write apparatus for a magnetic recording medium |
US4037257A (en) * | 1976-02-02 | 1977-07-19 | Xerox Corporation | Data clock separator with missing clock detect |
JPS5411260A (en) * | 1977-06-25 | 1979-01-27 | Showa Tansan Kk | Treating agent for maturing fruits |
JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
US4281356A (en) * | 1979-11-28 | 1981-07-28 | R. C. Sanders Technology Systems, Inc. | Magnetic disk memory |
US4394695A (en) * | 1981-02-02 | 1983-07-19 | Sharp Corporation | Method and apparatus for evaluating recording systems |
-
1982
- 1982-08-06 JP JP57136400A patent/JPS5930217A/ja active Granted
-
1983
- 1983-06-17 CA CA000430703A patent/CA1204870A/en not_active Expired
- 1983-07-27 EP EP83107384A patent/EP0100961A1/en not_active Ceased
- 1983-08-01 US US06/518,897 patent/US4578720A/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60202501A (ja) * | 1984-03-27 | 1985-10-14 | Comput Services Corp | 磁気カ−ドのデ−タ記録状態測定方法 |
JPS61296578A (ja) * | 1985-06-25 | 1986-12-27 | Ametsukusu:Kk | 磁気記録デ−タの分析方法 |
US20130152896A1 (en) * | 2011-12-19 | 2013-06-20 | Satoshi Matsui | Recoil starter mechanism |
US9322377B2 (en) | 2011-12-19 | 2016-04-26 | Starting Industrial Co., Ltd. | Recoil starter mechanism |
Also Published As
Publication number | Publication date |
---|---|
EP0100961A1 (en) | 1984-02-22 |
JPS6327789B2 (ja) | 1988-06-06 |
CA1204870A (en) | 1986-05-20 |
US4578720A (en) | 1986-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4626933A (en) | Method and apparatus for qualifying data | |
US4032915A (en) | Speed-tolerant digital decoding system | |
US4479146A (en) | Vertical code verifier | |
JPH0887839A (ja) | 磁気記録再生装置 | |
JPS5930217A (ja) | 誤り検出機能を有する復調器 | |
US4400666A (en) | Fixed rate delay circuit | |
US5625505A (en) | Method of and apparatus for regenerating partial-response record signal | |
US5175655A (en) | Method and apparatus for verifying a signal recorded in an encoded form on a medium | |
US3423744A (en) | Binary magnetic recording system | |
US3828167A (en) | Detector for self-clocking data with variable digit periods | |
EP0428411B1 (en) | Information processing apparatus | |
US4449154A (en) | Sampling time control circuit for use in an audio cassette tape data processor | |
EP0603851A2 (en) | Duty discriminating circuit | |
US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
JPH0338786B2 (ja) | ||
JP3697809B2 (ja) | 信号検出回路 | |
JP2871337B2 (ja) | メモリ監視回路 | |
JP2984802B2 (ja) | 入力信号異常検出回路 | |
JPH01300408A (ja) | ディジタルデータ再生回路 | |
JP3232834B2 (ja) | 復調装置 | |
JP2756114B2 (ja) | ディジタルテープレコーダ | |
KR920005299B1 (ko) | 디지틀 데이타 분리장치 | |
US6107945A (en) | Correlated sampled area detector | |
JPH0556087A (ja) | 変調周波数検出回路 | |
JPS6172454A (ja) | 光モデムの復調回路 |